JPH09326608A - 薄膜多層電極、高周波伝送線路、高周波共振器及び高周波フィルタ - Google Patents
薄膜多層電極、高周波伝送線路、高周波共振器及び高周波フィルタInfo
- Publication number
- JPH09326608A JPH09326608A JP8140056A JP14005696A JPH09326608A JP H09326608 A JPH09326608 A JP H09326608A JP 8140056 A JP8140056 A JP 8140056A JP 14005696 A JP14005696 A JP 14005696A JP H09326608 A JPH09326608 A JP H09326608A
- Authority
- JP
- Japan
- Prior art keywords
- film
- dielectric
- thin film
- dielectric substrate
- thin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 本発明の目的は、以上の問題点を解決して、
表面に凹凸やポアがあるセラミック誘電体基板上に形成
することができ、しかも従来例と同等の表皮効果の抑圧
効果を得ることができる薄膜多層電極を提供する。 【解決手段】 誘電体基板上に、薄膜導体膜と薄膜誘電
体膜とが交互に積層された薄膜多層電極であって、上記
薄膜多層電極が誘電体基板上に誘電体基板の表面を平坦
にするように成膜された平坦化誘電体膜を含んでなり、
かつ薄膜導体膜と薄膜誘電体膜の各膜厚を、使用周波数
において、平坦化誘電体膜が形成された誘電体基板に生
じる電磁界の位相と各薄膜誘電体膜に生じる電磁界の位
相とが互いに実質的に一致するように、所定の式で表さ
れる誘電体基板の実効誘電率εm (eff)に基づいて設定し
た。
表面に凹凸やポアがあるセラミック誘電体基板上に形成
することができ、しかも従来例と同等の表皮効果の抑圧
効果を得ることができる薄膜多層電極を提供する。 【解決手段】 誘電体基板上に、薄膜導体膜と薄膜誘電
体膜とが交互に積層された薄膜多層電極であって、上記
薄膜多層電極が誘電体基板上に誘電体基板の表面を平坦
にするように成膜された平坦化誘電体膜を含んでなり、
かつ薄膜導体膜と薄膜誘電体膜の各膜厚を、使用周波数
において、平坦化誘電体膜が形成された誘電体基板に生
じる電磁界の位相と各薄膜誘電体膜に生じる電磁界の位
相とが互いに実質的に一致するように、所定の式で表さ
れる誘電体基板の実効誘電率εm (eff)に基づいて設定し
た。
Description
【０００１】
【発明の属する技術分野】本発明は、マイクロ波、準ミ
リ波又はミリ波の高周波帯において用いられる薄膜多層
電極に関する。
リ波又はミリ波の高周波帯において用いられる薄膜多層
電極に関する。
【０００２】
【従来の技術】近年、電子部品の小型化が進む中、マイ
クロ波、準ミリ波又はミリ波などの高周波帯においても
高誘電率材料を用いることによって、デバイスの小型化
がなされてきている。しかし、誘電率を大きくすること
によって形状を縮小すると、体積の立方根に反比例して
エネルギー損失が増大するという問題点があった。この
高周波デバイスのエネルギー損失は、表皮効果による導
体損失と、誘電体材料による誘電体損失とに大きく分類
することができるが、近年では、高誘電率のものでも低
損失な特性を有する誘電体材料が実用化されており、従
って、誘電体損失よりも導体損失の方が回路の無負荷Ｑ
において支配的である。
クロ波、準ミリ波又はミリ波などの高周波帯においても
高誘電率材料を用いることによって、デバイスの小型化
がなされてきている。しかし、誘電率を大きくすること
によって形状を縮小すると、体積の立方根に反比例して
エネルギー損失が増大するという問題点があった。この
高周波デバイスのエネルギー損失は、表皮効果による導
体損失と、誘電体材料による誘電体損失とに大きく分類
することができるが、近年では、高誘電率のものでも低
損失な特性を有する誘電体材料が実用化されており、従
って、誘電体損失よりも導体損失の方が回路の無負荷Ｑ
において支配的である。
【０００３】以上のような情況の下、本出願人は国際出
願公開第ＷＯ９５／０６３３６号公報において、高周波
帯での導体損失が低減できる薄膜多層電極を提案した。
図４は国際出願公開第ＷＯ９５／０６３３６号公報で開
示した従来例の薄膜多層電極２００を用いて構成した１
／２波長線路型共振器の斜視図である。図４の薄膜多層
電極２００は、まず、裏面全面に接地導体１１が形成さ
れた誘電体基板１１０上に、長手方向の長さがλｇ／２
（λｇは管内波長）である帯形状の薄膜導体膜３ａが形
成され、次いで、薄膜導体膜３ａ上に、薄膜誘電体膜３
０ａ−２、、薄膜導体膜２ａ、薄膜誘電体膜３０ａ−
１、薄膜導体膜１ａの順で積層して形成されて、誘電体
基板１１０上に薄膜多層電極２００が形成される。
願公開第ＷＯ９５／０６３３６号公報において、高周波
帯での導体損失が低減できる薄膜多層電極を提案した。
図４は国際出願公開第ＷＯ９５／０６３３６号公報で開
示した従来例の薄膜多層電極２００を用いて構成した１
／２波長線路型共振器の斜視図である。図４の薄膜多層
電極２００は、まず、裏面全面に接地導体１１が形成さ
れた誘電体基板１１０上に、長手方向の長さがλｇ／２
（λｇは管内波長）である帯形状の薄膜導体膜３ａが形
成され、次いで、薄膜導体膜３ａ上に、薄膜誘電体膜３
０ａ−２、、薄膜導体膜２ａ、薄膜誘電体膜３０ａ−
１、薄膜導体膜１ａの順で積層して形成されて、誘電体
基板１１０上に薄膜多層電極２００が形成される。
【０００４】以上のようにして、薄膜導体膜３ａと、接
地導体１１と、薄膜導体膜３ａと接地導体１１間に挟設
された誘電体基板１１０によってＴＥＭモードのマイク
ロストリップ線路（以下、主伝送線路という。）ＬＮ１
１０が構成される一方、当該主伝送線路ＬＮ１１０上
に、薄膜誘電体膜３０ａ−２が１対の薄膜導体膜２ａ，
３ａで挟設されてなるＴＥＭモードの副伝送線路と、薄
膜誘電体膜３０ａ−１が１対の薄膜導体膜１ａ，２ａで
挟設されてなるＴＥＭモードの副伝送線路とが積層され
ている。 ここで、従来例の薄膜多層電極２００は、国
際出願公開第ＷＯ９５／０６３３６号公報において開示
されている方法を用いて、（ａ）各薄膜誘電体膜３０ａ
−１，３０ａ−２の各膜厚と誘電率εsとをそれぞれ、
主伝送線路ＬＮ１１０と各副伝送線路を伝搬するＴＥＭ
波の位相速度とを互いに実質的に一致させるように、所
定の値に設定しかつ（ｂ）各薄膜導体膜２ａ，３ａの各
膜厚をそれぞれ、互いに隣接する主伝送線路ＬＮ１１０
と副伝送線路間及び副伝送線路と副伝送線路間で各電磁
界を互いに結合させるように、使用周波数における表皮
深さより薄い所定の膜厚に設定している。これにより、
主伝送線路ＬＮ１１０に流れる高周波エネルギーの一部
を各副伝送線路に移行させ、各薄膜導体膜１ａ〜３ａに
おいてそれぞれに高周波電流が流れるように構成して、
高周波における薄膜多層電極２００の表皮効果を大幅に
抑圧するというものである。
地導体１１と、薄膜導体膜３ａと接地導体１１間に挟設
された誘電体基板１１０によってＴＥＭモードのマイク
ロストリップ線路（以下、主伝送線路という。）ＬＮ１
１０が構成される一方、当該主伝送線路ＬＮ１１０上
に、薄膜誘電体膜３０ａ−２が１対の薄膜導体膜２ａ，
３ａで挟設されてなるＴＥＭモードの副伝送線路と、薄
膜誘電体膜３０ａ−１が１対の薄膜導体膜１ａ，２ａで
挟設されてなるＴＥＭモードの副伝送線路とが積層され
ている。 ここで、従来例の薄膜多層電極２００は、国
際出願公開第ＷＯ９５／０６３３６号公報において開示
されている方法を用いて、（ａ）各薄膜誘電体膜３０ａ
−１，３０ａ−２の各膜厚と誘電率εsとをそれぞれ、
主伝送線路ＬＮ１１０と各副伝送線路を伝搬するＴＥＭ
波の位相速度とを互いに実質的に一致させるように、所
定の値に設定しかつ（ｂ）各薄膜導体膜２ａ，３ａの各
膜厚をそれぞれ、互いに隣接する主伝送線路ＬＮ１１０
と副伝送線路間及び副伝送線路と副伝送線路間で各電磁
界を互いに結合させるように、使用周波数における表皮
深さより薄い所定の膜厚に設定している。これにより、
主伝送線路ＬＮ１１０に流れる高周波エネルギーの一部
を各副伝送線路に移行させ、各薄膜導体膜１ａ〜３ａに
おいてそれぞれに高周波電流が流れるように構成して、
高周波における薄膜多層電極２００の表皮効果を大幅に
抑圧するというものである。
【０００５】ここで、国際出願公開第ＷＯ９５／０６３
３６号公報に開示されている薄膜多層電極は、平坦な表
面を有する誘電体基板の上に形成されることを前提に、
薄膜導体膜と薄膜誘電体膜の各膜厚を設定していて、ア
ルミナの単結晶からなるサファイア基板の鏡面研磨され
た表面に形成されることが例示されている。
３６号公報に開示されている薄膜多層電極は、平坦な表
面を有する誘電体基板の上に形成されることを前提に、
薄膜導体膜と薄膜誘電体膜の各膜厚を設定していて、ア
ルミナの単結晶からなるサファイア基板の鏡面研磨され
た表面に形成されることが例示されている。
【０００６】
【発明が解決しようとする課題】しかしながら、従来例
の薄膜多層電極は、図５に示すように、表面に凹凸やポ
アがあるセラミック誘電体基板１０上に形成しようとす
ると、当該凹凸やポアが原因で、隣接する薄膜導体膜間
において短絡する場合があり、表皮効果の抑圧効果が劣
化するという問題点があった。また、以上の問題点を解
決するために、セラミック誘電体基板１０の表面を研磨
して薄膜多層電極を形成しても、誘電体基板の内部に存
在するポアが表面に出てきて、上記問題点を解決するた
めの十分な解決策にはならず、また、このような方法を
用いると、セラミック誘電体基板の表面研磨に時間がか
かるので、薄膜多層電極を形成するための製造コストが
高くなるという新たな問題点を生じていた。さらに、上
記問題点を解決するために、セラミック誘電体基板１０
の表面の凹凸やポアに充填するように、平坦化誘電体膜
を形成した上に、薄膜多層電極を形成すると、薄膜導体
膜間の短絡は、防止することができるが、表皮効果の抑
圧効果が劣化するという問題点があった。
の薄膜多層電極は、図５に示すように、表面に凹凸やポ
アがあるセラミック誘電体基板１０上に形成しようとす
ると、当該凹凸やポアが原因で、隣接する薄膜導体膜間
において短絡する場合があり、表皮効果の抑圧効果が劣
化するという問題点があった。また、以上の問題点を解
決するために、セラミック誘電体基板１０の表面を研磨
して薄膜多層電極を形成しても、誘電体基板の内部に存
在するポアが表面に出てきて、上記問題点を解決するた
めの十分な解決策にはならず、また、このような方法を
用いると、セラミック誘電体基板の表面研磨に時間がか
かるので、薄膜多層電極を形成するための製造コストが
高くなるという新たな問題点を生じていた。さらに、上
記問題点を解決するために、セラミック誘電体基板１０
の表面の凹凸やポアに充填するように、平坦化誘電体膜
を形成した上に、薄膜多層電極を形成すると、薄膜導体
膜間の短絡は、防止することができるが、表皮効果の抑
圧効果が劣化するという問題点があった。
【０００７】本発明の目的は、以上の問題点を解決し
て、表面に凹凸やポアがあるセラミック誘電体基板上に
形成することができ、しかも従来例と同等の表皮効果の
抑圧効果を得ることができる薄膜多層電極を提供するこ
とにある。
て、表面に凹凸やポアがあるセラミック誘電体基板上に
形成することができ、しかも従来例と同等の表皮効果の
抑圧効果を得ることができる薄膜多層電極を提供するこ
とにある。
【０００８】
【課題を解決するための手段】本発明に係る薄膜多層電
極は、表面に凹凸やポアのある誘電体基板の表面に、当
該表面を平坦化するための平坦化誘電体膜を形成して、
薄膜多層電極を形成する場合において、上記誘電体基板
に生じる電磁界の位相と上記各薄膜誘電体膜に生じる電
磁界の位相とが互いに実質的に一致するように、上記平
坦化誘電体膜を考慮して薄膜導体膜と薄膜誘電体膜の各
膜厚を設定する方法を見いだして、完成させたものであ
る。すなわち、本発明は、誘電体基板上に、薄膜導体膜
と薄膜誘電体膜とが交互に積層された薄膜多層電極であ
って、上記薄膜多層電極が、上記誘電体基板上に上記誘
電体基板の表面を平坦にするように形成された平坦化誘
電体膜を含んでなり、かつ上記薄膜導体膜と上記薄膜誘
電体膜の各膜厚が、所定の使用周波数において、上記平
坦化誘電体膜が形成された誘電体基板に生じる電磁界の
位相と上記各薄膜誘電体膜に生じる電磁界の位相とが互
いに実質的に一致するように設定されたことを特徴とす
る。ここで、上記誘電体基板に生じる電磁界の位相と上
記薄膜誘電体膜に生じる電磁界の位相とが互いに実質的
に一致するとは、当該薄膜多層電極を用いて伝送線路を
構成した場合には、上記誘電体基板の内部と上記薄膜誘
電体膜の内部とを伝送する各進行波の位相速度が実質的
に一致することであり、当該薄膜多層電極を用いて共振
器を構成する場合には、上記誘電体基板と上記各薄膜誘
電体膜に生じる電磁界が実質的に同位相で振動すること
をいう。
極は、表面に凹凸やポアのある誘電体基板の表面に、当
該表面を平坦化するための平坦化誘電体膜を形成して、
薄膜多層電極を形成する場合において、上記誘電体基板
に生じる電磁界の位相と上記各薄膜誘電体膜に生じる電
磁界の位相とが互いに実質的に一致するように、上記平
坦化誘電体膜を考慮して薄膜導体膜と薄膜誘電体膜の各
膜厚を設定する方法を見いだして、完成させたものであ
る。すなわち、本発明は、誘電体基板上に、薄膜導体膜
と薄膜誘電体膜とが交互に積層された薄膜多層電極であ
って、上記薄膜多層電極が、上記誘電体基板上に上記誘
電体基板の表面を平坦にするように形成された平坦化誘
電体膜を含んでなり、かつ上記薄膜導体膜と上記薄膜誘
電体膜の各膜厚が、所定の使用周波数において、上記平
坦化誘電体膜が形成された誘電体基板に生じる電磁界の
位相と上記各薄膜誘電体膜に生じる電磁界の位相とが互
いに実質的に一致するように設定されたことを特徴とす
る。ここで、上記誘電体基板に生じる電磁界の位相と上
記薄膜誘電体膜に生じる電磁界の位相とが互いに実質的
に一致するとは、当該薄膜多層電極を用いて伝送線路を
構成した場合には、上記誘電体基板の内部と上記薄膜誘
電体膜の内部とを伝送する各進行波の位相速度が実質的
に一致することであり、当該薄膜多層電極を用いて共振
器を構成する場合には、上記誘電体基板と上記各薄膜誘
電体膜に生じる電磁界が実質的に同位相で振動すること
をいう。
【０００９】また、本発明に係る薄膜多層電極は、より
効果的に表皮効果を抑圧するために、上記薄膜多層電極
の各薄膜導体膜と各薄膜誘電体膜の各膜厚が、平坦化誘
電体膜の膜厚と比誘電率を用いて以下の式で表される、
補正された誘電体基板の実効誘電率εm (eff)に基づいて
設定されることが好ましい。 εm (eff)＝（ｈ1＋ｈ2）（ｈ1／εm1＋ｈ2／εm2）-1 ｈ1；誘電体基板の板厚、 ｈ2；平坦化誘電体膜の膜厚、 εm1；誘電体基板の比誘電率、 εm2；平坦化誘電体膜の比誘電率。
効果的に表皮効果を抑圧するために、上記薄膜多層電極
の各薄膜導体膜と各薄膜誘電体膜の各膜厚が、平坦化誘
電体膜の膜厚と比誘電率を用いて以下の式で表される、
補正された誘電体基板の実効誘電率εm (eff)に基づいて
設定されることが好ましい。 εm (eff)＝（ｈ1＋ｈ2）（ｈ1／εm1＋ｈ2／εm2）-1 ｈ1；誘電体基板の板厚、 ｈ2；平坦化誘電体膜の膜厚、 εm1；誘電体基板の比誘電率、 εm2；平坦化誘電体膜の比誘電率。
【００１０】本発明に係る高周波伝送線路は、誘電体基
板の少なくとも一方の面に、所定の形状の本発明に係る
薄膜多層電極が形成されてなる。また、本発明におい
て、好ましくは、上記誘電体基板の比誘電率の温度係数
を、上記高周波伝送線路の特性インピーダンスが温度に
対して変化しないように、所定の値に設定する。
板の少なくとも一方の面に、所定の形状の本発明に係る
薄膜多層電極が形成されてなる。また、本発明におい
て、好ましくは、上記誘電体基板の比誘電率の温度係数
を、上記高周波伝送線路の特性インピーダンスが温度に
対して変化しないように、所定の値に設定する。
【００１１】本発明に係る高周波共振器は、誘電体基板
の少なくとも一方の面に、所定の形状の本発明に係る薄
膜多層電極が形成されてなる。また、本発明において、
好ましくは、上記誘電体基板の比誘電率の温度係数を、
上記高周波共振器の共振周波数が温度に対して変化しな
いように、所定の値に設定する。
の少なくとも一方の面に、所定の形状の本発明に係る薄
膜多層電極が形成されてなる。また、本発明において、
好ましくは、上記誘電体基板の比誘電率の温度係数を、
上記高周波共振器の共振周波数が温度に対して変化しな
いように、所定の値に設定する。
【００１２】本発明に係る高周波フィルタは、互いに隣
接する２つの共振器が互いに電磁的に結合するように設
けられた複数の本発明に係る高周波共振器と、上記共振
器に信号を入力する入力端子と、上記共振器から出力さ
れる信号を出力する出力端子とを備える。
接する２つの共振器が互いに電磁的に結合するように設
けられた複数の本発明に係る高周波共振器と、上記共振
器に信号を入力する入力端子と、上記共振器から出力さ
れる信号を出力する出力端子とを備える。
【００１３】
＜実施形態＞以下、図面を参照して本発明に係る実施形
態について説明する。図１は、一実施形態の１／２波長
線路型共振器の斜視図であって、セラミック誘電体基板
１０の上面に、当該基板１０の表面を平坦にするための
平坦化誘電体膜２０を形成し、当該誘電体膜２０上に、
薄膜導体膜と薄膜誘電体膜とが交互に積層されたことを
特徴とする。すなわち、本発明に係る薄膜多層電極１０
０は、図１の上方の円内に断面図で示すように、セラミ
ック誘電体基板１０の表面に形成された平坦化誘電体膜
２０を含んでなり、薄膜導体膜１，２，３及び薄膜誘電
体膜３０−１，３０−２の各膜厚は、詳細後述するよう
に、平坦化誘電体膜２０の膜厚と比誘電率とを考慮し
て、薄膜多層電極１００が所定の使用周波数で使用され
たときに、セラミック誘電体基板１０に生じる電磁界の
位相と各薄膜誘電体膜に生じる電磁界の位相とが実質的
に一致するように設定される。ここで、図１の円内に示
した断面図は、図１の下に示した斜視図におけるＡ−
Ａ’線及びＢ−Ｂ’線の縦断面の角の部分を拡大して示
している。
態について説明する。図１は、一実施形態の１／２波長
線路型共振器の斜視図であって、セラミック誘電体基板
１０の上面に、当該基板１０の表面を平坦にするための
平坦化誘電体膜２０を形成し、当該誘電体膜２０上に、
薄膜導体膜と薄膜誘電体膜とが交互に積層されたことを
特徴とする。すなわち、本発明に係る薄膜多層電極１０
０は、図１の上方の円内に断面図で示すように、セラミ
ック誘電体基板１０の表面に形成された平坦化誘電体膜
２０を含んでなり、薄膜導体膜１，２，３及び薄膜誘電
体膜３０−１，３０−２の各膜厚は、詳細後述するよう
に、平坦化誘電体膜２０の膜厚と比誘電率とを考慮し
て、薄膜多層電極１００が所定の使用周波数で使用され
たときに、セラミック誘電体基板１０に生じる電磁界の
位相と各薄膜誘電体膜に生じる電磁界の位相とが実質的
に一致するように設定される。ここで、図１の円内に示
した断面図は、図１の下に示した斜視図におけるＡ−
Ａ’線及びＢ−Ｂ’線の縦断面の角の部分を拡大して示
している。
【００１４】さらに詳細に説明すると、本実施形態の１
／２波長線路型共振器においては、まず、裏面全面に接
地導体１１が形成されたセラミック誘電体基板１０の上
面の全面に、平坦化誘電体膜２０が形成されて、セラミ
ック誘電体基板１０の上面が、例えば、表面粗さＲａが
０．０５μｍ以下になるように実質的に平坦化される。
ここで、セラミック誘電体基板１０は、所定の誘電体材
料をシート状に成型し、所定の温度で焼成することによ
り製造され、本実施形態では、小型で高い無負荷Ｑを有
する１／２波長線路型共振器を形成するために、（Ｚ
ｒ，Ｓｎ）ＴｉＯ4、ＢａＯ−ＰｂＯ−Ｎｄ2Ｏ3−Ｔｉ
Ｏ2等からなる、高誘電率で、低損失なセラミック誘電
体基板を用いることが好ましい。また、セラミック誘電
体基板１０の表面に形成する誘電体膜２０は、当該基板
１０の表面の凹凸やポアを埋めてかつ平坦な表面を形成
することが容易な、例えば、基板と同じ組成の（Ｚｒ，
Ｓｎ）ＴｉＯ4やＳｒＴｉＯ3等の基板と同じ程度の誘電
率をもつ誘電体材料を、スパッタリングやＭＯ（Ｍｅｔ
ａｌ Ｏｒｇａｎｉｃ）ＣＶＤの方法を用いて形成する
ことが好ましく、当該誘電体材料の誘電率は、セラミッ
ク誘電体基板１０の比誘電率に近い値のものが好まし
い。この場合、スパッタリングやＭＯＣＶＤを用いて誘
電体膜２０を形成するときの条件を適切な条件に設定し
て、セラミック誘電体基板１０の表面の凹凸やポアを埋
め、かつ薄膜導体膜と薄膜誘電体膜を形成するべき表面
を平坦にする。
／２波長線路型共振器においては、まず、裏面全面に接
地導体１１が形成されたセラミック誘電体基板１０の上
面の全面に、平坦化誘電体膜２０が形成されて、セラミ
ック誘電体基板１０の上面が、例えば、表面粗さＲａが
０．０５μｍ以下になるように実質的に平坦化される。
ここで、セラミック誘電体基板１０は、所定の誘電体材
料をシート状に成型し、所定の温度で焼成することによ
り製造され、本実施形態では、小型で高い無負荷Ｑを有
する１／２波長線路型共振器を形成するために、（Ｚ
ｒ，Ｓｎ）ＴｉＯ4、ＢａＯ−ＰｂＯ−Ｎｄ2Ｏ3−Ｔｉ
Ｏ2等からなる、高誘電率で、低損失なセラミック誘電
体基板を用いることが好ましい。また、セラミック誘電
体基板１０の表面に形成する誘電体膜２０は、当該基板
１０の表面の凹凸やポアを埋めてかつ平坦な表面を形成
することが容易な、例えば、基板と同じ組成の（Ｚｒ，
Ｓｎ）ＴｉＯ4やＳｒＴｉＯ3等の基板と同じ程度の誘電
率をもつ誘電体材料を、スパッタリングやＭＯ（Ｍｅｔ
ａｌ Ｏｒｇａｎｉｃ）ＣＶＤの方法を用いて形成する
ことが好ましく、当該誘電体材料の誘電率は、セラミッ
ク誘電体基板１０の比誘電率に近い値のものが好まし
い。この場合、スパッタリングやＭＯＣＶＤを用いて誘
電体膜２０を形成するときの条件を適切な条件に設定し
て、セラミック誘電体基板１０の表面の凹凸やポアを埋
め、かつ薄膜導体膜と薄膜誘電体膜を形成するべき表面
を平坦にする。
【００１５】そして、平坦化誘電体膜２０の上面に、長
手方向の長さがλｇ／２（λｇは管内波長）である帯形
状の薄膜導体膜３が形成され、次いで、薄膜導体膜３上
に、薄膜誘電体膜３０−２、薄膜導体膜２、薄膜誘電体
膜３０−１、薄膜導体膜１の順で形成される。これによ
って、誘電体基板１０上に、平坦化誘電体膜２０、薄膜
導体膜３、薄膜誘電体膜３０−２、薄膜導体膜２、薄膜
誘電体膜３０−１及び薄膜導体膜１が積層されてなる薄
膜積層電極１００が形成される。ここで、薄膜誘電体膜
３０−１，３０−２は、誘電損失が小さくかつ薄膜の形
成が容易なＳｉＯ2、Ｔａ2Ｏ5、ＴａＳｉＯ等を用いる
ことが好ましい。一方、接地導体１１及び薄膜導体膜１
〜３は、Ｃｕ，Ａｌ，Ａｕ，Ａｇ等の導電率の高い金属
を使用することが好ましい。
手方向の長さがλｇ／２（λｇは管内波長）である帯形
状の薄膜導体膜３が形成され、次いで、薄膜導体膜３上
に、薄膜誘電体膜３０−２、薄膜導体膜２、薄膜誘電体
膜３０−１、薄膜導体膜１の順で形成される。これによ
って、誘電体基板１０上に、平坦化誘電体膜２０、薄膜
導体膜３、薄膜誘電体膜３０−２、薄膜導体膜２、薄膜
誘電体膜３０−１及び薄膜導体膜１が積層されてなる薄
膜積層電極１００が形成される。ここで、薄膜誘電体膜
３０−１，３０−２は、誘電損失が小さくかつ薄膜の形
成が容易なＳｉＯ2、Ｔａ2Ｏ5、ＴａＳｉＯ等を用いる
ことが好ましい。一方、接地導体１１及び薄膜導体膜１
〜３は、Ｃｕ，Ａｌ，Ａｕ，Ａｇ等の導電率の高い金属
を使用することが好ましい。
【００１６】以上のように形成された１／２波長線路型
共振器において、薄膜導体膜３と、接地導体１１と、薄
膜導体膜３と接地導体１１間に挟設された誘電体基板１
０とによってＴＥＭモードのマイクロストリップ線路
（以下、主伝送線路という。）ＬＮ１０が構成される一
方、当該主伝送線路ＬＮ１０上に、薄膜誘電体膜３０−
２が１対の薄膜導体膜２，３で挟設されてなるＴＥＭモ
ードの副伝送線路と、薄膜誘電体膜３０−１が１対の薄
膜導体膜１，２で挟設されてなるＴＥＭモードの副伝送
線路とが積層される。
共振器において、薄膜導体膜３と、接地導体１１と、薄
膜導体膜３と接地導体１１間に挟設された誘電体基板１
０とによってＴＥＭモードのマイクロストリップ線路
（以下、主伝送線路という。）ＬＮ１０が構成される一
方、当該主伝送線路ＬＮ１０上に、薄膜誘電体膜３０−
２が１対の薄膜導体膜２，３で挟設されてなるＴＥＭモ
ードの副伝送線路と、薄膜誘電体膜３０−１が１対の薄
膜導体膜１，２で挟設されてなるＴＥＭモードの副伝送
線路とが積層される。
【００１７】ここで、特に、詳細後述する方法を用い
て、平坦化誘電体膜２０を考慮して、（ａ）各薄膜誘電
体膜３０−１，３０−２の各膜厚をそれぞれ、主伝送線
路ＬＮ１０と各副伝送線路を伝搬するＴＥＭ波の位相速
度を互いに実質的に一致させるように設定し、かつ
（ｂ）各薄膜導体膜２，３の各膜厚をそれぞれ、使用周
波数における表皮深さより薄い所定の膜厚に設定するこ
とによって、互いに隣接する主伝送線路ＬＮ１０と副伝
送線路間及び副伝送線路と副伝送線路間で各電磁界を互
いに結合させる。これにより、平坦化誘電体膜２０を含
む薄膜多層電極１００においても、高周波における表皮
効果を大幅に抑圧することができる。また、本実施形態
においては、薄膜導体膜１，２，３及び薄膜誘電体膜３
０−１，３０−２は、特願平６−３１０９００号におい
て提案した方法を用いて、従来例の薄膜多層電極２００
に比較してさらに効果的に表皮効果を抑圧するように、
誘電体基板１０から離れて形成される上層ほど、厚くな
るように形成した。
て、平坦化誘電体膜２０を考慮して、（ａ）各薄膜誘電
体膜３０−１，３０−２の各膜厚をそれぞれ、主伝送線
路ＬＮ１０と各副伝送線路を伝搬するＴＥＭ波の位相速
度を互いに実質的に一致させるように設定し、かつ
（ｂ）各薄膜導体膜２，３の各膜厚をそれぞれ、使用周
波数における表皮深さより薄い所定の膜厚に設定するこ
とによって、互いに隣接する主伝送線路ＬＮ１０と副伝
送線路間及び副伝送線路と副伝送線路間で各電磁界を互
いに結合させる。これにより、平坦化誘電体膜２０を含
む薄膜多層電極１００においても、高周波における表皮
効果を大幅に抑圧することができる。また、本実施形態
においては、薄膜導体膜１，２，３及び薄膜誘電体膜３
０−１，３０−２は、特願平６−３１０９００号におい
て提案した方法を用いて、従来例の薄膜多層電極２００
に比較してさらに効果的に表皮効果を抑圧するように、
誘電体基板１０から離れて形成される上層ほど、厚くな
るように形成した。
【００１８】次に、平坦化誘電体膜２０を含んでなる薄
膜多層電極１００における膜厚の設定方法について説明
する。従来技術の所で説明したように、セラミック誘電
体基板１０の上面に平坦化誘電体膜２０を形成した後、
従来例の薄膜多層電極を形成すると、表皮効果の抑圧効
果が劣化する。これは、本発明者らの検討によると、平
坦化誘電体膜が形成されたことによって、誘電体基板の
実効的な比誘電率が変化しためであることが確認され
た。
膜多層電極１００における膜厚の設定方法について説明
する。従来技術の所で説明したように、セラミック誘電
体基板１０の上面に平坦化誘電体膜２０を形成した後、
従来例の薄膜多層電極を形成すると、表皮効果の抑圧効
果が劣化する。これは、本発明者らの検討によると、平
坦化誘電体膜が形成されたことによって、誘電体基板の
実効的な比誘電率が変化しためであることが確認され
た。
【００１９】そこで、図２（ａ）に示す、上面に平坦化
誘電体膜２０が形成されたセラミック誘電体基板１０
の、単位面積当たりにおける厚さ方向の等価回路を、図
２（ｂ）に示す簡単な回路で表して、当該等価回路に基
づいて、平坦化誘電体膜２０が形成されたセラミック誘
電体基板１０の実効誘電率εm (eff)（以下、単に実効誘
電率εm (eff)という。）を求めた。ここで、図２（ｂ）
においてキャパシタＣ１とコンダクタンスＧ１とからな
る第１の並列回路は、セラミック誘電体基板１０を表
し、キャパシタＣ２とコンダクタンスＧ２とからなる第
２の並列回路は平坦化誘電体膜２０を表す。その結果、
実効誘電率εm (eff)は次の数１で表わせることがわかっ
た。
誘電体膜２０が形成されたセラミック誘電体基板１０
の、単位面積当たりにおける厚さ方向の等価回路を、図
２（ｂ）に示す簡単な回路で表して、当該等価回路に基
づいて、平坦化誘電体膜２０が形成されたセラミック誘
電体基板１０の実効誘電率εm (eff)（以下、単に実効誘
電率εm (eff)という。）を求めた。ここで、図２（ｂ）
においてキャパシタＣ１とコンダクタンスＧ１とからな
る第１の並列回路は、セラミック誘電体基板１０を表
し、キャパシタＣ２とコンダクタンスＧ２とからなる第
２の並列回路は平坦化誘電体膜２０を表す。その結果、
実効誘電率εm (eff)は次の数１で表わせることがわかっ
た。
【００２０】
【数１】 εm (eff)＝（ｈ1＋ｈ2）（ｈ1／εm1＋ｈ2／εm2）-1
【００２１】ここで、ｈ1はセラミック誘電体基板１０
の板厚であり、ｈ2は平坦化誘電体膜２０の膜厚であ
る。この場合、セラミック誘電体基板１０の表面には凹
凸があるので、セラミック誘電体基板１０の板厚ｈ1及
び平坦化誘電体膜２０の膜厚ｈ2は、面内で平均した値
を用いる。また、εm1はセラミック誘電体基板１０の比
誘電率であり、εm2は平坦化誘電体膜２０の比誘電率で
ある。さらに、平坦化誘電体膜２０を含めたセラミック
誘電体基板１０の誘電体Ｑd（１／ｔａｎδで表され
る。）は、セラミック誘電体基板１０の誘電体Ｑd1と平
坦化誘電体膜の誘電体Ｑd2を用いて、次の数２で表すこ
とができる。この数２から、誘電体Ｑdを劣化させない
ためには、誘電体Ｑd2の大きい用いることが効果的であ
ることがわかる。
の板厚であり、ｈ2は平坦化誘電体膜２０の膜厚であ
る。この場合、セラミック誘電体基板１０の表面には凹
凸があるので、セラミック誘電体基板１０の板厚ｈ1及
び平坦化誘電体膜２０の膜厚ｈ2は、面内で平均した値
を用いる。また、εm1はセラミック誘電体基板１０の比
誘電率であり、εm2は平坦化誘電体膜２０の比誘電率で
ある。さらに、平坦化誘電体膜２０を含めたセラミック
誘電体基板１０の誘電体Ｑd（１／ｔａｎδで表され
る。）は、セラミック誘電体基板１０の誘電体Ｑd1と平
坦化誘電体膜の誘電体Ｑd2を用いて、次の数２で表すこ
とができる。この数２から、誘電体Ｑdを劣化させない
ためには、誘電体Ｑd2の大きい用いることが効果的であ
ることがわかる。
【００２２】
【数２】Ｑd＝(１/Ｃ1＋１/Ｃ2){(１/Ｃ1)(１/Ｑd1)＋
(１/Ｃ2)(１/Ｑd2)}-1
(１/Ｃ2)(１/Ｑd2)}-1
【００２３】本発明者らは、上述の数１で表される実効
誘電率εm (eff)を用いて、国際出願公開第ＷＯ９５／０
６３３６号公報に開示されている方法に従って、薄膜多
層電極１００の薄膜導体膜１，２，３及び薄膜誘電体膜
３０−１，３０−２の各膜厚を設定することにより、平
坦化誘電体膜２０を形成した場合においても、従来例の
薄膜多層電極２００と同等の表皮効果の抑圧効果を得る
ことができることを確認した。また、数１で表される実
効誘電率εm (eff)を用いて、特願平６−３１０９００号
に従って、薄膜導体膜１，２，３及び薄膜誘電体膜３０
−１，３０−２の各膜厚を誘電体基板１０から離れて形
成される上層ほど、厚くなるように設定して、従来例の
薄膜多層電極２００に比較してさらに効果的に表皮効果
を抑圧するようにできることを確認した。
誘電率εm (eff)を用いて、国際出願公開第ＷＯ９５／０
６３３６号公報に開示されている方法に従って、薄膜多
層電極１００の薄膜導体膜１，２，３及び薄膜誘電体膜
３０−１，３０−２の各膜厚を設定することにより、平
坦化誘電体膜２０を形成した場合においても、従来例の
薄膜多層電極２００と同等の表皮効果の抑圧効果を得る
ことができることを確認した。また、数１で表される実
効誘電率εm (eff)を用いて、特願平６−３１０９００号
に従って、薄膜導体膜１，２，３及び薄膜誘電体膜３０
−１，３０−２の各膜厚を誘電体基板１０から離れて形
成される上層ほど、厚くなるように設定して、従来例の
薄膜多層電極２００に比較してさらに効果的に表皮効果
を抑圧するようにできることを確認した。
【００２４】以上のようにして、薄膜積層電極１００
と、接地導体１１と、薄膜積層電極１００と接地導体１
１とによって挟設された誘電体基板１０によって、無負
荷Ｑの高い１／２波長線路型共振器を構成することがで
きる。さらに、誘電体基板１０上に、入力端子用導体１
２が、薄膜多層電極１００の長手方向の一端と所定の間
隔だけ離れかつ電磁的に互いに結合するように近接して
形成される一方、出力端子用導体１３が、薄膜多層電極
１００の長手方向の他端と所定の間隔だけ離れかつ電磁
的に互いに結合するように近接して形成して、１／２波
長線路型共振器を用いた帯域通過フィルタを構成でき
る。なお、本実施形態においては、入力端子用導体１２
と薄膜導体膜３の一端との結合と、出力端子用導体１３
と薄膜導体膜３の他端との結合とは、容量結合である。
と、接地導体１１と、薄膜積層電極１００と接地導体１
１とによって挟設された誘電体基板１０によって、無負
荷Ｑの高い１／２波長線路型共振器を構成することがで
きる。さらに、誘電体基板１０上に、入力端子用導体１
２が、薄膜多層電極１００の長手方向の一端と所定の間
隔だけ離れかつ電磁的に互いに結合するように近接して
形成される一方、出力端子用導体１３が、薄膜多層電極
１００の長手方向の他端と所定の間隔だけ離れかつ電磁
的に互いに結合するように近接して形成して、１／２波
長線路型共振器を用いた帯域通過フィルタを構成でき
る。なお、本実施形態においては、入力端子用導体１２
と薄膜導体膜３の一端との結合と、出力端子用導体１３
と薄膜導体膜３の他端との結合とは、容量結合である。
【００２５】以上のように、本実施形態では、誘電体基
板１０上に形成された誘電体膜２０を含む薄膜多層電極
１００において、表皮効果を効果的に抑圧できる薄膜導
体膜と薄膜誘電体膜の各膜厚の設定方法を見いだしたの
で、セラミック誘電体基板１０上に導体損失の小さい薄
膜多層電極１００を形成することができる。これによっ
て、サファイア基板に比較して比誘電率が大きいセラミ
ック誘電体基板を用いて、高周波共振器や伝送線路を構
成できるので、当該共振器や伝送線路を小型にできる。
また、セラミック誘電体基板１０は、種々の組成に調合
して製造でき、その組成を変更することにより比較的自
由に比誘電率の温度係数を調整できるので、比誘電率の
温度係数を所定の値に設定することにより、共振周波数
が温度に対して変化しない共振器や、特性インピーダン
スが温度に対して変化しない伝送線路を構成できる。
板１０上に形成された誘電体膜２０を含む薄膜多層電極
１００において、表皮効果を効果的に抑圧できる薄膜導
体膜と薄膜誘電体膜の各膜厚の設定方法を見いだしたの
で、セラミック誘電体基板１０上に導体損失の小さい薄
膜多層電極１００を形成することができる。これによっ
て、サファイア基板に比較して比誘電率が大きいセラミ
ック誘電体基板を用いて、高周波共振器や伝送線路を構
成できるので、当該共振器や伝送線路を小型にできる。
また、セラミック誘電体基板１０は、種々の組成に調合
して製造でき、その組成を変更することにより比較的自
由に比誘電率の温度係数を調整できるので、比誘電率の
温度係数を所定の値に設定することにより、共振周波数
が温度に対して変化しない共振器や、特性インピーダン
スが温度に対して変化しない伝送線路を構成できる。
【００２６】＜本発明に係る薄膜多層電極の他の応用例
＞上述した実施形態では、薄膜多層電極１００を用いて
１／２波長線路型共振器を構成したが、以下に示す伝送
線路又は共振器にも応用することができる。図３の
（ａ）は、本発明に係る薄膜多層電極を用いたマイクロ
ストリップ線路の斜視図であり、マイクロストリップ線
路のストリップ導体５１及び接地導体５２に薄膜多層電
極を用いる。なお、ストリップ導体５１のみに薄膜多層
電極を用いてもよいし、接地導体５２のみに薄膜多層電
極を用いてもよい。また、図３の（ｂ）は、本発明に係
る薄膜多層電極を用いたトリプレート型ストリップ線路
の斜視図であり、ストリップ線路のストリップ導体６１
と接地導体６２，６３に薄膜多層電極を用いる。なお、
ストリップ導体６１のみに薄膜多層電極を用いてもよい
し、接地導体６２，６３の少なくとも１つのみに薄膜多
層電極を用いてもよい。さらに、図３の（ｃ）は、本発
明に係る薄膜多層電極を用いた同軸線路の斜視図であ
り、当該同軸線路の中心導体７１と接地導体７２に薄膜
多層電極を用いる。中心導体７１のみ薄膜多層電極を用
いてもよいし、接地導体７２のみに薄膜多層電極を用い
てもよい。またさらに、図３の（ｄ）は、本発明に係る
薄膜多層電極７３を用いたＴＭ01モード円形導波管の縦
断面図であり、円形導波管の外表面電極に薄膜多層電極
を用いる。
＞上述した実施形態では、薄膜多層電極１００を用いて
１／２波長線路型共振器を構成したが、以下に示す伝送
線路又は共振器にも応用することができる。図３の
（ａ）は、本発明に係る薄膜多層電極を用いたマイクロ
ストリップ線路の斜視図であり、マイクロストリップ線
路のストリップ導体５１及び接地導体５２に薄膜多層電
極を用いる。なお、ストリップ導体５１のみに薄膜多層
電極を用いてもよいし、接地導体５２のみに薄膜多層電
極を用いてもよい。また、図３の（ｂ）は、本発明に係
る薄膜多層電極を用いたトリプレート型ストリップ線路
の斜視図であり、ストリップ線路のストリップ導体６１
と接地導体６２，６３に薄膜多層電極を用いる。なお、
ストリップ導体６１のみに薄膜多層電極を用いてもよい
し、接地導体６２，６３の少なくとも１つのみに薄膜多
層電極を用いてもよい。さらに、図３の（ｃ）は、本発
明に係る薄膜多層電極を用いた同軸線路の斜視図であ
り、当該同軸線路の中心導体７１と接地導体７２に薄膜
多層電極を用いる。中心導体７１のみ薄膜多層電極を用
いてもよいし、接地導体７２のみに薄膜多層電極を用い
てもよい。またさらに、図３の（ｄ）は、本発明に係る
薄膜多層電極７３を用いたＴＭ01モード円形導波管の縦
断面図であり、円形導波管の外表面電極に薄膜多層電極
を用いる。
【００２７】また、図３の（ｅ）は、本発明に係る薄膜
多層電極を用いたＴＭ010モード共振器の斜視図であ
り、当該共振器のパッチ導体８１と接地導体８２とに薄
膜多層電極を用いる。パッチ導体８１のみに薄膜多層電
極を用いてもよいし、接地導体８２のみに用いてもよ
い。また、図示しないが、薄膜多層電極は、サスペンデ
ッド線路、コプレーナー線路、スロットライン、矩形導
波管、リッジ導波管、円形導波管、誘電体線路、Ｇ線
路、イメージ線路、Ｈ線路などの電極に用いてもよい。
さらに、アイソレータ、アンテナ、チップコイルなどの
インダクタ、キャパシタなどのそれぞれ所定の高周波動
作を行う種々の高周波デバイスの電極に、本発明に係る
薄膜多層電極を用いることができる。以上のように本発
明に係る薄膜多層電極は、種々の共振器や伝送線路に応
用でき、上述の実施形態と同様の効果を有する。
多層電極を用いたＴＭ010モード共振器の斜視図であ
り、当該共振器のパッチ導体８１と接地導体８２とに薄
膜多層電極を用いる。パッチ導体８１のみに薄膜多層電
極を用いてもよいし、接地導体８２のみに用いてもよ
い。また、図示しないが、薄膜多層電極は、サスペンデ
ッド線路、コプレーナー線路、スロットライン、矩形導
波管、リッジ導波管、円形導波管、誘電体線路、Ｇ線
路、イメージ線路、Ｈ線路などの電極に用いてもよい。
さらに、アイソレータ、アンテナ、チップコイルなどの
インダクタ、キャパシタなどのそれぞれ所定の高周波動
作を行う種々の高周波デバイスの電極に、本発明に係る
薄膜多層電極を用いることができる。以上のように本発
明に係る薄膜多層電極は、種々の共振器や伝送線路に応
用でき、上述の実施形態と同様の効果を有する。
【００２８】ここで、図３（ｄ）に示すようにＴＥＭモ
ード以外のＴＭモードの伝送線路に使用する場合は、当
該伝送線路が所定の周波数で使用されたときに、誘電体
基板を伝送するＴＭモードの進行波の位相速度と、薄膜
誘電体膜を伝送するＴＭモードの進行波の位相速度が実
質的に一致するように、各薄膜誘電体膜の各膜厚及び誘
電率、上記各薄膜導体膜の各膜厚及び上記各接着導体の
各膜厚を設定する。また、図３（ｅ）に示すように共振
器に使用する場合は、当該共振器が所定の周波数で共振
するときに、誘電体基板に生じる定常波の電磁界の振動
位相と各薄膜誘電体膜に生じる定常波の電磁界の振動位
相とが互いに実質的に一致するように、各薄膜誘電体膜
の各膜厚及び誘電率、上記各薄膜導体膜の各膜厚及び上
記各接着導体の各膜厚を設定する。以上のように、本発
明に係る薄膜多層電極は、種々の高周波伝送線路、高周
波共振器及び高周波フィルタ等に応用することができ
る。
ード以外のＴＭモードの伝送線路に使用する場合は、当
該伝送線路が所定の周波数で使用されたときに、誘電体
基板を伝送するＴＭモードの進行波の位相速度と、薄膜
誘電体膜を伝送するＴＭモードの進行波の位相速度が実
質的に一致するように、各薄膜誘電体膜の各膜厚及び誘
電率、上記各薄膜導体膜の各膜厚及び上記各接着導体の
各膜厚を設定する。また、図３（ｅ）に示すように共振
器に使用する場合は、当該共振器が所定の周波数で共振
するときに、誘電体基板に生じる定常波の電磁界の振動
位相と各薄膜誘電体膜に生じる定常波の電磁界の振動位
相とが互いに実質的に一致するように、各薄膜誘電体膜
の各膜厚及び誘電率、上記各薄膜導体膜の各膜厚及び上
記各接着導体の各膜厚を設定する。以上のように、本発
明に係る薄膜多層電極は、種々の高周波伝送線路、高周
波共振器及び高周波フィルタ等に応用することができ
る。
【００２９】
【発明の効果】以上の説明で明らかなように、本発明の
薄膜多層電極は、上記誘電体基板上に成膜された平坦化
誘電体膜を含んでなり、薄膜導体膜と薄膜誘電体膜の各
膜厚が、所定の使用周波数において、上記平坦化誘電体
膜が形成された誘電体基板に生じる電磁界の位相と上記
各薄膜誘電体膜に生じる電磁界の位相とが互いに実質的
に一致するように形成されているので、表面に凹凸やポ
アを有するセラミック誘電体基板上に形成することがで
き、しかも従来例と同等の表皮効果の抑圧効果を得るこ
とができる。
薄膜多層電極は、上記誘電体基板上に成膜された平坦化
誘電体膜を含んでなり、薄膜導体膜と薄膜誘電体膜の各
膜厚が、所定の使用周波数において、上記平坦化誘電体
膜が形成された誘電体基板に生じる電磁界の位相と上記
各薄膜誘電体膜に生じる電磁界の位相とが互いに実質的
に一致するように形成されているので、表面に凹凸やポ
アを有するセラミック誘電体基板上に形成することがで
き、しかも従来例と同等の表皮効果の抑圧効果を得るこ
とができる。
【００３０】また、本発明の薄膜多層電極は、薄膜導体
膜と薄膜誘電体膜の各膜厚が、上記薄膜多層電極の各薄
膜導体膜と各薄膜誘電体膜の各膜厚が、上記薄膜導体膜
の導電率と、上記薄膜誘電体膜の誘電率と、所定の式で
表される誘電体基板の実効誘電率εm (eff)とに基づいて
設定されることにより、さらに効果的に表皮効果の抑圧
効果を得ることができる。
膜と薄膜誘電体膜の各膜厚が、上記薄膜多層電極の各薄
膜導体膜と各薄膜誘電体膜の各膜厚が、上記薄膜導体膜
の導電率と、上記薄膜誘電体膜の誘電率と、所定の式で
表される誘電体基板の実効誘電率εm (eff)とに基づいて
設定されることにより、さらに効果的に表皮効果の抑圧
効果を得ることができる。
【００３１】本発明に係る高周波伝送線路は、使用周波
数において導体損失を小さくできる本発明に係る薄膜多
層電極を用いて構成されているので、伝送損失を小さく
できる。また、本発明において、上記誘電体基板の比誘
電率の温度係数を所定の値に設定することにより、上記
高周波伝送線路の特性インピーダンスを温度に対して変
化しないようにできる。
数において導体損失を小さくできる本発明に係る薄膜多
層電極を用いて構成されているので、伝送損失を小さく
できる。また、本発明において、上記誘電体基板の比誘
電率の温度係数を所定の値に設定することにより、上記
高周波伝送線路の特性インピーダンスを温度に対して変
化しないようにできる。
【００３２】本発明に係る高周波共振器は、共振周波数
において導体損失が小さい本発明に係る薄膜多層電極を
用いて構成されているので、無負荷Ｑを高くできる。ま
た、本発明において、上記誘電体基板の誘電率の温度係
数を所定の値に設定することにより、上記高周波共振器
の共振周波数が温度に対して変化しないようにできる。
において導体損失が小さい本発明に係る薄膜多層電極を
用いて構成されているので、無負荷Ｑを高くできる。ま
た、本発明において、上記誘電体基板の誘電率の温度係
数を所定の値に設定することにより、上記高周波共振器
の共振周波数が温度に対して変化しないようにできる。
【００３３】本発明に係る高周波フィルタは、無負荷Ｑ
の高い本発明に係る共振器を用いて構成されているの
で、通過帯域の損失を小さくできる。
の高い本発明に係る共振器を用いて構成されているの
で、通過帯域の損失を小さくできる。
【図１】 本発明に係る薄膜多層電極を用いた実施形態
の１／２波長線路型共振器の斜視図である。
の１／２波長線路型共振器の斜視図である。
【図２】 （ａ）は、上面に平坦化誘電体膜２０がされ
たセラミック誘電体基板１０を、単位面積片を示す図で
あり、（ｂ）は、平坦化誘電体膜２０を含むセラミック
誘電体基板１０の単位面積当たりの、厚さ方向の等価回
路を示す図である。
たセラミック誘電体基板１０を、単位面積片を示す図で
あり、（ｂ）は、平坦化誘電体膜２０を含むセラミック
誘電体基板１０の単位面積当たりの、厚さ方向の等価回
路を示す図である。
【図３】 本発明に係る薄膜多層電極を用いた種々の応
用例を示す斜視図及び断面図である。
用例を示す斜視図及び断面図である。
【図４】 従来例の薄膜多層電極を用いた１／２波長線
路型共振器の斜視図である。
路型共振器の斜視図である。
【図５】 表面に凹凸のあるセラミック誘電体基板１０
の表面に従来例の薄膜多層電極を形成したときの斜視図
である。
の表面に従来例の薄膜多層電極を形成したときの斜視図
である。
１，２，３…薄膜導体膜、 １０…セラミック誘電体基板、 １１…接地導体、 １２…入力端子用導体、 １３…出力端子用導体、 ２０…平坦化誘電体膜、 ３０−１，３０−２…薄膜誘電体膜、 １００…薄膜多層電極。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 伊勢 智之 京都府長岡京市天神二丁目26番10号 株式 会社村田製作所内
Claims (7)
- 【請求項１】 誘電体基板上に、薄膜導体膜と薄膜誘電
体膜とが交互に積層された薄膜多層電極であって、 上記薄膜多層電極が、上記誘電体基板上に上記誘電体基
板の表面を平坦にするように形成された平坦化誘電体膜
を含んでなり、 かつ上記薄膜導体膜と上記薄膜誘電体膜の各膜厚が、所
定の使用周波数において、上記平坦化誘電体膜が形成さ
れた誘電体基板に生じる電磁界の位相と上記各薄膜誘電
体膜に生じる電磁界の位相とが互いに実質的に一致する
ように設定されたことを特徴とする薄膜多層電極。 - 【請求項２】 上記薄膜導体膜と上記薄膜誘電体膜の各
膜厚が、上記平坦化誘電体膜の比誘電率と膜厚とを用い
て、以下の式で表される誘電体基板の実効誘電率εm
(eff)に基づいて設定された請求項１記載の薄膜多層電
極。 εm (eff)＝（ｈ1＋ｈ2）（ｈ1／εm1＋ｈ2／εm2）-1 ｈ1；誘電体基板の板厚、 ｈ2；平坦化誘電体膜の膜厚、 εm1；誘電体基板の比誘電率、 εm2；平坦化誘電体膜の比誘電率。 - 【請求項３】 誘電体基板の少なくとも一方の面に、請
求項１又は２記載の薄膜多層電極が所定の形状に形成さ
れた高周波伝送線路。 - 【請求項４】 上記誘電体基板の比誘電率の温度係数
を、上記高周波伝送線路の特性インピーダンスが温度に
対して変化しないように、所定の値に設定した請求項３
記載の高周波伝送線路。 - 【請求項５】 誘電体基板の少なくとも一方の面に、請
求項１又は２記載の薄膜多層電極が所定の形状に形成さ
れた高周波共振器。 - 【請求項６】 上記誘電体基板の比誘電率の温度係数
を、上記高周波共振器の共振周波数が温度に対して変化
しないように、所定の値に設定した請求項５記載の高周
波共振器。 - 【請求項７】 互いに隣接する２つの共振器が互いに電
磁的に結合するように設けられた複数の請求項５又は６
記載の共振器と、 上記共振器に信号を入力する入力端子と、 上記共振器から出力される信号を出力する出力端子とを
備えた高周波フィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8140056A JPH09326608A (ja) | 1996-06-03 | 1996-06-03 | 薄膜多層電極、高周波伝送線路、高周波共振器及び高周波フィルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8140056A JPH09326608A (ja) | 1996-06-03 | 1996-06-03 | 薄膜多層電極、高周波伝送線路、高周波共振器及び高周波フィルタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09326608A true JPH09326608A (ja) | 1997-12-16 |
Family
ID=15259969
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8140056A Pending JPH09326608A (ja) | 1996-06-03 | 1996-06-03 | 薄膜多層電極、高周波伝送線路、高周波共振器及び高周波フィルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09326608A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0917237A1 (en) * | 1997-10-21 | 1999-05-19 | Murata Manufacturing Co., Ltd. | Thin-film multilayered electrode, high-frequency transmission line, high-frequency resonator, and high-frequency filter |
| WO2003090374A1 (fr) * | 2002-04-22 | 2003-10-30 | National Institute Of Advanced Industrial Science And Technology | Systeme de transmission de signaux a grande vitesse |
-
1996
- 1996-06-03 JP JP8140056A patent/JPH09326608A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0917237A1 (en) * | 1997-10-21 | 1999-05-19 | Murata Manufacturing Co., Ltd. | Thin-film multilayered electrode, high-frequency transmission line, high-frequency resonator, and high-frequency filter |
| US6052043A (en) * | 1997-10-21 | 2000-04-18 | Murata Manufacturing Co., Ltd. | Thin-film multilayered electrode, high-frequency transmission line, high-frequency resonator, and high-frequency filter |
| WO2003090374A1 (fr) * | 2002-04-22 | 2003-10-30 | National Institute Of Advanced Industrial Science And Technology | Systeme de transmission de signaux a grande vitesse |
| GB2403387A (en) * | 2002-04-22 | 2004-12-29 | Nat Inst Of Advanced Ind Scien | High-speed signal transmission system |
| GB2403387B (en) * | 2002-04-22 | 2005-12-07 | Nat Inst Of Advanced Ind Scien | High-speed signal transmission system |
| US7295032B2 (en) | 2002-04-22 | 2007-11-13 | National Institute Of Advanced Industrial Science And Technology | High-speed signal transmission system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6304156B1 (en) | Laminated dielectric antenna duplexer and a dielectric filter | |
| WO1995006336A1 (fr) | Electrode multicouche a couches minces utilisee pour le couplage de champs electromagnetiques a hautes frequences | |
| JP2002532889A (ja) | 誘電バラクタを備えた電気的チューナブルフィルタ | |
| JP3087651B2 (ja) | 薄膜多層電極、高周波伝送線路、高周波共振器及び高周波フィルタ | |
| WO2020173243A1 (zh) | 一种传输零点可控的基片集成波导滤波器 | |
| EP0786822B1 (en) | Thin-film multilayered electrode, high-frequency resonator, and high-frequency transmission line | |
| JPH05308201A (ja) | ストリップラインフィルタ | |
| MXPA97004058A (es) | Electrodo de pelicula delgada, de multiples capas, linea de transmision de alta frecuencia, resonador de alta frecuencia y filtro de alta frecuencia | |
| JPH09326608A (ja) | 薄膜多層電極、高周波伝送線路、高周波共振器及び高周波フィルタ | |
| US20070007854A1 (en) | Ripple free tunable capacitor and method of operation and manufacture therefore | |
| KR100289665B1 (ko) | 박막 다층전극, 고주파 전송선로, 고주파 공진기 및 고주파필터 | |
| JP4051307B2 (ja) | 積層型バンドパスフィルタ | |
| JPH11195909A (ja) | 薄膜多層電極、高周波伝送線路、高周波共振器、および高周波フィルタ | |
| JP2001203513A (ja) | 高周波誘電体共振器 | |
| JP2003218604A (ja) | 積層型誘電体共振器及び積層型誘電体フィルタ | |
| JP2002325002A (ja) | 高周波用共振部品及びそのスプリアス抑制方法並びにデュプレクサ及び無線通信装置 | |
| JPH08181506A (ja) | 誘電体フィルター | |
| JP2001217608A (ja) | 超伝導フィルタ | |
| JP2002076705A (ja) | 積層型誘電体フィルタ | |
| JP2004349960A (ja) | バンドパスフィルタ | |
| EP1213785A1 (en) | Band pass filter | |
| JPH10126104A (ja) | 積層型誘電体フィルタ | |
| JPH0983219A (ja) | ストリップライン共振器 | |
| JP2003023309A (ja) | 方向性結合器における結合容量の増加方法およびその方法を実施したマイクロ波回路基板 | |
| JPH10126103A (ja) | 積層型誘電体フィルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20041019 |