JPH09322536A - スイッチング電源 - Google Patents
スイッチング電源Info
- Publication number
- JPH09322536A JPH09322536A JP13016396A JP13016396A JPH09322536A JP H09322536 A JPH09322536 A JP H09322536A JP 13016396 A JP13016396 A JP 13016396A JP 13016396 A JP13016396 A JP 13016396A JP H09322536 A JPH09322536 A JP H09322536A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- transistors
- power supply
- transformer
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc-Dc Converters (AREA)
Abstract
(57)【要約】
【課題】 簡単な構成で、偏励磁を防止し、両点孤現象
による破壊を防ぐ。 【解決手段】 プッシュプルトランジスタ１，２は、交
互にオン状態となる。トランジスタ１がオン状態のとき
の電流及びトランジスタ２がオン状態のときの電流をそ
れぞれ偏励磁防止回路４２で検出し、ドライバ１６，１
７によりトランジスタ１，２に流れる電流を等しくす
る。また、トランジスタ１，２が同時にオン状態になっ
た場合、トランジスタ１，２に流れる電流の加算値を両
点孤現象防止回路４３で検出し、ドライバ１６，１７に
よりトランジスタ１，２に流れる電流を抑制する。
による破壊を防ぐ。 【解決手段】 プッシュプルトランジスタ１，２は、交
互にオン状態となる。トランジスタ１がオン状態のとき
の電流及びトランジスタ２がオン状態のときの電流をそ
れぞれ偏励磁防止回路４２で検出し、ドライバ１６，１
７によりトランジスタ１，２に流れる電流を等しくす
る。また、トランジスタ１，２が同時にオン状態になっ
た場合、トランジスタ１，２に流れる電流の加算値を両
点孤現象防止回路４３で検出し、ドライバ１６，１７に
よりトランジスタ１，２に流れる電流を抑制する。
Description
【０００１】
【発明の属する技術分野】本発明は、スイッチング動作
における偏励磁を防止し、両点孤現象によるトランジス
タの破壊を防止する機能を有するスイッチング電源に関
する。
における偏励磁を防止し、両点孤現象によるトランジス
タの破壊を防止する機能を有するスイッチング電源に関
する。
【０００２】
【従来の技術】従来、大型スイッチング電源としては、
ハ−フブリッジ（又はプッシュプル）方式が広く採用さ
れている。
ハ−フブリッジ（又はプッシュプル）方式が広く採用さ
れている。
【０００３】図２は、従来のスイッチング電源を示すも
のである。
のである。
【０００４】１及び２は、スイッチング用のｎｐｎ型バ
イポ−ラトランジスタであり、トランジスタ１のベ−ス
には、入力信号Ａが入力され、トランジスタ２のベ−ス
には、入力信号Ｂが入力されている。入力信号Ａ，Ｂ
は、互いに相補的に変化する信号である。トランジスタ
１，２のエミッタは、共に接地点に接続されている。
イポ−ラトランジスタであり、トランジスタ１のベ−ス
には、入力信号Ａが入力され、トランジスタ２のベ−ス
には、入力信号Ｂが入力されている。入力信号Ａ，Ｂ
は、互いに相補的に変化する信号である。トランジスタ
１，２のエミッタは、共に接地点に接続されている。
【０００５】３は、出力用のトランスであり、このトラ
ンス３の一次巻線の一端は、トランジスタ１のコレクタ
に接続され、他端は、トランジスタ２のコレクタに接続
されている。入力電圧ＶＩＮは、トランス３に与えられ
ている。
ンス３の一次巻線の一端は、トランジスタ１のコレクタ
に接続され、他端は、トランジスタ２のコレクタに接続
されている。入力電圧ＶＩＮは、トランス３に与えられ
ている。
【０００６】トランス３の二次巻線は、整流用のダイオ
−ド４に接続されている。整流用のダイオ−ド４は、出
力用チョ−クコイル５及び平滑用のコンデンサ６を経由
して出力端子に接続されている。
−ド４に接続されている。整流用のダイオ−ド４は、出
力用チョ−クコイル５及び平滑用のコンデンサ６を経由
して出力端子に接続されている。
【０００７】上記スイッチング電源において、トランジ
スタ１がオン状態、トランジスタ２がオフ状態のとき、
電流は、電源端子４０からトランス３の一方側及びトラ
ンジスタ１をそれぞれ経由して接地点に流れる。また、
トランジスタ１がオフ状態、トランジスタ２がオン状態
のとき、電流は、電源端子４０からトランス３の他方側
及びトランジスタ２をそれぞれ経由して接地点に流れ
る。
スタ１がオン状態、トランジスタ２がオフ状態のとき、
電流は、電源端子４０からトランス３の一方側及びトラ
ンジスタ１をそれぞれ経由して接地点に流れる。また、
トランジスタ１がオフ状態、トランジスタ２がオン状態
のとき、電流は、電源端子４０からトランス３の他方側
及びトランジスタ２をそれぞれ経由して接地点に流れ
る。
【０００８】従って、入力信号Ａ，Ｂによりトランジス
タ１，２を交互にオンさせれば、トランス３の二次巻線
側には交流電圧が発生する。
タ１，２を交互にオンさせれば、トランス３の二次巻線
側には交流電圧が発生する。
【０００９】即ち、トランス３二次巻線に生じる電流
は、整流用のダイオ−ド４によって整流され、出力用チ
ョ−クコイル５及び平滑用のコンデンサ６によって脈流
分が平滑される。これにより、出力端子４１からは、直
流電圧が出力される。
は、整流用のダイオ−ド４によって整流され、出力用チ
ョ−クコイル５及び平滑用のコンデンサ６によって脈流
分が平滑される。これにより、出力端子４１からは、直
流電圧が出力される。
【００１０】
【発明が解決しようとする課題】上記スイッチング電源
は、トランス３を有しているため、スイッチング時にト
ランス３に偏励磁が生じる。この偏励磁が生じると、磁
気飽和によりトランスとしての機能を失ったり、インダ
クタンス分が失われてトランスに大電流が流れトランジ
スタが破壊されたりするため、この偏励磁を防ぐ必要が
ある。
は、トランス３を有しているため、スイッチング時にト
ランス３に偏励磁が生じる。この偏励磁が生じると、磁
気飽和によりトランスとしての機能を失ったり、インダ
クタンス分が失われてトランスに大電流が流れトランジ
スタが破壊されたりするため、この偏励磁を防ぐ必要が
ある。
【００１１】そこで、従来では、トランジスタ１，２の
電流増幅率ｈｆｅを揃えたり、スイッチング電源をコン
デンサ結合形で構成するようにしている。
電流増幅率ｈｆｅを揃えたり、スイッチング電源をコン
デンサ結合形で構成するようにしている。
【００１２】しかし、この場合、トランジスタ１，２の
選別時間が増大し、さらにコンデンサの容量及び耐圧な
どを考慮するとコンデンサが大きくなり、スイッチング
電源自体が大型化する欠点がある。
選別時間が増大し、さらにコンデンサの容量及び耐圧な
どを考慮するとコンデンサが大きくなり、スイッチング
電源自体が大型化する欠点がある。
【００１３】また、ハ−フブリッジ（プッシュプル）方
式のスイッチング電源では、トランジスタ１，２の両方
が一時的にオン状態になる両点弧現象が生じ易い。この
現象が生じると、消費電流が膨大となり、また、トラン
ジスタが破壊されるため、この両点弧現象を防ぐ必要が
ある。
式のスイッチング電源では、トランジスタ１，２の両方
が一時的にオン状態になる両点弧現象が生じ易い。この
現象が生じると、消費電流が膨大となり、また、トラン
ジスタが破壊されるため、この両点弧現象を防ぐ必要が
ある。
【００１４】そこで、従来では、トランジスタ１，２の
閾値のばらつきを見込んで入力信号Ａ，Ｂのタイミング
を設定し、トランジスタ１，２の両方が一時的にオン状
態になることを防止している。
閾値のばらつきを見込んで入力信号Ａ，Ｂのタイミング
を設定し、トランジスタ１，２の両方が一時的にオン状
態になることを防止している。
【００１５】しかし、この場合、トランジスタ１，２の
両方がオフ状態になるデットタイムが生じるため、出力
電圧の制御範囲が狭くなったり、高周波化が難しいとい
う欠点がある。
両方がオフ状態になるデットタイムが生じるため、出力
電圧の制御範囲が狭くなったり、高周波化が難しいとい
う欠点がある。
【００１６】本発明は、上記欠点を解決すべくなされた
もので、その目的は、スイッチング動作における偏励磁
を防止し、両点孤現象による消費電力の増大やトランジ
スタの破壊を防止する機能を有するスイッチング電源を
提供することである。
もので、その目的は、スイッチング動作における偏励磁
を防止し、両点孤現象による消費電力の増大やトランジ
スタの破壊を防止する機能を有するスイッチング電源を
提供することである。
【００１７】
【課題を解決するための手段】上記目的を達成するた
め、本発明のスイッチング電源は、ベ−スに第１入力信
号が入力される第１トランジスタと、ベ−スに前記第１
入力信号に対し相補的な第２入力信号が入力される第２
トランジスタと、前記第１トランジスタのエミッタと第
１電源との間に接続され、前記第１トランジスタに流れ
る電流の値を制御する第１手段と、前記第２トランジス
タのエミッタと前記第１電源との間に接続され、前記第
２トランジスタに流れる電流の値を制御する第２手段
と、一次巻線が前記第１トランジスタのコレクタと前記
第２トランジスタのコレクタの間に接続され、前記一次
巻線が第２電源に接続される出力用トランスと、前記出
力用トランスの二次巻線側に設けられる出力手段と、前
記出力用トランスの三次巻線側に設けられ、前記第１及
び第２トランジスタに流れる電流を検出することにより
前記第１及び第２トランジスタに流れる電流の値を等し
くするように前記第１及び第２手段を制御する偏励磁防
止手段と、前記第１トランジスタに流れる電流を検出す
る第１電流検出用トランス及び前記第２トランジスタに
流れる電流を検出する第２電流検出用トランスをそれぞ
れ備え、前記第１及び第２トランジスタに流れる電流の
加算値が所定値を越える場合に前記第１及び第２トラン
ジスタに流れる電流を抑制するように前記第１及び第２
手段を制御する両点孤現象防止手段とを備えている。
め、本発明のスイッチング電源は、ベ−スに第１入力信
号が入力される第１トランジスタと、ベ−スに前記第１
入力信号に対し相補的な第２入力信号が入力される第２
トランジスタと、前記第１トランジスタのエミッタと第
１電源との間に接続され、前記第１トランジスタに流れ
る電流の値を制御する第１手段と、前記第２トランジス
タのエミッタと前記第１電源との間に接続され、前記第
２トランジスタに流れる電流の値を制御する第２手段
と、一次巻線が前記第１トランジスタのコレクタと前記
第２トランジスタのコレクタの間に接続され、前記一次
巻線が第２電源に接続される出力用トランスと、前記出
力用トランスの二次巻線側に設けられる出力手段と、前
記出力用トランスの三次巻線側に設けられ、前記第１及
び第２トランジスタに流れる電流を検出することにより
前記第１及び第２トランジスタに流れる電流の値を等し
くするように前記第１及び第２手段を制御する偏励磁防
止手段と、前記第１トランジスタに流れる電流を検出す
る第１電流検出用トランス及び前記第２トランジスタに
流れる電流を検出する第２電流検出用トランスをそれぞ
れ備え、前記第１及び第２トランジスタに流れる電流の
加算値が所定値を越える場合に前記第１及び第２トラン
ジスタに流れる電流を抑制するように前記第１及び第２
手段を制御する両点孤現象防止手段とを備えている。
【００１８】前記第１手段は、コレクタが前記第１トラ
ンジスタのエミッタに接続され、エミッタが第１抵抗を
経由して前記第１電源に接続される第３トランジスタ
と、前記偏励磁防止手段及び前記両点孤現象防止手段の
出力信号に基づいて前記第３トランジスタのベ−スに制
御信号を与える第１ドライバとから構成される。
ンジスタのエミッタに接続され、エミッタが第１抵抗を
経由して前記第１電源に接続される第３トランジスタ
と、前記偏励磁防止手段及び前記両点孤現象防止手段の
出力信号に基づいて前記第３トランジスタのベ−スに制
御信号を与える第１ドライバとから構成される。
【００１９】前記第２手段は、コレクタが前記第２トラ
ンジスタのエミッタに接続され、エミッタが第２抵抗を
経由して前記第１電源に接続される第４トランジスタ
と、前記偏励磁防止手段及び前記両点孤現象防止手段の
出力信号に基づいて前記第４トランジスタのベ−スに制
御信号を与える第２ドライバとから構成される。
ンジスタのエミッタに接続され、エミッタが第２抵抗を
経由して前記第１電源に接続される第４トランジスタ
と、前記偏励磁防止手段及び前記両点孤現象防止手段の
出力信号に基づいて前記第４トランジスタのベ−スに制
御信号を与える第２ドライバとから構成される。
【００２０】
【発明の実施の形態】以下、図面を参照しながら、本発
明のスイッチング電源について詳細に説明する。
明のスイッチング電源について詳細に説明する。
【００２１】図１は、本発明の実施の形態に関わるスイ
ッチング電源を示すものである。
ッチング電源を示すものである。
【００２２】１及び２は、スイッチング用のｎｐｎ型バ
イポ−ラトランジスタである。トランジスタ１のベ−ス
には、入力信号Ａが入力され、トランジスタ２のベ−ス
には、入力信号Ｂが入力されている。入力信号Ａ，Ｂ
は、互いに相補的に変化する信号である。
イポ−ラトランジスタである。トランジスタ１のベ−ス
には、入力信号Ａが入力され、トランジスタ２のベ−ス
には、入力信号Ｂが入力されている。入力信号Ａ，Ｂ
は、互いに相補的に変化する信号である。
【００２３】トランジスタ１のエミッタは、ｎｐｎ型バ
イポ−ラトランジスタ１８のコレクタに接続され、トラ
ンジスタ１８のエミッタは、抵抗２０を経由して接地点
に接続されている。また、トランジスタ２のエミッタ
は、ｎｐｎ型バイポ−ラトランジスタ１９のコレクタに
接続され、トランジスタ１９のエミッタは、抵抗２１を
経由して接地点に接続されている。
イポ−ラトランジスタ１８のコレクタに接続され、トラ
ンジスタ１８のエミッタは、抵抗２０を経由して接地点
に接続されている。また、トランジスタ２のエミッタ
は、ｎｐｎ型バイポ−ラトランジスタ１９のコレクタに
接続され、トランジスタ１９のエミッタは、抵抗２１を
経由して接地点に接続されている。
【００２４】３は、出力用のトランスである。このトラ
ンス３の一次巻線の一端は、電流検出用のトランス２２
の一次巻線を経由してトランジスタ１のコレクタに接続
されている。また、トランス３の一次巻線の他端は、電
流検出用のトランス２３の一次巻線を経由してトランジ
スタ２のコレクタに接続されている。入力電圧ＶＩＮ
は、トランス３に与えられている。
ンス３の一次巻線の一端は、電流検出用のトランス２２
の一次巻線を経由してトランジスタ１のコレクタに接続
されている。また、トランス３の一次巻線の他端は、電
流検出用のトランス２３の一次巻線を経由してトランジ
スタ２のコレクタに接続されている。入力電圧ＶＩＮ
は、トランス３に与えられている。
【００２５】トランス３の二次巻線は、整流用のダイオ
−ド４に接続されている。整流用のダイオ−ド４は、出
力用チョ−クコイル５及び平滑用のコンデンサ６を経由
して出力端子に接続されている。
−ド４に接続されている。整流用のダイオ−ド４は、出
力用チョ−クコイル５及び平滑用のコンデンサ６を経由
して出力端子に接続されている。
【００２６】４２は、偏励磁防止回路である。偏励磁防
止回路４２は、演算用のアンプ１４と、演算用のアンプ
１４の一方の入力端とトランス３の三次巻線との間に接
続される信号検波用ダイオ−ド７，８、フィルタ用のコ
ンデンサ９，１０及び電圧合成用の抵抗１１，１２とを
有している。
止回路４２は、演算用のアンプ１４と、演算用のアンプ
１４の一方の入力端とトランス３の三次巻線との間に接
続される信号検波用ダイオ−ド７，８、フィルタ用のコ
ンデンサ９，１０及び電圧合成用の抵抗１１，１２とを
有している。
【００２７】また、演算用のアンプ１４の出力端と一方
の入力端の間には、フィ−ドバック用の抵抗１３が接続
され、演算用のアンプ１４の他方の入力端と接地点の間
には、バイアス用の抵抗１５が接続されている。
の入力端の間には、フィ−ドバック用の抵抗１３が接続
され、演算用のアンプ１４の他方の入力端と接地点の間
には、バイアス用の抵抗１５が接続されている。
【００２８】演算用のアンプ１４の出力信号は、ドライ
バ１６，１７に与えられている。ドライバ１６，１７
は、演算用のアンプ１４の出力信号に基づいて、偏励磁
が“０”となるようにトランジスタ１８，１９の動作を
制御する。
バ１６，１７に与えられている。ドライバ１６，１７
は、演算用のアンプ１４の出力信号に基づいて、偏励磁
が“０”となるようにトランジスタ１８，１９の動作を
制御する。
【００２９】このように、偏励磁防止回路４２は、トラ
ンジスタ１，２に流れるスイッチング電流を検出し、偏
励磁が生じないように、トランジスタ１，２に流れるス
イッチング電流の値を等しくする機能を有している。
ンジスタ１，２に流れるスイッチング電流を検出し、偏
励磁が生じないように、トランジスタ１，２に流れるス
イッチング電流の値を等しくする機能を有している。
【００３０】４３は、両点孤現象防止回路である。両点
孤現象防止回路４３は、演算用のアンプ３２と、演算用
のアンプ３２の一方の入力端とトランス２２の二次巻線
との間に接続される信号検波用ダイオ−ド２５、フィル
タ用のコンデンサ２７及び電圧合成用の抵抗２９と、演
算用のアンプ３２の一方の入力端とトランス２３の二次
巻線との間に接続される信号検波用ダイオ−ド２４、フ
ィルタ用のコンデンサ２６及び電圧合成用の抵抗２８と
を有している。
孤現象防止回路４３は、演算用のアンプ３２と、演算用
のアンプ３２の一方の入力端とトランス２２の二次巻線
との間に接続される信号検波用ダイオ−ド２５、フィル
タ用のコンデンサ２７及び電圧合成用の抵抗２９と、演
算用のアンプ３２の一方の入力端とトランス２３の二次
巻線との間に接続される信号検波用ダイオ−ド２４、フ
ィルタ用のコンデンサ２６及び電圧合成用の抵抗２８と
を有している。
【００３１】また、演算用のアンプ３２の出力端と一方
の入力端の間には、フィ−ドバック用の抵抗３０が接続
され、演算用のアンプ３２の他方の入力端と接地点の間
には、バイアス用の抵抗３１が接続されている。
の入力端の間には、フィ−ドバック用の抵抗３０が接続
され、演算用のアンプ３２の他方の入力端と接地点の間
には、バイアス用の抵抗３１が接続されている。
【００３２】演算用のアンプ３２の出力信号は、ドライ
バ１６，１７に与えられている。ドライバ１６，１７
は、演算用のアンプ３２の出力信号に基づいて、両点孤
現象が生じないようにトランジスタ１８，１９の動作を
制御する。
バ１６，１７に与えられている。ドライバ１６，１７
は、演算用のアンプ３２の出力信号に基づいて、両点孤
現象が生じないようにトランジスタ１８，１９の動作を
制御する。
【００３３】このように、両点孤現象防止回路４３は、
トランス２２の二次巻線側及びトランス２３の二次巻線
側に流れる電流を電圧に変換して加算し、この値が所定
値以上になったときには、両点孤現象が生じているもの
と判断し、トランジスタ１，２に流れるスイッチング電
流を制御する機能を有している。
トランス２２の二次巻線側及びトランス２３の二次巻線
側に流れる電流を電圧に変換して加算し、この値が所定
値以上になったときには、両点孤現象が生じているもの
と判断し、トランジスタ１，２に流れるスイッチング電
流を制御する機能を有している。
【００３４】次に、上述のスイッチング電源の動作につ
いて説明する。
いて説明する。
【００３５】トランジスタ１がオン状態、トランジスタ
２がオフ状態のとき、電流は、電源端子４０からトラン
ス３の一方側及びトランジスタ１，１８をそれぞれ経由
して接地点に流れる。また、トランジスタ１がオフ状
態、トランジスタ２がオン状態のとき、電流は、電源端
子４０からトランス３の他方側及びトランジスタ２，１
９をそれぞれ経由して接地点に流れる。
２がオフ状態のとき、電流は、電源端子４０からトラン
ス３の一方側及びトランジスタ１，１８をそれぞれ経由
して接地点に流れる。また、トランジスタ１がオフ状
態、トランジスタ２がオン状態のとき、電流は、電源端
子４０からトランス３の他方側及びトランジスタ２，１
９をそれぞれ経由して接地点に流れる。
【００３６】従って、入力信号Ａ，Ｂによりトランジス
タ１，２を交互にオンさせれば、トランス３の二次巻線
側には交流電圧が発生する。
タ１，２を交互にオンさせれば、トランス３の二次巻線
側には交流電圧が発生する。
【００３７】即ち、トランス３の二次巻線に生じる電流
は、整流用のダイオ−ド４によって整流され、出力用チ
ョ−クコイル５及び平滑用のコンデンサ６によって脈流
分が平滑される。これにより、出力端子４１からは、直
流電圧が出力される。
は、整流用のダイオ−ド４によって整流され、出力用チ
ョ−クコイル５及び平滑用のコンデンサ６によって脈流
分が平滑される。これにより、出力端子４１からは、直
流電圧が出力される。
【００３８】一方、トランス３の三次巻線側にも交流電
圧が発生する。
圧が発生する。
【００３９】トランジスタ１がオン状態のとき、トラン
ス３の三次巻線に生じる電流は、ダイオ−ド７を経由
し、コンデンサ９で平滑され、さらに抵抗１１を経由し
てアンプ１４に入力される。ドライバ１６は、アンプ１
４の出力を検出し、トランジスタ１８の状態を制御す
る。即ち、ドライバ１６は、偏励磁が生じないように、
トランジスタ１に流れる電流を所定値に設定する。
ス３の三次巻線に生じる電流は、ダイオ−ド７を経由
し、コンデンサ９で平滑され、さらに抵抗１１を経由し
てアンプ１４に入力される。ドライバ１６は、アンプ１
４の出力を検出し、トランジスタ１８の状態を制御す
る。即ち、ドライバ１６は、偏励磁が生じないように、
トランジスタ１に流れる電流を所定値に設定する。
【００４０】また、トランジスタ２がオン状態のとき、
トランス３の三次巻線に生じる電流は、ダイオ−ド８を
経由し、コンデンサ１０で平滑され、さらに抵抗１２を
経由してアンプ１４に入力される。ドライバ１７は、ア
ンプ１４の出力を検出し、トランジスタ１９の状態を制
御する。即ち、ドライバ１７は、偏励磁が生じないよう
に、トランジスタ２に流れる電流を所定値に設定する。
トランス３の三次巻線に生じる電流は、ダイオ−ド８を
経由し、コンデンサ１０で平滑され、さらに抵抗１２を
経由してアンプ１４に入力される。ドライバ１７は、ア
ンプ１４の出力を検出し、トランジスタ１９の状態を制
御する。即ち、ドライバ１７は、偏励磁が生じないよう
に、トランジスタ２に流れる電流を所定値に設定する。
【００４１】このように、トランス３の三次巻線側に生
じる交流電圧を検出し、トランジスタ１，２に流れる電
流を等しくすることで偏励磁を防止することができる。
じる交流電圧を検出し、トランジスタ１，２に流れる電
流を等しくすることで偏励磁を防止することができる。
【００４２】また、トランジスタ１，２が交互にオン状
態となる場合、トランス２２の二次巻線及びトランス２
３の二次巻線には、交互に電流が流れる。従って、アン
プ３２には、所定値よりも大きな電圧は入力されない。
しかし、両点弧現象が生じ、トランジスタ１，２が同時
にオン状態になった場合、トランス２２の二次巻線及び
トランス２３の二次巻線には、同時に電流が流れるた
め、所定値よりも大きな電圧がアンプ３２に入力され
る。
態となる場合、トランス２２の二次巻線及びトランス２
３の二次巻線には、交互に電流が流れる。従って、アン
プ３２には、所定値よりも大きな電圧は入力されない。
しかし、両点弧現象が生じ、トランジスタ１，２が同時
にオン状態になった場合、トランス２２の二次巻線及び
トランス２３の二次巻線には、同時に電流が流れるた
め、所定値よりも大きな電圧がアンプ３２に入力され
る。
【００４３】ドライバ１６，１７は、アンプ３２の出力
を検出することで、両点弧時に、トランジスタ１，２に
流れる電流を抑制するように、トランジスタ１８，１９
の状態を制御する。これにより、トランジスタ１，２の
破壊を防止する。
を検出することで、両点弧時に、トランジスタ１，２に
流れる電流を抑制するように、トランジスタ１８，１９
の状態を制御する。これにより、トランジスタ１，２の
破壊を防止する。
【００４４】上記構成のスイッチング電源によれば、ト
ランジスタ１，２に流れる電流を検出し、トランジスタ
１，２に流れる電流を等しくするような偏励磁防止回路
４２を備えているため、偏励磁を“０”にすることがで
きる。また、トランジスタ１，２に流れる電流の加算値
を検出し、その加算値が所定値を越えるような場合にト
ランジスタ１，２に流れる電流を制限することで、両点
弧現象によるトランジスタ１，２の破壊を防止すること
ができる。
ランジスタ１，２に流れる電流を検出し、トランジスタ
１，２に流れる電流を等しくするような偏励磁防止回路
４２を備えているため、偏励磁を“０”にすることがで
きる。また、トランジスタ１，２に流れる電流の加算値
を検出し、その加算値が所定値を越えるような場合にト
ランジスタ１，２に流れる電流を制限することで、両点
弧現象によるトランジスタ１，２の破壊を防止すること
ができる。
【００４５】なお、本発明は、オ−ディオ装置のアン
プ、制御装置のモ−タ駆動回路などに適用することがで
きる。
プ、制御装置のモ−タ駆動回路などに適用することがで
きる。
【００４６】
【発明の効果】以上、説明したように、本発明のスイッ
チング電源によれば、次のような効果を奏する。
チング電源によれば、次のような効果を奏する。
【００４７】ハ−フブリッジ（プッシュプル）トランジ
スタの各々に流れる電流を検出し、これらトランジスタ
に流れる電流を等しくするような偏励磁防止回路を備え
ることにより、偏励磁を“０”にすることができる。
スタの各々に流れる電流を検出し、これらトランジスタ
に流れる電流を等しくするような偏励磁防止回路を備え
ることにより、偏励磁を“０”にすることができる。
【００４８】従って、トランジスタの電流増幅率ｈｆｅ
を揃えるという作業が不必要になり、トランジスタの選
別時間の増大という問題を解決できる。また、スイッチ
ング電源をコンデンサ結合形で構成する必要もなく、ス
イッチング電源の小型化を達成できる。
を揃えるという作業が不必要になり、トランジスタの選
別時間の増大という問題を解決できる。また、スイッチ
ング電源をコンデンサ結合形で構成する必要もなく、ス
イッチング電源の小型化を達成できる。
【００４９】また、各トランジスタに流れる電流の加算
値を検出し、その加算値が所定値を越えるような場合に
各トランジスタに流れる電流を制限することで、両点弧
現象による消費電力の増大やトランジスタの破壊を防止
することができる。
値を検出し、その加算値が所定値を越えるような場合に
各トランジスタに流れる電流を制限することで、両点弧
現象による消費電力の増大やトランジスタの破壊を防止
することができる。
【００５０】従って、トランジスタの両方がオフ状態に
なるデットタイムを設ける必要がなく、また、出力電圧
の制御範囲が狭くなったり、高周波化が難しくなったり
することもない。
なるデットタイムを設ける必要がなく、また、出力電圧
の制御範囲が狭くなったり、高周波化が難しくなったり
することもない。
【図１】本発明の実施の形態に関わるスイッチング電源
を示す回路図。
を示す回路図。
【図２】従来のスイッチング電源を示す回路図。
１，２ ：スイッチング用ｎｐｎ型バイポ−ラ
トランジスタ、 ３ ：出力用トランス、 ４ ：整流用ダイオ−ド、 ５ ：出力用チョ−クコイル、 ６ ：平滑用コンデンサ、 ７，８ ：信号検波用ダイオ−ド、 ９，１０ ：フィルタ用コンデンサ、 １１，１２ ：電圧合成用抵抗、 １３ ：フィ−ドバック用抵抗、 １４ ：演算用アンプ、 １５ ：バイアス用抵抗、 １６，１７ ：ドライブ回路、 １８，１９ ：電流制御用ｎｐｎ型バイポ−ラト
ランジスタ、 ２０，２１ ：バイアス用抵抗、 ２２，２３ ：電流検出用トランス、 ２４，２５ ：信号検出用ダイオ−ド、 ２６，２７ ：フィルタ用コンデンサ、 ２８，２９ ：電圧合成用抵抗、 ３０ ：フィ−ドバック用抵抗、 ３１ ：バイアス用抵抗、 ３２ ：演算用アンプ、 ４０ ：電源端子、 ４１ ：出力端子、 ４２ ：偏励磁防止回路、 ４３ ：両点孤現象防止回路。
トランジスタ、 ３ ：出力用トランス、 ４ ：整流用ダイオ−ド、 ５ ：出力用チョ−クコイル、 ６ ：平滑用コンデンサ、 ７，８ ：信号検波用ダイオ−ド、 ９，１０ ：フィルタ用コンデンサ、 １１，１２ ：電圧合成用抵抗、 １３ ：フィ−ドバック用抵抗、 １４ ：演算用アンプ、 １５ ：バイアス用抵抗、 １６，１７ ：ドライブ回路、 １８，１９ ：電流制御用ｎｐｎ型バイポ−ラト
ランジスタ、 ２０，２１ ：バイアス用抵抗、 ２２，２３ ：電流検出用トランス、 ２４，２５ ：信号検出用ダイオ−ド、 ２６，２７ ：フィルタ用コンデンサ、 ２８，２９ ：電圧合成用抵抗、 ３０ ：フィ−ドバック用抵抗、 ３１ ：バイアス用抵抗、 ３２ ：演算用アンプ、 ４０ ：電源端子、 ４１ ：出力端子、 ４２ ：偏励磁防止回路、 ４３ ：両点孤現象防止回路。
Claims (2)
- 【請求項１】 ベ−スに第１入力信号が入力される第１
トランジスタと、ベ−スに前記第１入力信号に対し相補
的な第２入力信号が入力される第２トランジスタと、前
記第１トランジスタのエミッタと第１電源との間に接続
され、前記第１トランジスタに流れる電流の値を制御す
る第１手段と、前記第２トランジスタのエミッタと前記
第１電源との間に接続され、前記第２トランジスタに流
れる電流の値を制御する第２手段と、一次巻線が前記第
１トランジスタのコレクタと前記第２トランジスタのコ
レクタの間に接続され、前記一次巻線が第２電源に接続
される出力用トランスと、前記出力用トランスの二次巻
線側に設けられる出力手段と、前記出力用トランスの三
次巻線側に設けられ、前記第１及び第２トランジスタに
流れる電流を検出することにより前記第１及び第２トラ
ンジスタに流れる電流の値を等しくするように前記第１
及び第２手段を制御する偏励磁防止手段と、前記第１ト
ランジスタに流れる電流を検出する第１電流検出用トラ
ンス及び前記第２トランジスタに流れる電流を検出する
第２電流検出用トランスをそれぞれ備え、前記第１及び
第２トランジスタに流れる電流の加算値が所定値を越え
る場合に前記第１及び第２トランジスタに流れる電流を
抑制するように前記第１及び第２手段を制御する両点孤
現象防止手段とを具備することを特徴とするスイッチン
グ電源。 - 【請求項２】 前記第１手段は、コレクタが前記第１ト
ランジスタのエミッタに接続され、エミッタが第１抵抗
を経由して前記第１電源に接続される第３トランジスタ
と、前記偏励磁防止手段及び前記両点孤現象防止手段の
出力信号に基づいて前記第３トランジスタのベ−スに制
御信号を与える第１ドライバとから構成され、前記第２
手段は、コレクタが前記第２トランジスタのエミッタに
接続され、エミッタが第２抵抗を経由して前記第１電源
に接続される第４トランジスタと、前記偏励磁防止手段
及び前記両点孤現象防止手段の出力信号に基づいて前記
第４トランジスタのベ−スに制御信号を与える第２ドラ
イバとから構成されていることを特徴とする請求項１記
載のスイッチング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13016396A JP2887107B2 (ja) | 1996-05-24 | 1996-05-24 | スイッチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13016396A JP2887107B2 (ja) | 1996-05-24 | 1996-05-24 | スイッチング電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09322536A true JPH09322536A (ja) | 1997-12-12 |
| JP2887107B2 JP2887107B2 (ja) | 1999-04-26 |
Family
ID=15027522
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13016396A Expired - Lifetime JP2887107B2 (ja) | 1996-05-24 | 1996-05-24 | スイッチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2887107B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007116481A1 (ja) * | 2006-03-31 | 2007-10-18 | Fujitsu Limited | 電源装置 |
-
1996
- 1996-05-24 JP JP13016396A patent/JP2887107B2/ja not_active Expired - Lifetime
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007116481A1 (ja) * | 2006-03-31 | 2007-10-18 | Fujitsu Limited | 電源装置 |
| JP4796133B2 (ja) * | 2006-03-31 | 2011-10-19 | 富士通株式会社 | 電源装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2887107B2 (ja) | 1999-04-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4797630A (en) | Two stage push-pull MOSFET power amplifier | |
| JP3409994B2 (ja) | 自己消弧形素子駆動回路 | |
| JP2591466B2 (ja) | 電力増幅回路 | |
| JP2638625B2 (ja) | Ｍｏｓ−ｆｅｔゲート駆動回路 | |
| JP2887107B2 (ja) | スイッチング電源 | |
| JPH10327026A (ja) | 増幅器 | |
| CA1130872A (en) | Pulse width modulated signal amplifier | |
| JP2001333582A (ja) | 電力変換器のノイズ低減装置 | |
| JPS6342593Y2 (ja) | ||
| JP2566786Y2 (ja) | 電源装置の負荷回路 | |
| JP2977442B2 (ja) | スイッチング電源 | |
| JP3429420B2 (ja) | スイッチング電源 | |
| JPH0631187Y2 (ja) | イグニッション回路 | |
| JPH0747993Y2 (ja) | スイッチング制御電源回路 | |
| JPH0520009Y2 (ja) | ||
| JPH03870Y2 (ja) | ||
| JPH0317586Y2 (ja) | ||
| JP2000184702A (ja) | 電源装置 | |
| JP4020859B2 (ja) | スイッチング電源 | |
| JP3406585B2 (ja) | 自励式スイッチング電源装置 | |
| KR100256183B1 (ko) | 차량/비행체 탑재용 오디오 증폭 장치 | |
| JPH1014236A (ja) | 自励式スイッチング電源装置 | |
| JPH0426966Y2 (ja) | ||
| JPS603677Y2 (ja) | 高耐圧形ｄｃ／ｄｃコンバ−タ | |
| JP2514594Y2 (ja) | スイッチング電源のスイッチングｆｅｔ駆動回路 |