JPH09322108A - 画像処理装置及び動画像伝送装置 - Google Patents

Abstract

(57)【要約】 【課題】 受信側のメモリに対する動画像データの書込
動作及び読出動作が競合することを防ぐ画像処理装置及
び動画像伝送装置を提供する。 【解決手段】 記憶手段２０４は、第１の周波数を有す
る第１のクロックで入力される画像データを記憶する。
書込制御手段２０５は、上記第１のクロックと同期した
書込信号で上記画像データを記憶手段２０４に書き込
む。検出手段２１０は、上記書込信号と上記読出信号の
位相差を検出する。読出制御手段２０６は、第２の周波
数を有する読出信号で記憶手段２０４から上記画像デー
タを読み出す際、検出手段２１０で検出された位相差に
応じて、上記読出信号の位相を上記画像データの垂直同
期信号単位に変化させる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、メモリに対する画
像データの書込動作と読出動作を異なるタイミングで行
うようにした画像処理装置、及び上記画像処理装置を用
いて無線通信又は有線通信により動画像データを伝送す
る動画像伝送装置に関するものである。

【０００２】

【従来の技術】従来より、例えば、ビデオカメラで得ら
れた映像信号をモニタ側に有線又は無線で送信し、モニ
タ側で受信した映像信号を画面表示するようにした動画
像伝送装置が提案されている。

【０００３】このような動画像伝送装置は、例えば、図
６に示すような送信機３００と、図７に示すような受信
機４００とからなり、送信機３００はビデオカメラ等か
らの映像信号を受信機４００に無線で送信し、受信機４
００は送信機３００からの映像信号を受信して図示して
いないモニタに供給するようになされている。また、こ
の動画像伝送装置は、スペクトラム拡散変調方式を用い
てテレビジョン方式の映像信号を伝送するようになされ
ている。

【０００４】すなわち、上記図６の送信機３００におい
て、ビデオカメラ等の映像信号供給部３０１からディジ
タル化された映像信号（以下、画像データと言う）が供
給される。この画像データは、書込タイミング発生回路
３０２が発生する制御パルスに基づいてメモリ３０３に
書き込まれると共に、読出タイミング発生回路３０４が
発生する制御パルスに基づいてメモリ３０３から読み出
され、送信回路３０６により送信アンテナ３０７を介し
てスペクトラム拡散変調されて受信機４００に送信され
る。一方、上記図７の受信機４００は、画像処理装置か
らなり、送信機３００からの送信信号を受信アンテナ４
０１を介して受信回路４０２によりを受信しスペクトラ
ム逆拡散して画像データに復元する。この画像データ
は、書込タイミング発生回路４０５が発生する制御パル
スに基づいてメモリ４０４ａ及び４０４ｂに交互に書き
込まれると共に、読出タイミング発生回路４０６が発生
する制御パルスに基づいてメモリ４０４ａ又は４０４ｂ
から交互に読み出され、ＮＴＳＣ方式又はＰＡＬ方式の
エンコーダ４０８によりエンコードされてモニタに供給
される。

【０００５】図８は送信機３００において、書込タイミ
ング発生回路３０２が発生する制御パルスにより、映像
信号供給部３０１から出力される画像データをメモリ３
０３に書き込むタイミングと、読出タイミング発生回路
３０４が発生する制御パルスにより、メモリ３０３から
画像データを読み出して送信回路３０６に供給するタイ
ミングとを示すタイミングチャートである。また、図９
は受信機４００において、書込タイミング発生回路４０
５が発生する制御パルスにより、受信回路４０２から出
力される画像データをメモリ４０４ａ及び４０４ｂに交
互に書き込むタイミングと、読出タイミング発生回路４
０６が発生する制御パルスにより、メモリ４０４ａ又は
４０４ｂから交互に読み出してエンコーダ４０８に供給
するタイミングとを示すタイミングチャートである。以
下、上記図６〜図９を用いて、送信機３００及び受信機
４００の各動作タイミングについて説明する。

【０００６】先ず、送信機３００において、映像信号供
給部３０１から書込タイミング発生回路３０２には、図
示していない第１のクロック周波数を有するサンプリン
グクロックを分周して生成された垂直同期パルスＶＤ３
及びスイッチパルスＳＷ３が供給される。書込タイミン
グ発生回路３０２は、スイッチパルスＳＷ３の立ち上が
りで作動状態となり、垂直同期パルスＶＤ３に基づい
て、１２フィールド毎にＨＩＧＨレベルとなる書込イネ
ーブルパルスＷＥ３を生成してメモリ３０３に供給す
る。この書込イネーブルパルスＷＥ３により、メモリ３
０３には、１２フィールド毎に１フィールド分の画像デ
ータが書き込まれる。

【０００７】また、書込タイミング発生回路３０２は、
垂直同期パルスＶＤ３を、図示していないサンプリング
クロックを分周して生成された水平同期パルスの立ち上
がりと、上記第１のクロック周波数を有するサンプリン
グパルスとで画像データと同期をとった書込アドレスク
リアパルスＲＳＴＷ３を生成してメモリ３０３に供給す
る。この書込アドレスクリアパルスＲＳＴＷ３の立ち上
がりで、メモリ３０３の書込アドレスがクリアされる。

【０００８】そして、メモリ３０３への画像データの書
込みが終了すると、読出タイミング発生回路４０６は、
第２のクロック周波数を有する図示していない転送クロ
ックに同期した読出イネーブルパルスＲＥ３、書込イネ
ーブルパルスＷＥ３に対して逆位相の読出アドレスクリ
アパルスＲＳＴＲ３及び出力パルスＴｘＯＮ３を生成し
てメモリ３０３に供給する。

【０００９】したがって、読出イネーブルパルスＲＥ３
のＨＩＧＨレベルの区間で、上記転送クロックに同期し
てメモリ３０３から画像データが読み出され、読出アド
レスクリアパルスＲＳＴＲ３の立ち上がりで、メモリ３
０３の読出アドレスがクリアされる。

【００１０】すなわち、書込イネーブルパルスＷＥ３に
より１フィールド分の画像データがメモリ３０３に書き
込まれた直後に、読出アドレスクリアパルスＲＳＴＲ３
によりメモリ３０３の読出アドレスがクリアされ、直ち
に読出イネーブルパルスＲＥ３によりメモリ３０３から
画像データが読み出される。

【００１１】そして、メモリ３０３から読み出された画
像データは、出力パルスＴｘＯＮ３のＨＩＧＨレベルの
区間で、送信回路３０７に供給されて受信機４００に送
信される。

【００１２】次に、受信機４００において、受信回路４
０２から書込タイミング発生回路４０５には、上記第２
のクロック周波数を有する転送クロックと同じ周波数の
受信用の図示していない同期クロックと、受信データの
タイミングを示す同期パルスＲｘＯＮ４とが供給され
る。また、エンコーダ４０８から読出タイミング発生回
路４０６には、第３のクロック周波数を有するサンプリ
ングクロックを分周して生成された垂直同期パルスＶＤ
４が供給される。

【００１３】書込タイミング発生回路４０５は、同期パ
ルスＲｘＯＮ４、すなわち送信機３００における出力パ
ルスＴｘＯＮ３に同期した同期パルスＲｘＯＮ４に基づ
いて、メモリ４０４ａとメモリ４０４ｂが交互にアクテ
ィブとなるようなタイミングで、メモリ４０４ａ用の書
込イネーブルパルスＷＥ４ａ及びメモリ４０４ｂ用の書
込イネーブルパルスＷＥ４ｂを生成してメモリ４０４ａ
及びメモリ４０４ｂに供給する。これらの書込イネーブ
ルパルスＷＥ４ａ及びＷＥ４ｂにより、メモリ４０４ａ
における書込動作とメモリ４０４ｂにおける書込動作が
交互に行われる。すなわち、１回の書込動作の期間に送
信機３００から送信されてくる１フィールド分の画像デ
ータは、１フィールドおきに書込み先のメモリがメモリ
４０４ａ又はメモリ４０４ｂに切り換えられることによ
り、メモリ４０４ａとメモリ４０４ｂに交互に書き込ま
れる。

【００１４】また、書込タイミング発生回路４０５は、
書込イネーブルパルスＷＥ４ａの立ち上がり及び立ち下
がりのタイミングでメモリ４０４ａ用の書込アドレスク
リアパルスＲＳＴＷ４ａを生成してメモリ４０４ａに供
給し、書込イネーブルパルスＷＥ４ｂの立ち上がり及び
立ち下がりのタイミングでメモリ４０４ｂ用の書込アド
レスクリアパルスＲＳＴＷ４ｂを生成してメモリ４０４
ｂに供給する。これらの書込アドレスクリアパルスＲＳ
ＴＷ４ａ及びＲＳＴＷ４ｂにより、書込イネーブルパル
スＷＥ４ａの立ち上がり及び立ち下がりのタイミング
で、メモリ４０４ａの書込アドレスがクリアされ、書込
イネーブルパルスＷＥ４ｂの立ち上がり及び立ち下がり
のタイミングで、メモリ４０４ｂの書込アドレスがクリ
アされる。

【００１５】そして、例えば、書込イネーブルパルスＷ
Ｅ４ａにより、メモリ４０４ａに１フィールド分の画像
データが書き込まれると、その直後の垂直同期パルスＶ
Ｄ４の立ち上がりのタイミングで、読出タイミング発生
回路４０６は、メモリ４０４ａ用の読出イネーブルパル
スＲＥ４ａを生成してメモリ４０４ａに供給する。この
読出イネーブルパルスＲＥ４ａの立ち上がりで、メモリ
４０４ａの画像データの読出動作が開始される。

【００１６】また、読出タイミング発生回路４０６は、
垂直同期クロックＶＤ４を、第３のクロック周波数を有
するサンプリングクロックを分周して生成された図示し
ていない水平同期パルスの立ち上がりと、第３のクロッ
ク周波数を有する図示していないクロックとで同期をと
った読出アドレスクリアパルスＲＳＴＲ４ａを生成して
メモリ４０４ａに供給する。これにより、エンコーダ４
０８から読出タイミング発生回路４０６に対して出力さ
れる垂直同期パルスＶＤ４に同期して、メモリ４０４ａ
から読み出される画像データのアドレスが更新される。

【００１７】上述のようにして、１２フィールド期間、
メモリ４０４ａからは、送信機３００から送信されてき
た１フィールド分の画像データが繰り返し読み出され
る。また、メモリ４０４ａから繰り返し１２フィールド
期間同じ１フィールド分の画像データが読み出されてい
る間、上述したメモリ４０４ａにおける書込動作と同様
にして、メモリ４０４ｂにも送信機３００から送信され
て来る次のフィールドの画像データが書き込まれる。そ
して、メモリ４０４ａからの画像データの読み出しが終
了すると同時に、メモリ４０４ｂからの画像データの読
み出しが開始される。このとき、スイッチ４０７によ
り、１２フィールド毎に、メモリ４０４ａからエンコー
ダ４０８に対する出力とメモリ４０４ｂからエンコーダ
４０８に対する出力が交互に切り換えられる。これによ
り、エンコーダ４０８には、連続した画像データが供給
されることとなる。

【００１８】そして、エンコーダ４０８は、メモリ４０
４ａ及びメモリ４０４ｂからの画像データを、ＮＴＳＣ
方式又はＰＡＬ方式の映像信号にエンコードして図示し
ていないモニタに供給し、上記モニタによりＮＴＳＣ方
式又はＰＡＬ方式の映像信号が画面表示される。

【００１９】

【発明が解決しようとする課題】ここで、上述した動画
像伝送装置では、図示していないが、送信機３００と受
信機４００に各々基準周波数発振器が設けられている。
この基準周波数発振器は、上述したような第１〜第３の
クロック周波数を有する各同期信号を生成するためのも
のであるが、送信機３００と受信機４００で処理する映
像信号が同じテレビジョン方式であっても、送信機３０
０の基準周波数発振器と、受信機４００の基準周波数発
振器との間にばらつきが生じているため、第１〜第３の
クロック周波数は互いに同期していないのが一般的であ
る。このため、受信機４００において、例えば、メモリ
４０４ａに対する書込イネーブルパルスＷＥ４ａと、メ
モリ４０４ａに対する読出イネーブルパルスＲＥ４ａと
の間に位相差が生じてくる。

【００２０】具体的に言うと、まず、送信機３００にお
ける出力パルスＴｘＯＮ３は、第２のクロック周波数を
有する転送クロックに同期したパルスであり、受信機４
００における同期パルスＲｘＯＮ４は、出力パルスＴｘ
ＯＮ３に同期したパルスである。そして、書込イネーブ
ルパルスＷＥ４ａは、同期パルスＲｘＯＮ４に基づいて
生成されたパルスである。すなわち、書込イネーブルパ
ルスＷＥ４ａは、送信機３００の基準周波数発振器によ
り生成された第２のクロック周波数を有する転送クロッ
クに依存したパルスである。一方、読出イネーブルパル
スＲＥ４ａは、第３のクロック周波数を有するクロック
を基準とした垂直同期パルスＶＤ４に基づいて生成され
たパルスである。すなわち、読出イネーブルパルスＲＥ
４ａは、受信機４００の基準周波数発振器により生成さ
れた第３のクロック周波数を有するクロックに依存した
パルスである。したがって、第２のクロック周波数を発
振する送信機３００の基準周波数発振器と、第３のクロ
ック周波数を発振する受信機４００の基準周波数発振器
との間にずれが生じていることにより、第２のクロック
周波数を有する転送クロックと、第３のクロック周波数
を有するクロックとの間に位相差が生じることとなる。
このため、上述したような従来の動画像伝送装置では、
上記図９の破線部Ｄに示すように、例えば、書込イネー
ブルパルスＷＥ４ａが読出イネーブルパルスＲＥ４ａに
対して時間の経過と共に遅れてしまい、書込イネーブル
パルスＷＥ４ａと読出イネーブルパルスＲＥ４ａが時間
軸上で重なってしまう競合期間Ｔが生じる場合があっ
た。

【００２１】したがって、上記動画像伝送装置では、受
信側において、送信側から送信されてきた１フィールド
分の画像データがメモリに完全に書き込まれないうち
に、上記メモリからの画像データの読み出しが開始され
てしまい、この結果、上記動画像伝送装置から画像デー
タが供給されるモニタにより表示される画面が、表示画
面の途中から前回書き込まれた１２フィールド前の画面
に切り替わることがあった。また、逆に１フィールド分
の画像データがメモリから完全に読み出されないうちに
書き込みが開始されてしまうと、モニタで表示される画
面が表示の途中で１２フィールド先の画面に切り替わる
ことになり、非常に見苦しいものであった。

【００２２】上述のように、上記動画像伝送装置では、
送信側と受信側間で動画像データが非同期して伝送され
る場合、受信側のメモリに対する動画像データの書込動
作及び読出動作が競合してしまい、良好な再生画像を得
ることができなかった。

【００２３】本発明は上記の欠点を除去するために成さ
れたもので、メモリに対する動画像データの書込動作及
び読出動作が競合することを防ぐことにより、良好な再
生画像を得ることができる画像処理装置を提供すること
を目的としている。また、本発明は、送信側と受信側間
で動画像データが非同期して伝送される場合に、受信側
のメモリに対する動画像データの書込動作及び読出動作
が競合することを防ぐことにより、良好な再生画像を得
ることができる動画像伝送装置を提供することを目的と
している。

【００２４】

【課題を解決するための手段】本発明に係る画像処理装
置は、第１の周波数を有する第１のクロックで入力され
る画像データを記憶する記憶手段と、上記第１のクロッ
クと同期した書込信号で上記画像データを上記記憶手段
に書き込む書込制御手段と、第２の周波数を有する読出
信号で上記記憶手段から上記画像データを読み出す読出
制御手段と、上記書込信号と上記読出信号の位相差を検
出する検出手段とを備える。そして、上記読出制御手段
は、上記検出手段で検出された位相差に応じて、上記読
出信号の位相を上記画像データの垂直同期信号単位に変
化させることを特徴とする。また、本発明に係る画像処
理装置は、上記記憶手段は、第１のフィールドメモリと
第２のフィールドメモリからなり、上記書込制御手段と
上記読出制御手段は、先ず、上記第１のフィールドメモ
リへの書込動作を複数フィールドについて行った後、読
出動作を行い、次に、上記第２のフィールドメモリへの
書込動作を複数フィールドについて行った後、読出動作
を行うことを特徴とする。また、本発明に係る画像処理
装置は、上記読出信号は、上記第１のクロックとは非同
期に発生される第２のクロックに同期していることを特
徴とする。本発明に係る動画像伝送装置は、動画像デー
タを第１の周波数を有する第１のクロックで送信する送
信手段と、上記送信手段からの動画像データを上記第１
のクロックで受信して出力する受信手段とからなる動画
像伝送装置であって、上記受信手段は、受信した動画像
データを記憶する受信データ記憶手段と、上記第１のク
ロックと同期した書込信号で上記動画像データを上記受
信データ記憶手段に書き込む書込制御手段と、第２の周
波数を有する読出信号で上記受信データ記憶手段から上
記画像データを読み出す読出制御手段と、上記書込信号
と上記読出信号の位相差を検出する検出手段とを備え
る。そして、上記読出制御手段は、上記検出手段で検出
された位相差に応じて、上記読出信号の位相を上記画像
データの垂直同期信号単位に変化させることを特徴とす
る。また、本発明に係る動画像伝送装置は、上記送信手
段は、映像信号供給手段により得られた動画像データを
送信することを特徴とする。また、本発明に係る動画像
伝送装置は、上記送信手段及び受信手段は、無線により
送信及び受信することを特徴とする。また、本発明に係
る動画像伝送装置は、上記送信手段は、上記映像信号供
給手段により得られた動画像データを記憶し上記第１の
クロックで読み出す送信データ記憶手段を有することを
特徴とする。また、本発明に係る動画像伝送装置は、上
記受信データ記憶手段は、第１のフィールドメモリと第
２のフィールドメモリからなり、上記書込制御手段と上
記読出制御手段は、先ず、上記第１のフィールドメモリ
への書込動作を複数フィールドについて行った後、読出
動作を行い、次に、上記第２のフィールドメモリへの書
込動作を複数フィールドについて行った後、読出動作を
行うことを特徴とする。また、本発明に係る動画像伝送
装置は、上記読出信号は、上記第１のクロックとは非同
期に発生される第２のクロックに同期していることを特
徴とする。

【００２５】

【作用】本発明に係る画像処理装置では、書込制御手段
は、第１の周波数を有する第１のクロックで入力された
画像データを、上記第１のクロックと同期した書込信号
で記憶手段に書き込む。また、読出制御手段は、第２の
周波数を有する読出信号で上記記憶手段から上記画像デ
ータを読み出す。このとき、検出手段は、上記書込信号
と上記読出信号の位相差を検出する。そこで、上記読出
制御手段は、上記検出手段で検出された位相差に応じ
て、上記読出信号の位相を上記画像データの垂直同期信
号単位に変化させて上記画像データを読み出す。また、
本発明に係る画像処理装置では、上記書込制御手段と上
記読出制御手段は、先ず、上記記憶手段の第１のフィー
ルドメモリへの書込動作を複数フィールドについて行っ
た後、読出動作を行い、次に、上記記憶手段の第２のフ
ィールドメモリへの書込動作を複数フィールドについて
行った後、読出動作を行う。また、本発明に係る画像処
理装置では、上記読出信号は、上記第１のクロックとは
非同期に発生される第２のクロックに同期している。す
なわち、上記書込信号と上記読出信号は非同期してい
る。本発明に係る動画像伝送装置では、送信手段は、動
画像データを第１の周波数を有する第１のクロックで送
信する。また、受信手段において、書込制御手段は、上
記第１のクロックで受信された動画像データを上記第１
のクロックと同期した書込信号で受信データ記憶手段に
書き込む。読出制御手段は、第２の周波数を有する読出
信号で上記受信データ記憶手段から上記画像データを読
み出す。このとき、検出手段は、上記書込信号と上記読
出信号の位相差を検出する。そこで、上記読出制御手段
は、上記検出手段で検出された位相差に応じて、上記読
出信号の位相を上記画像データの垂直同期信号単位に変
化させる。また、本発明に係る動画像伝送装置では、上
記送信手段は、映像信号供給手段により得られた動画像
データを送信する。また、本発明に係る動画像伝送装置
では、上記送信手段及び受信手段は、無線により送信及
び受信する。また、本発明に係る動画像伝送装置では、
上記送信手段は、送信データ記憶手段に上記映像信号供
給手段により得られた動画像データを記憶し上記第１の
クロックで読み出す。また、本発明に係る動画像伝送装
置では、上記書込制御手段と上記読出制御手段は、先
ず、上記受信データ記憶手段の第１のフィールドメモリ
への書込動作を複数フィールドについて行った後、読出
動作を行い、次に、上記受信データ記憶手段の第２のフ
ィールドメモリへの書込動作を複数フィールドについて
行った後、読出動作を行う。また、本発明に係る動画像
伝送装置では、上記読出信号は、上記第１のクロックと
は非同期に発生される第２のクロックに同期している。
すなわち、上記書込信号と上記読出信号は非同期してい
る。

【００２６】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を用いて説明する。本発明に係る動画像伝送装置
は、例えば、図１に示すような送信機１００と、図２に
示すような受信機２００とからなり、受信機２００は、
本発明に係る画像処理装置を適用したものである。ま
た、この動画像伝送装置は、スペクトラム拡散変調方式
を用いてテレビジョン方式の画像データを無線伝送する
ようになされた装置である。

【００２７】まず、送信機１００は、ビデオカメラ等の
映像信号供給部１０１と、映像信号供給部１０１の出力
が供給される書込タイミング発生回路１０２と、書込タ
イミング発生回路１０２及び映像信号供給部１０１の各
出力が供給されるメモリ１０３と、メモリ１０３の出力
が供給されるシフトレジスタ１０３と、シフトレジスタ
１０３の出力が供給される送信回路１０６と、送信回路
１０６の出力が供給される読出タイミング発生回路１０
４とを備えており、メモリ１０３には、読出タイミング
発生回路１０４の出力も供給されるように成されてい
る。また、送信回路１０６は、送信アンテナ１０７によ
り、信号を受信機２００に対して送信するようになされ
ている。また、送信機１００は、図示していない基準周
波数発振器を備えており、上記基準周波数発振器によ
り、後述する第１のクロック周波数を有する同期信号
や、第２のクロック周波数を有する同期信号を生成する
ようになされている。

【００２８】受信機２００は、受信アンテナ２０１によ
り受信された送信機１００からの信号が供給される受信
回路２０２と、受信回路２０２の出力が供給される書込
タイミング発生回路２０５及びシフトレジスタ２０３
と、書込タイミング発生回路２０５及びシフトレジスタ
２０３の各出力が供給されるメモリ２０４と、メモリ２
０４の出力が供給されるスイッチ２０７と、スイッチ２
０７の出力が供給されるエンコーダ２０８と、エンコー
ダ２０８の出力が供給される読出タイミング発生回路２
０６とを備えており、読出タイミング発生回路２０６の
出力は、メモリ２０４及びスイッチ２０７に各々供給さ
れ、エンコーダ２０８の出力は、図示していないモニタ
にも供給されるようになされている。また、メモリ２０
４は、２系統に分かれた２つのメモリ２０４ａとメモリ
２０４ｂからなり、シフトレジスタ２０３の出力がメモ
リ２０４ａとメモリ２０４ｂに供給され、メモリ２０４
ａとメモリ２０４ｂの各出力がスイッチ２０７に供給さ
れるようになされている。さらに、受信機２００は、図
示していない基準周波数発振器を備えており、上記基準
周波数発振器により、後述する第３のクロック周波数を
有する同期信号を生成するようになされている。

【００２９】ここで、受信機２００は、上述した構成用
件に加えて、位相検出回路２１０を備えている。この位
相検出回路２１０には、書込タイミング発生回路２０５
及び読出タイミング発生回路２０６の各出力が供給さ
れ、位相検出回路２１０の出力は、読出タイミング発生
回路２０６に供給されるようになされている。

【００３０】まず、図３は送信機１００において、書込
タイミング発生回路１０２が発生する制御パルスによ
り、映像信号供給部１０１から出力される画像データを
メモリ１０３に書き込むタイミングと、読出タイミング
発生回路１０４が発生する制御パルスにより、メモリ１
０３から画像データを読み出して送信回路１０６に供給
するタイミングとを示すタイミングチャートである。ま
た、図４は受信機２００において、書込タイミング発生
回路２０５が発生する制御パルスにより、受信回路２０
２から出力される画像データをメモリ２０４ａ及びメモ
リ２０４ｂに交互に書き込むタイミングと、読出タイミ
ング発生回路２０６が発生する制御パルスにより、メモ
リ２０４ａ又はメモリ２０４ｂから交互に読み出してエ
ンコーダ２０８に供給するタイミングとを示すタイミン
グチャートである。

【００３１】以下、上記図１〜図４を用いて、送信機１
００及び受信機２００の各動作について説明する。

【００３２】先ず、送信機１００において、映像信号供
部１０１は、例えば、ＮＴＳＣ方式の映像信号をディジ
タル化して得られた画像データをメモリ１０３に供給す
る。また、映像信号供部１０１は、上述した送信機１０
０に設けられた基準周波数発振器により生成された第１
のクロック周波数を有するサンプリングクロックを分周
することにより垂直同期パルスＶＤ１及び図示していな
い水平同期パルスを生成して書込タイミング発生回路１
０２に供給する。さらに、映像信号供給部１０１は、書
込タイミング発生回路１０２を作動状態にするためのス
イッチパルスＳＷ１を生成して書込タイミング発生回路
１０２に供給する。

【００３３】書込タイミング発生回路１０２は、スイッ
チパルスＳＷ１の立ち上がりで作動状態となり、映像信
号供給部１０１からの垂直同期パルスＶＤ１を１２分周
することにより、１２フィールド毎にＨＩＧＨレベルと
なる書込イネーブルパルスＷＥ１を生成してメモリ１０
３に供給する。この書込イネーブルパルスＷＥ１によ
り、メモリ１０３には、１２フィールド毎に１フィール
ド分の画像データが書き込まれる。また、書込タイミン
グ発生回路１０２は、垂直同期パルスＶＤ１を、映像信
号供給部１０１からの図示していない水平同期パルスの
立ち上がりと、上記第１のクロック周波数を有する図示
していないサンプリングパルスとで画像データと同期を
とった書込アドレスクリアパルスＲＳＴＷ１を生成して
メモリ１０３に供給する。この書込アドレスクリアパル
スＲＳＴＷ３の立ち上がりで、メモリ３０３の書込アド
レスがクリアされる。

【００３４】上述のようにして、メモリ１０３への画像
データの書込みが終了すると、読出タイミング発生回路
１０４は、上述した送信機１００に設けられた基準周波
数発振器により生成された第２のクロック周波数を有す
る図示していない転送クロックに同期した読出イネーブ
ルパルスＲＥ３を生成してメモリ１０３に供給する。こ
の読出イネーブルパルスＲＥ３のＨＩＧＨレベルの区間
で、上記転送クロックに同期して、メモリ１０３から画
像データが読み出される。また、読出タイミング発生回
路１０４は、書込イネーブルパルスＷＥ１と逆位相の読
出アドレスクリアパルスＲＳＴＲ１を生成してメモリ１
０３に供給する。この読出アドレスクリアパルスＲＳＴ
Ｒ１の立ち上がりで、メモリ１０３の読出アドレスがク
リアされる。

【００３５】すなわち、書込イネーブルパルスＷＥ１に
より１フィールド分の画像データがメモリ１０３に書き
込まれた直後に、読出アドレスクリアパルスＲＳＴＲ１
によりメモリ１０３の読出アドレスがクリアされ、直ち
に読出イネーブルパルスＲＥ１によりメモリ１０３から
画像データが読み出される。

【００３６】そして、読出タイミング発生回路１０４
は、出力パルスＴｘＯＮ１を生成してメモリ１０３に供
給する。この出力パルスＴｘＯＮ１のＨＩＧＨレベルの
区間で、メモリ１０３から読み出された画像データは、
シフトレジスタ１０５に供給され、シフトレジスタ１０
５により出力タイミングがとられて、送信回路１０６に
供給される。

【００３７】送信回路１０６は、シフトレジスタ１０５
からの画像データを送信アンテナ１０７を介してスぺク
トラム拡散変調して受信機２００に送信する。

【００３８】次に、受信機２００において、受信アンテ
ナ２０１により受信された送信機１００からのデータ
は、受信回路２０２に供給される。

【００３９】受信回路２０２は、受信アンテナ２０１で
受信されたデータをスペクトラム逆拡散して画像データ
に復元し、その画像データをシフトレジスタ２０３に供
給する。また、受信回路２０２は、上記第２のクロック
周波数を有する転送クロックと同じ周波数の受信用の図
示していない同期クロックと、受信アンテナ２０１で受
信されたデータのタイミングを示す同期パルスＲｘＯＮ
２とを生成して書込タイミング発生回路２０５に供給す
る。

【００４０】そして、シフトレジスタ２０３に供給され
た画像データは、シフトレジスタ２０３により出力タイ
ミングがとられてメモリ２０４に供給される。

【００４１】メモリ２０４は、メモリ２０４ａで書込動
作が行われている間はメモリ２０４ｂで読出動作が行わ
れ、メモリ２０４ｂで書込動作が行われている間はメモ
リ２０４ａで読出動作が行われるようになされている。
このため、書込タイミング発生回路２０５は、同期パル
スＲｘＯＮ２、すなわち送信機１００における出力パル
スＴｘＯＮ１に同期した同期パルスＲｘＯＮ２に基づい
て、メモリ２０４ａとメモリ２０４ｂが交互にアクティ
ブとなるようなタイミングで、メモリ２０４ａ用の書込
イネーブルパルスＷＥ２ａ、及びメモリ２０４ｂ用の書
込イネーブルパルスＷＥ２ｂを生成してメモリ２０４ａ
及びメモリ２０４ｂに供給する。これらの書込イネーブ
ルパルスＷＥ２ａ及びＷＥ２ｂにより、メモリ２０４ａ
における書込動作と、メモリ２０４ｂにおける書込動作
とが交互に行われる。すなわち、１回の書込動作の期間
に送信機１００から送信されてくる１フィールド分の画
像データは、１フィールドおきに書込み先のメモリがメ
モリ２０４ａ又はメモリ２０４ｂに切り換えられること
により、メモリ２０４ａとメモリ２０４ｂに交互に書き
込まれる。

【００４２】また、書込タイミング発生回路２０５は、
書込イネーブルパルスＷＥ２ａの立ち上がり及び立ち下
がりのタイミングで、メモリ２０４ａ用の書込アドレス
クリアパルスＲＳＴＷ２ａを生成してメモリ２０４ａに
供給し、書込イネーブルパルスＷＥ２ｂの立ち上がり及
び立ち下がりのタイミングで、メモリ２０４ｂ用の書込
アドレスクリアパルスＲＳＴＷ２ｂを生成してメモリ２
０４ｂに供給する。これらの書込アドレスクリアパルス
ＲＳＴＷ２ａ及びＲＳＴＷ２ｂにより、書込イネーブル
パルスＷＥ２ａの立ち上がり及び立ち下がりのタイミン
グで、メモリ２０４ａの書込アドレスがクリアされ、書
込イネーブルパルスＷＥ２ｂの立ち上がり及び立ち下が
りのタイミングで、メモリ２０４ｂの書込アドレスがク
リアされる。

【００４３】ここで、エンコーダ２０８は、上述した受
信機２００に設けられた基準周波数発振器により生成さ
れた第３のクロック周波数を有する図示していないサン
プリングクロックを分周することにより、垂直同期パル
スＶＤ２及び図示していない水平同期パルスを生成して
読出タイミング発生回路２０６に供給する。そして、例
えば、書込イネーブルパルスＷＥ２ａにより、メモリ２
０４ａに１フィールド分の画像データが書き込まれる
と、その直後の垂直同期パルスＶＤ２の立ち上がりのタ
イミングで、読出タイミング発生回路２０６は、メモリ
２０４ａ用の読出イネーブルパルスＲＥ２ａを生成して
メモリ２０４ａに供給する。この読出イネーブルパルス
ＲＥ２ａの立ち上がりで、メモリ４０４ａの画像データ
の読出動作が開始される。

【００４４】また、読出タイミング発生回路２０６は、
垂直同期クロックＶＤ４を、エンコーダ２０８からの水
平同期パルスの立ち上がりと、第３のクロック周波数を
有するクロックとで同期をとった読出アドレスクリアパ
ルスＲＳＴＷ２ａを生成してメモリ２０４ａに供給す
る。この読出アドレスクリアパルスＲＳＴＷ２ａによ
り、エンコーダ２０８から読出タイミング発生回路２０
６に対して出力される垂直同期パルスＶＤ２に同期し
て、メモリ２０４ａから読み出される画像データのアド
レスが更新される。

【００４５】上述のようにして、１２フィールド期間、
メモリ２０４ａからは、送信機１００から送信されてき
た１フィールド分の画像データが繰り返し読み出され
る。また、メモリ２０４ａから繰り返し１２フィールド
期間同じ１フィールド分の画像データが読み出されてい
る間、上述したメモリ２０４ａにおける書込動作と同様
にして、メモリ２０４ｂにも、送信機２００から送信さ
れてくる次のフィールドの画像データが書き込まれる。
そして、メモリ２０４ａの画像データの読み出しが終了
すると同時に、メモリ２０４ｂの画像データの読み出し
が開始される。

【００４６】このとき、スイッチ２０７は、１２フィー
ルド毎に、メモリ２０４ａから読み出される画像データ
と、メモリ４０４ｂから読み出される画像データとを交
互に切り換えてエンコーダ２０８に対して出力する。こ
れにより、エンコーダ２０８には、連続した画像データ
が供給される。

【００４７】エンコーダ２０８は、スイッチ２０７から
の画像データをＮＴＳＣ方式の映像信号にエンコードし
て、その映像信号を図示していないモニタに供給し、上
記モニタによりＮＴＳＣ方式の映像信号が画面表示され
る。

【００４８】ところで、上述したように、送信機１００
と受信機２００では、処理する映像信号が同じＮＴＳＣ
方式の信号であっても、各々が備える図示していない基
準周波数発振器のばらつきにより、上記図９に示したよ
うな競合区間Ｔが生じる場合がある。すなわち、時間の
経過に従って、送信機１００の図示していない基準周波
数発振器により生成された第２のクロック周波数を有す
る転送クロックに依存した書込イネーブルパルスＷＥ２
ａと、受信機２００の図示していない基準周波数発振器
により生成された第３のクロック周波数を有するクロッ
クに依存した読出イネーブルパルスＲＥ２ａとの間に、
位相のずれが生じる場合がある。

【００４９】そこで、受信機２００では、位相検出器２
１０により、書込イネーブルパルスＷＥ２ａと読出イネ
ーブルパルスＲＥ２ａの位相差を検出するようになされ
ている。

【００５０】図５は、位相検出器２１０及び読出タイミ
ング発生回路２０６の各構成を具体的に示した図であ
る。以下、上記図５を用いて、位相検出器２１０及び読
出タイミング発生回路２０６の各動作について具体的に
説明する。

【００５１】先ず、書込タイミング発生回路２０５は、
書込イネーブルパルスＷＥ２ａをメモリ２０４ａに供給
すると共に位相検出器２１０にも供給する。また、読出
タイミング発生回路２０６は、読出イネーブルパルスＲ
Ｅ２ａ，ＲＥ２ｂをメモリ２０４ａ，２０４ｂに供給す
ると共に、読出イネーブルパルスＲＥ２ａ，ＲＥ２ｂ及
びエンコーダ２０８からの垂直同期パルスＶＤ２を位相
検出器２１０に供給する。

【００５２】次に、位相検出器２１０は、ディレイフリ
ップフロップ（ＤＦＦ）回路２１０ａ及び２１０ｂによ
り、書込タイミング発生回路２０５からの書込イネーブ
ルパルスＷＥ２ａを、読出タイミング発生回路２０６か
らの読出イネーブルパルスＲＥ２ａ，２ｂで各々サンプ
リングする。そして、ＤＦＦ回路２１０ａ及び２１０ｂ
の各出力は、読出タイミング発生回路２０６のスイッチ
２０６ｅに供給される。

【００５３】次に、読出タイミング発生回路２０６にお
いて、例えば、スイッチ２０６ｅに対して、ＤＦＦ回路
２１０ａ及び２１０ｂからＬＯＷレベルの信号が各々出
力された場合、スイッチ２０６ｅは、デコーダ２０６ｃ
の出力結果、すなわち”１２”をデコードした結果を、
読出パルス発生器（以下、ＲＥ発生器と言う）２０６ｆ
のＤＦＦ２０６ｆ１のＲＣ端子に供給する。これによ
り、ＲＥ発生器２０６ｆは、エンコーダ２０８からの垂
直同期パルスＶＤ２の１２発分でクリアされ、上記図４
の破線部Ｂに示すように、ＲＥ発生器２０６ｆから出力
される読出イネーブルパルスＲＥ２ａは、正規のタイミ
ングでメモリ２０４ａに供給される。また、この読出イ
ネーブルパルスＲＥ２ａに基づいて、読出イネーブルパ
ルスＲＥ２ｂがメモリ２０４ｂに供給される。

【００５４】ここで、例えば、ＤＦＦ回路２１０ａから
スイッチ２０６ｅに対してＨＩＧＨレベルの信号が出力
された場合、すなわち上記図４の破線部Ａに示すよう
に、書込イネーブルパルスＷＥ２ａに対して読出イネー
ブルパルスＲＥ２ａ’の位相が進んでいる場合、スイッ
チ２０６ｅは、位相検出器２１０のカウンタ２１０ｃか
らの、例えば、１６Ｖのタイミングで遅延された信号で
制御されることにより、デコーダ２０６ｄの出力結果、
すなわち”１３”をデコードした結果を、ＲＥ発生器２
０６ｆのＤＦＦ回路２０６ｆ１のＲＣ端子に供給する。
これにより、ＲＥ発生器２０６ｆは、エンコーダ２０８
からの垂直同期パルスＶＤ２の１３発分でクリアされ、
ＲＥ発生器２０６ｆから出力される読出イネーブルパル
スＲＥ２ａ’は、１区間のみが１３Ｖである読出イネー
ブルパルスとしてメモリ２０４ａに供給される。また、
この読出イネーブルパルスＲＥ２ａ’に基づいて、図示
していない読出イネーブルパルスＲＥ２ｂ’がメモリ２
０４ｂに供給される。そして、位相検出器２１０のカウ
ンタ２１０ｃの出力信号によりスイッチ２０６ｅが制御
されることにより、１３Ｖの区間以降の位相が正規のタ
イミングに合わせられる。

【００５５】また、例えば、ＤＦＦ回路２１０ｂからス
イッチ２０６ｅに対してＨＩＧＨレベルの信号が出力さ
れた場合、すなわち上記図４の破線部Ｃに示すように、
書込パルスＷＥ２ａに対して読出イネーブルパルスＲＥ
２ａ”の位相が遅れている場合、スイッチ２０６ｅは、
位相検出器２１０のカウンタ２１０ｃからの、例えば、
１６Ｖのタイミングで遅延された信号で制御されること
により、デコーダ２０６ｃの出力結果、すなわち”１
１”をデコードした結果を、ＲＥ発生器２０６ｆのＤＦ
Ｆ２０６ｆ１のＲＣ端子に供給する。これにより、ＲＥ
発生器２０６ｆは、エンコーダ２０８からの垂直同期パ
ルスＶＤ２の１１発分でクリアされ、ＲＥ発生器２０６
ｆから出力される読出パルスＲＥ２ａは、１区間のみが
１１Ｖである読出イネーブルパルス２ａ”としてメモリ
２０４ａに供給される。また、この読出イネーブルパル
スＲＥ２ａ”に基づいて、図示していない読出イネーブ
ルパルスＲＥ２ｂ”がメモリ２０４ｂに供給される。そ
して、位相検出器２１０のカウンタ２１０ｃからの出力
信号によりスイッチ２０６ｅが制御されることにより、
１１Ｖの区間以降の位相が正規のタイミングに合わせら
れる。

【００５６】上述のように、受信機２００では、位相検
出器２１０により、書込イネーブルパルスＷＥ２ａと読
出イネーブルパルスＲＥ２ａの位相差を検出し、書込イ
ネーブルパルスＷＥ２ａに対して読出イネーブルパルス
ＲＥ２ａの位相が進んでいる場合には、読出イネーブル
パルスＲＥ２ａの立ち下がりを１回のみ１Ｖ遅らせるこ
とにより、ＨＩＧＨレベル区間を１３Ｖにし、それ以降
の位相を正規のタイミングに合わせるようになされてい
る。また、書込イネーブルパルスＷＥ２ａに対して読出
イネーブルパルスＲＥ２ａの位相が遅れている場合に
は、読出イネーブルパルスＲＥ２ａの立ち下がりを１回
のみ１Ｖ進めることにより、ＬＯＷレベル区間を１１Ｖ
にし、それ以降の位相を正規のタイミングに合わせるよ
うになされている。このようにして、この動画像伝送装
置は、送信機１００の同期信号（第２のクロック周波数
を有するパルス）のタイミングに依存した書込イネーブ
ルパルスＷＥ２ａと、受信機２００の垂直同期信号（第
３のクロック周波数を有するパルス）を分周して生成さ
れた読出イネーブルパルスＲＥ２ａとが時間軸上で重な
らないように、位相検出器２１０の検出結果に応じて、
読出イネーブルパルスＲＥ２ａの位相を垂直同期信号単
位で変化させるようになされているため、送信機１００
と受信機２００の間で画像データを非同期して伝送する
場合でも、受信機２００のメモリ２０４ａ及び２０４ｂ
に対する画像データの書込動作と読出動作が競合するこ
とを容易に防ぐことができる。これにより、受信機２０
０から画像データが供給される図示していないモニタに
より表示される画面が、表示画面の途中から前回書き込
まれた１２フィールド前の画面に切り替わることを防ぐ
ことができる。すなわち、良好な再生画像を得ることが
できる。

【００５７】尚、上述した動画像伝送装置では、ＮＴＳ
Ｃ方式の映像信号を扱うものとしたが、ＰＡＬ方式等の
他の方式の映像信号を扱うものとしてもよい。また、上
記図５に示した位相検出器２１０において、カウンタ２
１０ｃは、１６Ｖのタイミングで遅延した信号によりス
イッチ２０６ｅを制御することとしたが、正規のＲＥ区
間が１２Ｖである場合、そのタイミングは、１４Ｖ以上
２２Ｖ以下であればよい。

【００５８】

【発明の効果】以上説明したように本発明によれば、書
込信号と読出信号の位相差を検出し、その検出結果に応
じて読出信号の位相差を垂直同期信号単位に変化させる
ように構成したことにより、上記第１のクロックと第２
のクロックが同期していない場合でも、上記書込信号と
上記読出信号を時間軸上で重なりあわないようにするこ
とができる。また、本発明によれば、動画像伝送装置に
おいて、送信手段と受信手段の間で動画像データを非同
期して無線又は有線伝送する場合でも、受信データ記憶
手段に対する動画像データの書込動作と読出動作を時間
軸上で重なり合わないようにすることができる。これに
より、例えば、読み出された画像データをモニタにより
画面表示する場合、表示画面の途中から前のフィールド
や先のフィールドの画面に切り替わってしまうような見
苦しさをなくすことができ、良好な再生画像を得ること
ができる。

【図面の簡単な説明】

【図１】本発明に係る動画像伝送装置の送信機の構成を
示すブロック図である。

【図２】上記動画像伝送装置の受信機の構成を示すブロ
ック図である。

【図３】上記送信機におけるメモリの書込タイミング及
び読出タイミングを説明するための図である。

【図４】上記受信機におけるメモリの書込タイミング及
び読出タイミングを説明するための図である。

【図５】上記受信機の位相検出器及び読出タイミング発
生回路の構成を示すブロック図である。

【図６】従来の動画像伝送装置の送信機の構成を示すブ
ロック図である。

【図７】上記動画像伝送装置の受信機の構成を示すブロ
ック図である。

【図８】上記送信機におけるメモリの書込タイミング及
び読出タイミングを説明するための図である。

【図９】上記受信機におけるメモリの書込タイミング及
び読出タイミングを説明するための図である。

【符号の説明】

２００ 受信機 ２０１ アンテナ ２０２ 受信回路 ２０３ シフトレジスタ ２０４ メモリ ２０５ 書込タイミング発生回路 ２０６ 読出タイミング発生回路 ２０７ スイッチ ２０８ エンコーダ

Claims (9)

【特許請求の範囲】
1. 【請求項１】 第１の周波数を有する第１のクロックで
   入力される画像データを記憶する記憶手段と、 上記第１のクロックと同期した書込信号で上記画像デー
   タを上記記憶手段に書き込む書込制御手段と、 第２の周波数を有する読出信号で上記記憶手段から上記
   画像データを読み出す読出制御手段と、 上記書込信号と上記読出信号の位相差を検出する検出手
   段とを備え、 上記読出制御手段は、上記検出手段で検出された位相差
   に応じて、上記読出信号の位相を上記画像データの垂直
   同期信号単位に変化させることを特徴とする画像処理装
   置。
2. 【請求項２】 上記記憶手段は、第１のフィールドメモ
   リと第２のフィールドメモリからなり、 上記書込制御手段と上記読出制御手段は、先ず、上記第
   １のフィールドメモリへの書込動作を複数フィールドに
   ついて行った後、読出動作を行い、次に、上記第２のフ
   ィールドメモリへの書込動作を複数フィールドについて
   行った後、読出動作を行うことを特徴とする請求項１記
   載の画像処理装置。
3. 【請求項３】 上記読出信号は、上記第１のクロックと
   は非同期に発生される第２のクロックに同期しているこ
   とを特徴とする請求項１記載の画像処理装置。
4. 【請求項４】 動画像データを第１の周波数を有する第
   １のクロックで送信する送信手段と、上記送信手段から
   の動画像データを上記第１のクロックで受信して出力す
   る受信手段とからなる動画像伝送装置であって、 上記受信手段は、受信した動画像データを記憶する受信
   データ記憶手段と、上記第１のクロックと同期した書込
   信号で上記動画像データを上記受信データ記憶手段に書
   き込む書込制御手段と、第２の周波数を有する読出信号
   で上記受信データ記憶手段から上記画像データを読み出
   す読出制御手段と、上記書込信号と上記読出信号の位相
   差を検出する検出手段とを備え、 上記読出制御手段は、上記検出手段で検出された位相差
   に応じて、上記読出信号の位相を上記画像データの垂直
   同期信号単位に変化させることを特徴とする動画像処理
   装置。
5. 【請求項５】 上記送信手段は、映像信号供給手段によ
   り得られた動画像データを送信することを特徴とする請
   求項４記載の動画像伝送装置。
6. 【請求項６】 上記送信手段及び受信手段は、無線によ
   り送信及び受信することを特徴とする請求項４記載の動
   画像伝送装置。
7. 【請求項７】 上記送信手段は、上記映像信号供給手段
   により得られた動画像データを記憶し上記第１のクロッ
   クで読み出す送信データ記憶手段を有することを特徴と
   する請求項４記載の動画像伝送装置。
8. 【請求項８】 上記受信データ記憶手段は、第１のフィ
   ールドメモリと第２のフィールドメモリからなり、 上記書込制御手段と上記読出制御手段は、先ず、上記第
   １のフィールドメモリへの書込動作を複数フィールドに
   ついて行った後、読出動作を行い、次に、上記第２のフ
   ィールドメモリへの書込動作を複数フィールドについて
   行った後、読出動作を行うことを特徴とする請求項４記
   載の動画像処理装置。
9. 【請求項９】 上記読出信号は、上記第１のクロックと
   は非同期に発生される第２のクロックに同期しているこ
   とを特徴とする請求項４記載の動画像処理装置。