JPH09321620A - 基準周波数発生回路 - Google Patents

基準周波数発生回路

Info

Publication number
JPH09321620A
JPH09321620A JP8138777A JP13877796A JPH09321620A JP H09321620 A JPH09321620 A JP H09321620A JP 8138777 A JP8138777 A JP 8138777A JP 13877796 A JP13877796 A JP 13877796A JP H09321620 A JPH09321620 A JP H09321620A
Authority
JP
Japan
Prior art keywords
reference frequency
frequency
output
input
circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP8138777A
Other languages
English (en)
Inventor
Makoto Kimura
誠 木村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advantest Corp
Original Assignee
Advantest Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advantest Corp filed Critical Advantest Corp
Priority to JP8138777A priority Critical patent/JPH09321620A/ja
Publication of JPH09321620A publication Critical patent/JPH09321620A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】 【課題】 入力されるシステム基準周波数が変更された
場合、システム基準周波数の変更に対して人手による操
作を行わなければならない。 【解決手段】 入力されるシステム基準周波数が、その
回路において必要となる基準周波数を出力するVCXO
4から出力されて分周器5において分周された周波数に
基づいて一定の周波数に変換されて位相比較器2に入力
される構成とし、位相比較器2において分周器5から出
力された周波数と比較される周波数を、VCXO4から
出力された基準周波数に基づいた一定のものとする。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、ICテスターに搭
載される信号発生器等の回路の内部に設けられ、基準周
波数を生成する基準周波数発生回路に関する。
【0002】
【従来の技術】図4は、従来の基準周波数発生回路の一
構成例を示すブロック図である。なお、図4に示す回路
は、システム内に設けられ、基準周波数が必要となる複
数の回路のそれぞれに設けられており、システム内にお
いて予め設定されているシステム基準周波数からその回
路毎において必要となる基準周波数が生成されるもので
ある。
【0003】本従来例は図4に示すように、制御電圧が
印加されることにより一定の周波数成分を有する基準周
波数信号を生成し、出力する狭帯域発振器であるVCX
O104と、システムにおいて予め設定されているシス
テム基準周波数が入力され、入力されたシステム基準周
波数を分周する入力分周器106と、VCXO104か
ら出力された基準周波数が入力され、入力された基準周
波数を一定の分周値で分周する分周器105と、入力分
周器106から出力された周波数と分周器105から出
力された周波数の位相を比較し、その位相差を出力する
位相比較器102と、位相比較器102から出力された
位相差の帯域制限をし、VCXO104に印加する制御
電圧を生成するループフィルタ103とから構成されて
いる。
【0004】以下に、上記のように構成された基準周波
数発生回路の動作について説明する。
【0005】まず、入力分周器106に、システムにお
いて予め設定されているシステム基準周波数が入力され
ると、入力分周器106において、予め決められた分周
値によってシステム基準周波数が分周され、出力され
る。ここで、システム基準周波数においては、システム
全体において、1つのシステム基準周波数が予め設定さ
れている。
【0006】入力分周器106から分周された周波数が
出力されると、位相比較器102、ループフィルタ10
3及びVCXO104を介して、その回路において必要
となる基準周波数が生成、出力される。
【0007】VCXO104から出力された基準周波数
は、分周器105に入力され、一定の分周値で分周され
て位相比較器102に入力される。
【0008】すると、位相比較器102において、入力
分周器106から出力された周波数と分周器105から
出力された周波数とが位相比較され、位相差が出力され
る。
【0009】次に、ループフィルタ103において、位
相比較器102から出力された位相差の帯域制限が行わ
れ、VCXO104に印加する制御電圧が生成されて出
力される。
【0010】その後、ループフィルタ103から出力さ
れた制御電圧がVCXO104に印加され、その回路に
おいて必要となる基準周波数が生成、出力される。
【0011】
【発明が解決しようとする課題】しかしながら、上述し
たような従来の基準周波数発生装置においては、入力分
周器に入力されるシステム基準周波数が変更された場
合、入力分周器における分周値を変更しなければならな
いため、そのための人手が必要となるとともに、システ
ム基準周波数を予め認識していなければならないという
問題点がある。
【0012】そこで、システム基準周波数を予め決めら
れた値に擬制することにより、上記問題点を解決する基
準周波数発生回路が考えられている。
【0013】図5は、従来の基準周波数発生回路の他の
構成例を示す図であり、(a)はブロック図、(b)は
(a)に示す回路の一部におけるタイムチャートであ
る。
【0014】本従来例は図5に示すように、図4に示し
たものと比べて、入力分周器106の代わりに、予め決
められた一定の時間だけL信号を出力するマスク回路1
01とANDゲート107とが設けられており、マスク
回路101には、システム基準周波数が入力され、AN
Dゲート107には、システム基準周波数とマスク回路
101の出力とが入力される。
【0015】図5に示す基準周波数発生回路において
は、システム基準周波数がマスク回路101及びAND
ゲート107に入力されると、マスク回路101におい
て、予め決められた一定時間だけL信号が出力される。
そのため、ANDゲート107にシステム基準周波数の
パルスが入力されても、マスク回路101からL信号が
出力されている間は、ANDゲート107からはパルス
が出力されない。
【0016】すなわち、マスク回路101におけるL信
号の出力時間を予め決めておけば、位相比較器102に
入力されるシステム基準周波数を一定の値に擬制するこ
とができ、システム基準周波数が変更された場合におい
ても、位相比較器102に一定の周波数が入力される。
【0017】しかしながら、上述したような従来の基準
周波数発生回路においては、マスク回路101が抵抗及
びコンデンサ等から構成されているため、特性のばらつ
きが多く、ばらつきを調整するために手間がかかってし
まうという問題点がある。
【0018】本発明は、上述したような従来の技術が有
する問題点に鑑みてなされたものであって、システム基
準周波数が変更された場合においても手間をかけずにそ
の回路に必要となる基準周波数を生成することができる
基準周波数発生回路を提供することを目的とする。
【0019】
【課題を解決するための手段】上記目的を達成するため
に本発明は、システム内に複数設けられた回路のそれぞ
れに設けられ、前記システム内において予め設定された
システム基準周波数から、前記回路において必要となる
基準周波数を生成する基準周波数発生回路であって、制
御電圧が印加されることにより一定の周波数成分を有す
る基準周波数信号を生成し、出力する狭帯域発振器と、
前記システム基準周波数が入力され、入力されたシステ
ム基準周波数を一定の周波数に変換して出力するマスク
回路と、前記狭帯域発振器から出力された基準周波数が
入力され、入力された基準周波数を一定の分周値で分周
する分周器と、前記マスク回路から出力された周波数と
前記分周器から出力された周波数の位相を比較し、その
位相差を出力する位相比較器と、該位相比較器から出力
された位相差の帯域制限をし、前記狭帯域発振器に印加
する制御電圧を生成するループフィルタとを有し、前記
マスク回路は、前記システム基準周波数を、前記狭帯域
発振器から出力され、前記分周器において分周された周
波数に基づいて、一定の周波数に変換することを特徴と
する。
【0020】また、前記マスク回路は、Lレベル信号及
び前記分周器から出力された周波数が入力されるD型フ
リップフロップと、前記システム基準周波数と前記D型
フリップフロップの出力とが入力されるANDゲート
と、該ANDゲートの出力が入力され、出力が前記D型
フリップフロップのクロックパルスとして入力されるイ
ンバータとを有し、前記ANDゲートの出力が前記位相
比較器に入力されることを特徴とする。
【0021】また、前記狭帯域発振器は、クリスタルで
あることを特徴とする。
【0022】また、前記システム内に複数設けられた回
路は、決められた信号を生成、出力する信号発生器であ
ることを特徴とする。
【0023】(作用)上記のように構成された本発明に
おいては、入力されるシステム基準周波数が、その回路
において必要となる基準周波数を出力する狭帯域発振器
から出力されて分周器において分周された周波数に基づ
いて一定の周波数に変換されて位相比較器に入力される
ので、位相比較器において分周器から出力された周波数
と比較される周波数は、狭帯域発振器から出力された基
準周波数に基づいた一定のものとなる。
【0024】そのため、入力されるシステム基準周波数
が変更された場合においても、位相比較器にシステム基
準周波数として入力される周波数は一定であり、システ
ム基準周波数の変更に対して人手による操作を行う必要
がない。
【0025】また、マスク回路が、フリップフロップ、
ANDゲート及びインバータから構成されるデジタル回
路であるので、特性がばらつくことはない。
【0026】
【発明の実施の形態】以下に、本発明の実施の形態につ
いて図面を参照して説明する。
【0027】図1は、本発明の基準周波数発生回路の実
施の一形態を示すブロック図である。
【0028】本形態は図1に示すように、制御電圧が印
加されることにより一定の周波数成分を有する基準周波
数信号を生成し、出力するクリスタル等からなる狭帯域
発振器であるVCXO4と、システムにおいて予め設定
されているシステム基準周波数が入力され、入力された
システム基準周波数を一定の周波数に変換して出力する
マスク回路1と、VCXO4から出力された基準周波数
が入力され、入力された基準周波数を一定の分周値で分
周する分周器5と、マスク回路1から出力された周波数
と分周器5から出力された周波数の位相を比較し、その
位相差を出力する位相比較器2と、位相比較器2から出
力された位相差の帯域制限をし、VCXO4に印加する
制御電圧を生成するループフィルタ3とから構成されて
いる。
【0029】図2は、図1に示したマスク回路1の一構
成例を示す図であり、(a)は回路図、(b)は(a)
に示す回路のタイムチャートである。
【0030】マスク回路1は図2に示すように、Lレベ
ル信号及び分周器5から出力された周波数が入力される
D型フリップフロップ8と、システム基準周波数とD型
フリップフロップ8の出力とが入力されるANDゲート
7と、ANDゲート7の出力が入力されるインバータ9
とから構成されている。なお、インバータ9の出力は、
D型フリップフロップ8のクロックパルスとして入力さ
れる。
【0031】以下に、上記のように構成された基準周波
数発生回路の動作について説明する。
【0032】まず、マスク回路1に、システムにおいて
予め設定されているシステム基準周波数が入力される
と、マスク回路1において、システム基準周波数が予め
決められた周波数に変換され、出力される。
【0033】マスク回路1から変換された周波数が出力
されると、位相比較器2、ループフィルタ3及びVCX
O4を介して、その回路において必要となる基準周波数
が生成、出力される。
【0034】VCXO4から出力された基準周波数は、
分周器5に入力され、一定の分周値で分周されてマスク
回路1及び位相比較器2に入力される。
【0035】すると、マスク回路1において、分周器5
から出力された周波数を用いて、入力されるシステム基
準周波数が、予め決められた周波数に変換されて出力さ
れる。
【0036】また、位相比較器2において、マスク回路
1から出力された周波数と分周器5から出力された周波
数とが位相比較され、位相差が出力される。
【0037】次に、ループフィルタ3において、位相比
較器2から出力された位相差の帯域制限が行われ、VC
XO4に印加する制御電圧が生成されて出力される。
【0038】その後、ループフィルタ3から出力された
制御電圧がVCXO4に印加され、その回路において必
要となる基準周波数が生成、出力される。
【0039】以下に、マスク回路1内の動作について図
2を参照して詳細に説明する。
【0040】D型フリップフロップ8には、入力として
常時L信号が入力されている。
【0041】まず、VCXO4において出力され、分周
器5において分周された周波数がセット信号dとしてD
型フリップフロップ8に入力されると、D型フリップフ
ロップ8の出力bがHレベルとなる。
【0042】この状態で、システム基準周波数のパルス
aがANDゲート7に入力されると、ANDゲート7の
出力cがHレベルとなる。
【0043】その後、システム基準周波数のパルスaの
立ち下がりと同時に、ANDゲート7の出力cがLレベ
ルとなり、それにより、インバータ9を介してD型フリ
ップフロップ8にクロックパルスが入力され、D型フリ
ップフロップ8の出力bが反転してLレベルとなる。
【0044】以上説明したように本形態においては、V
CXO4から出力される基準周波数が分周器5において
分周されてマスク回路1にフィードバックされ、その周
波数を用いて、入力されるシステム基準周波数が調整さ
れるため、システム基準周波数が変更された場合におい
ても、手間をかけずに、その回路において必要となる基
準周波数を生成することができる。
【0045】図3は、本発明の基準周波数発生回路が設
けられたシステムの一構成例を示すブロック図である。
【0046】図3に示すように本構成例においては、シ
ステム20内に、システム基準周波数を生成して出力す
るシステム内基準周波数発生部21と、複数の信号発生
器22−1〜22−nとが設けられており、信号発生器
22−1〜22−nのそれぞれには、システム内基準周
波数発生部21から出力されたシステム基準周波数から
信号発生器22−1〜22−nのそれぞれにおいて必要
となる基準周波数を生成して出力する基準周波数発生回
路23−1〜23−nが設けられている。
【0047】本発明においては、システム内基準周波数
発生部21から出力されるシステム基準周波数が変更さ
れた場合においても、手間をかけずに、基準周波数発生
回路23−1〜23−nにおいて、信号発生器22−1
〜22−nのそれぞれにおいて必要となる基準周波数が
正確に生成される。
【0048】
【発明の効果】以上説明したように本発明においては、
入力されるシステム基準周波数が、その回路において必
要となる基準周波数を出力する狭帯域発振器から出力さ
れて分周器において分周された周波数に基づいて一定の
周波数に変換されて位相比較器に入力されるため、位相
比較器において分周器から出力された周波数と比較され
る周波数は、狭帯域発振器から出力された基準周波数に
基づいた一定のものとなる。
【0049】それにより、入力されるシステム基準周波
数が変更された場合においても、位相比較器にシステム
基準周波数として入力される周波数は一定であり、シス
テム基準周波数の変更に対して人手による操作を行うこ
となく、一定の基準周波数を生成することができる。
【0050】また、マスク回路を、フリップフロップ、
ANDゲート及びインバータから構成されるデジタル回
路としたため、特性がばらつくことはなく、ばらつきを
調整するための作業を行う必要がない。
【図面の簡単な説明】
【図1】本発明の基準周波数発生回路の実施の一形態を
示すブロック図である。
【図2】図1に示したマスク回路の一構成例を示す図で
あり、(a)は回路図、(b)は(a)に示す回路のタ
イムチャートである。
【図3】本発明の基準周波数発生回路が設けられたシス
テムの一構成例を示すブロック図である。
【図4】従来の基準周波数発生回路の一構成例を示すブ
ロック図である。
【図5】従来の基準周波数発生回路の他の構成例を示す
図であり、(a)はブロック図、(b)は(a)に示す
回路の一部におけるタイムチャートである。
【符号の説明】
1 マスク回路 2 位相比較器 3 ループフィルタ 4 VCXO 5 分周器 7 ANDゲート 8 D型フリップフロップ 9 インバータ 20 システム 21 システム内基準周波数発生部 22−1〜22−n 信号発生器 23−1〜23−n 基準周波数発生回路

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 システム内に複数設けられた回路のそれ
    ぞれに設けられ、前記システム内において予め設定され
    たシステム基準周波数から、前記回路において必要とな
    る基準周波数を生成する基準周波数発生回路であって、 制御電圧が印加されることにより一定の周波数成分を有
    する基準周波数信号を生成し、出力する狭帯域発振器
    と、 前記システム基準周波数が入力され、入力されたシステ
    ム基準周波数を一定の周波数に変換して出力するマスク
    回路と、 前記狭帯域発振器から出力された基準周波数が入力さ
    れ、入力された基準周波数を一定の分周値で分周する分
    周器と、 前記マスク回路から出力された周波数と前記分周器から
    出力された周波数の位相を比較し、その位相差を出力す
    る位相比較器と、 該位相比較器から出力された位相差の帯域制限をし、前
    記狭帯域発振器に印加する制御電圧を生成するループフ
    ィルタとを有し、 前記マスク回路は、 前記システム基準周波数を、前記狭帯域発振器から出力
    され、前記分周器において分周された周波数に基づい
    て、一定の周波数に変換することを特徴とする基準周波
    数発生回路。
  2. 【請求項2】 請求項1に記載の基準周波数発生回路に
    おいて、 前記マスク回路は、 Lレベル信号及び前記分周器から出力された周波数が入
    力されるD型フリップフロップと、 前記システム基準周波数と前記D型フリップフロップの
    出力とが入力されるANDゲートと、 該ANDゲートの出力が入力され、出力が前記D型フリ
    ップフロップのクロックパルスとして入力されるインバ
    ータとを有し、 前記ANDゲートの出力が前記位相比較器に入力される
    ことを特徴とする基準周波数発生回路。
  3. 【請求項3】 請求項1または請求項2に記載の基準周
    波数発生回路において、 前記狭帯域発振器は、クリスタルであることを特徴とす
    る基準周波数発生回路。
  4. 【請求項4】 請求項1乃至3のいずれか1項に記載の
    基準周波数発生回路において、 前記システム内に複数設けられた回路は、決められた信
    号を生成、出力する信号発生器であることを特徴とする
    基準周波数発生回路。
JP8138777A 1996-05-31 1996-05-31 基準周波数発生回路 Withdrawn JPH09321620A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8138777A JPH09321620A (ja) 1996-05-31 1996-05-31 基準周波数発生回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8138777A JPH09321620A (ja) 1996-05-31 1996-05-31 基準周波数発生回路

Publications (1)

Publication Number Publication Date
JPH09321620A true JPH09321620A (ja) 1997-12-12

Family

ID=15229962

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8138777A Withdrawn JPH09321620A (ja) 1996-05-31 1996-05-31 基準周波数発生回路

Country Status (1)

Country Link
JP (1) JPH09321620A (ja)

Similar Documents

Publication Publication Date Title
US4516083A (en) Fast lock PLL having out of lock detector control of loop filter and divider
US4835491A (en) Clock signal generation
EP0345390A1 (en) Improvement in or Relating to Jitter Circuits
JPS61245629A (ja) N分数型周波数シンセサイザ
US5187722A (en) Frequency synthesis using fractional frequency multiplication
JPS6256689B2 (ja)
US4540945A (en) Variable-frequency oscillation circuit
JP2000209033A (ja) 位相同期ル―プ回路及びそれを使用した周波数変調方法
KR100256838B1 (ko) Pll 회로와 pll 회로용 노이즈 감소 방법
JPH07143000A (ja) 制御可能な発振器用の回路を使用する同期クロック生成方法
JPH09321620A (ja) 基準周波数発生回路
JP2704324B2 (ja) シンセサイズド信号発生装置
JPH09203756A (ja) 信号発生装置
JPH0832350A (ja) 周波数シンセサイザ
US20030112043A1 (en) PLL circuit and control method for PLL circuit
EP1039641B1 (en) Method for synthesizing a clock signal and synthesizing device thereof
JP3248453B2 (ja) 発振装置
JPH0529933A (ja) 位相同期発振装置
KR19990030658A (ko) 고속 위상 동기 루프 및 그의 로킹 방법
SU985947A1 (ru) Синтезатор частот
JPH0998084A (ja) 位相同期発振回路
JPS6253520A (ja) 周波数シンセサイザ
JPS60241334A (ja) コヒ−レント信号発生周波数シンセサイザ
EP0664618A1 (en) Local oscillation frequency synthesizer
JPH0520431U (ja) 発振器

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20030805