JPH09203756A - 信号発生装置 - Google Patents
信号発生装置Info
- Publication number
- JPH09203756A JPH09203756A JP8011792A JP1179296A JPH09203756A JP H09203756 A JPH09203756 A JP H09203756A JP 8011792 A JP8011792 A JP 8011792A JP 1179296 A JP1179296 A JP 1179296A JP H09203756 A JPH09203756 A JP H09203756A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- reference signal
- counter
- signal generating
- generating means
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R27/00—Arrangements for measuring resistance, reactance, impedance, or electric characteristics derived therefrom
- G01R27/28—Measuring attenuation, gain, phase shift or derived characteristics of electric four pole networks, i.e. two-port networks; Measuring transient response
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Measuring Frequencies, Analyzing Spectra (AREA)
- Measurement Of Resistance Or Impedance (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】
【課題】ネットワークアナライザ等に内蔵している測定
周波数信号源の周波数確度が測定目的に対して不十分な
場合、外部の高確度の基準周波数信号源を基準にして周
波数確度を向上している。この実施方法として、従来技
術ではアナログの位相ロックループ回路を用いていた。
この方法は、回路が複雑でコスト高である。 【解決手段】ネットワークアナライザ１０では、内蔵基
準周波数信号源１１の周波数を基準にして測定周波数信
号源１２が所望の測定周波数を発生する。該内蔵基準周
波数信号源１１の信号を第１カウンタ１５が計数し、外
部の基準周波数信号源１６の信号を第２カウンタ１４が
計数する。両カウンタの計数値から内蔵基準周波数信号
源１１の正確な周波数を演算制御部１３が判定して測定
周波数信号源１２を制御し、所望の周波数を有する信号
を発生させる。単純なディジタル回路によりコストが低
減できる。
周波数信号源の周波数確度が測定目的に対して不十分な
場合、外部の高確度の基準周波数信号源を基準にして周
波数確度を向上している。この実施方法として、従来技
術ではアナログの位相ロックループ回路を用いていた。
この方法は、回路が複雑でコスト高である。 【解決手段】ネットワークアナライザ１０では、内蔵基
準周波数信号源１１の周波数を基準にして測定周波数信
号源１２が所望の測定周波数を発生する。該内蔵基準周
波数信号源１１の信号を第１カウンタ１５が計数し、外
部の基準周波数信号源１６の信号を第２カウンタ１４が
計数する。両カウンタの計数値から内蔵基準周波数信号
源１１の正確な周波数を演算制御部１３が判定して測定
周波数信号源１２を制御し、所望の周波数を有する信号
を発生させる。単純なディジタル回路によりコストが低
減できる。
Description
【０００１】
【産業上の利用分野】本発明は、一般に可変周波数信号
源に関し、特にネットワークアナライザの測定信号の周
波数確度向上に関するものである。
源に関し、特にネットワークアナライザの測定信号の周
波数確度向上に関するものである。
【０００２】
【従来の技術】ネットワークアナライザは、内蔵の基準
信号源の周波数を基準にして任意の周波数の測定信号を
発生している。したがって、測定信号の周波数確度は、
内蔵の基準信号の周波数確度以上にはならない。内蔵の
基準信号源の周波数確度以上の測定信号周波数で測定し
たい要求に対しては、外部からネットワークアナライザ
に、内蔵基準信号より高確度の周波数を有する基準信号
を供給して、該外部基準信号を基準にして高確度の測定
信号を得る方法が用いられている。
信号源の周波数を基準にして任意の周波数の測定信号を
発生している。したがって、測定信号の周波数確度は、
内蔵の基準信号の周波数確度以上にはならない。内蔵の
基準信号源の周波数確度以上の測定信号周波数で測定し
たい要求に対しては、外部からネットワークアナライザ
に、内蔵基準信号より高確度の周波数を有する基準信号
を供給して、該外部基準信号を基準にして高確度の測定
信号を得る方法が用いられている。
【０００３】従来技術では、この実現方法として、内蔵
基準信号源に電圧制御発振器を用い、位相ロック技術に
より該電圧制御発振器の信号を外部基準信号に同期させ
る方法が用られて来た。図２にその例を示す。図２の１
０はネットワークアナライザである。図２では、本発明
に関係しないネットワークアナライザの構成要素を省略
している。
基準信号源に電圧制御発振器を用い、位相ロック技術に
より該電圧制御発振器の信号を外部基準信号に同期させ
る方法が用られて来た。図２にその例を示す。図２の１
０はネットワークアナライザである。図２では、本発明
に関係しないネットワークアナライザの構成要素を省略
している。
【０００４】内蔵基準周波数信号源１９が電圧制御発振
器である。測定周波数の確度が内蔵基準周波数信号源１
９の周波数確度で十分な通常の測定では、内蔵基準周波
数信号源１９の入力が一定値を保持するようになってい
て、所定の周波数確度内の一定周波数が出力される。ま
た外部の基準周波数信号源１６を接続する必要はない。
内蔵基準周波数信号源１９の周波数を、測定周波数信号
源１２が周波数合成技術を用いて有理数倍して所望の周
波数の測定周波数信号を発生してネットワークアナライ
ザ内の他の回路に供給している。演算制御部１３は、所
望の測定周波数を得る倍数を演算で求め、測定周波数信
号源１２を制御する。
器である。測定周波数の確度が内蔵基準周波数信号源１
９の周波数確度で十分な通常の測定では、内蔵基準周波
数信号源１９の入力が一定値を保持するようになってい
て、所定の周波数確度内の一定周波数が出力される。ま
た外部の基準周波数信号源１６を接続する必要はない。
内蔵基準周波数信号源１９の周波数を、測定周波数信号
源１２が周波数合成技術を用いて有理数倍して所望の周
波数の測定周波数信号を発生してネットワークアナライ
ザ内の他の回路に供給している。演算制御部１３は、所
望の測定周波数を得る倍数を演算で求め、測定周波数信
号源１２を制御する。
【０００５】内蔵基準周波数信号源１９の出力は、位相
比較器１７の１つの入力端子に接続されている。位相比
較器１７の出力は積分器１８を介して内蔵基準周波数信
号源１９の入力に接続され、位相ロックループ回路を構
成している。上記のように内蔵基準周波数信号源１９の
周波数確度で測定を行うときには、位相ロックループの
ループを切断し、内蔵基準周波数信号源１９の入力を一
定値に保っている。なお図２は、位相ロックループの開
閉の回路を省略している。
比較器１７の１つの入力端子に接続されている。位相比
較器１７の出力は積分器１８を介して内蔵基準周波数信
号源１９の入力に接続され、位相ロックループ回路を構
成している。上記のように内蔵基準周波数信号源１９の
周波数確度で測定を行うときには、位相ロックループの
ループを切断し、内蔵基準周波数信号源１９の入力を一
定値に保っている。なお図２は、位相ロックループの開
閉の回路を省略している。
【０００６】内蔵基準周波数信号源１９の周波数確度よ
り高確度の測定周波数で測定したい場合は、外部の基準
周波数信号源１６を接続し、また位相ロックループを閉
じて図２に示す構成にする。位相比較器１７のもう１つ
の入力には、外部基準周波数信号源１６の信号が入力さ
れるので、位相比較器１７は内蔵基準周波数信号源１９
と外部基準周波数信号源１６の信号の位相差に比例した
直流成分を持つ信号を出力する。該出力の直流成分は、
積分器１８を介して内蔵基準周波数信号源１９に帰還さ
れて、内蔵基準周波数信号源１９の周波数を制御する。
該位相ロックループの負帰還により、内蔵基準周波数信
号源１９の周波数は外部基準周波数信号源１６の周波数
に一致する。この様にして、外部基準周波数信号源１６
の周波数の確度で内蔵基準周波数信号源１９が周波数を
発生する。
り高確度の測定周波数で測定したい場合は、外部の基準
周波数信号源１６を接続し、また位相ロックループを閉
じて図２に示す構成にする。位相比較器１７のもう１つ
の入力には、外部基準周波数信号源１６の信号が入力さ
れるので、位相比較器１７は内蔵基準周波数信号源１９
と外部基準周波数信号源１６の信号の位相差に比例した
直流成分を持つ信号を出力する。該出力の直流成分は、
積分器１８を介して内蔵基準周波数信号源１９に帰還さ
れて、内蔵基準周波数信号源１９の周波数を制御する。
該位相ロックループの負帰還により、内蔵基準周波数信
号源１９の周波数は外部基準周波数信号源１６の周波数
に一致する。この様にして、外部基準周波数信号源１６
の周波数の確度で内蔵基準周波数信号源１９が周波数を
発生する。
【０００７】位相ロックループ技術は、上述のようにア
ナログ回路を含む複雑な回路が必要で、技術的にも困難
な点が多く、しかもコストが高くなる。さらに、外部基
準周波数の信号に位相雑音が重畳されると、内蔵基準周
波数信号源１９を経て測定周波数信号源１２にも位相雑
音が重畳し、測定信号の位相雑音が悪化する。工場内な
ど、電波環境が悪い状態では、外部基準周波数の信号に
位相雑音が重畳されることが多く、通常これを排除する
ための遮蔽やフィルタ等の対策が必要となる。この対策
は、技術的に難しくさらにコストが高くなる。
ナログ回路を含む複雑な回路が必要で、技術的にも困難
な点が多く、しかもコストが高くなる。さらに、外部基
準周波数の信号に位相雑音が重畳されると、内蔵基準周
波数信号源１９を経て測定周波数信号源１２にも位相雑
音が重畳し、測定信号の位相雑音が悪化する。工場内な
ど、電波環境が悪い状態では、外部基準周波数の信号に
位相雑音が重畳されることが多く、通常これを排除する
ための遮蔽やフィルタ等の対策が必要となる。この対策
は、技術的に難しくさらにコストが高くなる。
【０００８】
【発明が解決しようとする課題】ネットワークアナライ
ザ等に内蔵の測定周波数信号源の周波数確度が不十分な
場合、従来技術では、外部の基準周波数信号源を基準に
して位相ロック回路を用いて測定周波数の確度を向上し
ていた。この方法は、回路が複雑でコスト高であり、ま
た外部の基準周波数信号源に位相雑音が重畳した場合、
これを除去するために複雑な対策が必要であった。本発
明は、単純な回路で測定信号の周波数確度を向上する方
法を提供して、コストの低減を実現する。
ザ等に内蔵の測定周波数信号源の周波数確度が不十分な
場合、従来技術では、外部の基準周波数信号源を基準に
して位相ロック回路を用いて測定周波数の確度を向上し
ていた。この方法は、回路が複雑でコスト高であり、ま
た外部の基準周波数信号源に位相雑音が重畳した場合、
これを除去するために複雑な対策が必要であった。本発
明は、単純な回路で測定信号の周波数確度を向上する方
法を提供して、コストの低減を実現する。
【０００９】
【課題を解決するための手段】従来技術で用いていた純
アナログ技術の位相ロックループ回路に代わり、純ディ
ジタル回路であるカウンタによって外部基準信号周波数
と内蔵基準信号周波数の差違を測定して、内蔵基準信号
の正確な周波数を知り、これに基づいて測定周波数信号
源が内蔵基準周波数信号源の周波数を有理数倍する倍数
の補正を行って、測定信号の周波数確度を向上させるも
のである。
アナログ技術の位相ロックループ回路に代わり、純ディ
ジタル回路であるカウンタによって外部基準信号周波数
と内蔵基準信号周波数の差違を測定して、内蔵基準信号
の正確な周波数を知り、これに基づいて測定周波数信号
源が内蔵基準周波数信号源の周波数を有理数倍する倍数
の補正を行って、測定信号の周波数確度を向上させるも
のである。
【００１０】
【実施例】図１に本発明の実施例を示す。図１では、図
２と同じ構成要素には同じ参照番号を付している。内蔵
基準周波数信号源１１の周波数を、従来技術と同様に、
測定周波数信号源１２が有理数倍して所望の周波数の測
定信号を出力し、ネットワークアナライザ内の他の回路
に供給する。演算制御部１３は、所望の測定周波数を得
る倍数を後述する演算で求め、測定周波数信号源１２を
制御する。内蔵基準周波数信号源１１の出力は第１カウ
ンタ１５の入力にも接続されている。また外部基準周波
数信号源１６の出力は第２カウンタ１４の入力に接続さ
れている。第１カウンタ及び第２カウンタは、それぞれ
内蔵基準周波数信号源１１及び外部基準周波数信号源１
６の信号のサイクル数を計数し、該計数値を演算制御部
１３に入力している。
２と同じ構成要素には同じ参照番号を付している。内蔵
基準周波数信号源１１の周波数を、従来技術と同様に、
測定周波数信号源１２が有理数倍して所望の周波数の測
定信号を出力し、ネットワークアナライザ内の他の回路
に供給する。演算制御部１３は、所望の測定周波数を得
る倍数を後述する演算で求め、測定周波数信号源１２を
制御する。内蔵基準周波数信号源１１の出力は第１カウ
ンタ１５の入力にも接続されている。また外部基準周波
数信号源１６の出力は第２カウンタ１４の入力に接続さ
れている。第１カウンタ及び第２カウンタは、それぞれ
内蔵基準周波数信号源１１及び外部基準周波数信号源１
６の信号のサイクル数を計数し、該計数値を演算制御部
１３に入力している。
【００１１】第１カウンタと第２カウンタは任意の時点
で、カウントの開始と停止が可能である。第１カウンタ
と第２カウンタが同時に計数を開始し、第１カウンタ
（もしくは第２カウンタ）が所定の数まで計数した時点
で、第１カウンタ及び第２カウンタは同時に計数を停止
する。この時の第１カウンタおよび第２カウンタの計数
値をそれぞれＮ１およびＮ２と表し、外部基準周波数は
既知でありＦr（Ｈｚ）と表すと、内蔵基準周波数Ｆi
は、（Ｎ１／Ｎ２）×Ｆrとなる。
で、カウントの開始と停止が可能である。第１カウンタ
と第２カウンタが同時に計数を開始し、第１カウンタ
（もしくは第２カウンタ）が所定の数まで計数した時点
で、第１カウンタ及び第２カウンタは同時に計数を停止
する。この時の第１カウンタおよび第２カウンタの計数
値をそれぞれＮ１およびＮ２と表し、外部基準周波数は
既知でありＦr（Ｈｚ）と表すと、内蔵基準周波数Ｆi
は、（Ｎ１／Ｎ２）×Ｆrとなる。
【００１２】測定周波数信号源１２にＦm（Ｈｚ）の信
号を生成させたい場合、演算制御部１３は測定周波数信
号源１２に内蔵基準周波数ＦiのＦm／Ｆi＝（Ｎ２／Ｎ
１）×（Ｆm／Ｆr）倍の周波数を生成するように制御す
ればよいことになる。この様にして外部基準周波数信号
源１６の周波数確度で測定信号を発生することができ
る。上述の、第１カウンタ１５および第２カウンタ１４
の計数開始から演算制御部１３の測定周波数信号源１２
の制御の一連の動作を長期間にわたり繰り返して実行す
れば、外部基準周波数信号源１６の周波数確度の測定信
号を長期間出力できる。
号を生成させたい場合、演算制御部１３は測定周波数信
号源１２に内蔵基準周波数ＦiのＦm／Ｆi＝（Ｎ２／Ｎ
１）×（Ｆm／Ｆr）倍の周波数を生成するように制御す
ればよいことになる。この様にして外部基準周波数信号
源１６の周波数確度で測定信号を発生することができ
る。上述の、第１カウンタ１５および第２カウンタ１４
の計数開始から演算制御部１３の測定周波数信号源１２
の制御の一連の動作を長期間にわたり繰り返して実行す
れば、外部基準周波数信号源１６の周波数確度の測定信
号を長期間出力できる。
【００１３】上記は、第１カウンタもしくは第２カウン
タが所定の数をカウントした時点で計数を停止している
が、第１カウンタと第２カウンタを同時に計数を開始さ
せ、所定の時間後に同時に停止する方法でも上記と同様
の結果得られる。またネットワークアナライザに本発明
を実施した例について述べたが、インピーダンス測定装
置またはその他の装置に応用できることは明らかであ
る。以上に本発明の実施例を示したが、例示の様式、配
置、その他を限定するものでなく、必要に応じて本発明
の要旨を失うことなく構成の変形も許容される。
タが所定の数をカウントした時点で計数を停止している
が、第１カウンタと第２カウンタを同時に計数を開始さ
せ、所定の時間後に同時に停止する方法でも上記と同様
の結果得られる。またネットワークアナライザに本発明
を実施した例について述べたが、インピーダンス測定装
置またはその他の装置に応用できることは明らかであ
る。以上に本発明の実施例を示したが、例示の様式、配
置、その他を限定するものでなく、必要に応じて本発明
の要旨を失うことなく構成の変形も許容される。
【００１４】
【発明の効果】本発明によれば、複雑なアナログの位相
ロック回路ではなく、回路の主要部分を純ディジタル化
出来るため、部品数を削減して、高確度の周波数を発生
出来る様になった。一般に、アナログを含む回路の集積
回路化は難しいが、ディジタル回路は容易に集積回路化
が可能となり、部品点数をさらに削減出来る。この結
果、コスト低減が図れる。さらにカウント時間を十分長
く取ることによって、外部基準周波数信号に重畳される
位相雑音の影響を容易に排除することが出来る。この結
果、コストの低減と位相雑音の影響を排除でき、実用に
供して有益である。
ロック回路ではなく、回路の主要部分を純ディジタル化
出来るため、部品数を削減して、高確度の周波数を発生
出来る様になった。一般に、アナログを含む回路の集積
回路化は難しいが、ディジタル回路は容易に集積回路化
が可能となり、部品点数をさらに削減出来る。この結
果、コスト低減が図れる。さらにカウント時間を十分長
く取ることによって、外部基準周波数信号に重畳される
位相雑音の影響を容易に排除することが出来る。この結
果、コストの低減と位相雑音の影響を排除でき、実用に
供して有益である。
【図１】本発明の実施例を示す図である。
【図２】従来技術の例を示す図である。
【符号の説明】 １０：ネットワークアナライザ １１：内蔵基準周波数信号源 １２：測定周波数信号源 １３：演算制御部 １４：第２カウンタ １５：第１カウンタ １６：外部基準周波数信号源 １７：位相比較器 １８：積分器 １９：内蔵基準周波数信号源
Claims (5)
- 【請求項１】第１基準信号発生手段の周波数を基準にし
て、演算制御手段の制御により周波数合成手段が所望の
周波数の信号を作り出す信号発生装置において、 第２基準信号発生手段、第１カウンタ手段及び第２カウ
ンタ手段を有し、 前記第１カウンタ手段が前記基準信号発生手段の出力信
号を計数し、 前記第２カウンタ手段が前記第２基準信号発生手段の出
力信号を計数し、 前記演算制御手段が前記計数値を演算処理して周波数合
成手段を制御し、所望の周波数の信号を作り出すことを
特徴とする信号発生装置。 - 【請求項２】第１基準信号発生手段、周波数合成手段お
よび演算制御手段を有し、 前記周波数合成手段が、前記演算制御手段の制御により
前記第１基準信号発生手段の発生する周波数を有理数倍
して所望の周波数の信号を発生する装置において、 第２基準信号発生手段、第１カウンタ手段及び第２カウ
ンタ手段を有し、 前記第１カウンタ手段が前記第１基準信号発生手段の周
波数を計数し、 前記第２カウンタ手段が前記第２基準信号発生手段の周
波数を計数し、 前記演算制御手段が、前記第１カウンタ手段及び前記第
２カウンタ手段の計数値から前記第１基準信号発生手段
と前記第２基準信号発生手段の出力周波数の関係を演算
し、前記第１基準信号発生手段の周波数を前記有理数倍
する倍数を演算し、前記周波数合成手段の出力周波数を
制御して前記倍数の周波数の信号を発生させ、 前記動作を繰り返して前記第２基準信号発生手段の周波
数を基準とする周波数の信号を継続して出力することを
特徴とする請求項１記載の信号発生装置。 - 【請求項３】前記第１カウンタ手段が前記第１基準信号
発生手段の出力信号のサイクル数の計数を開始し、同時
に前記第２カウンタ手段が第２基準信号発生手段の出力
信号のサイクル数の計数を開始し、 前記第１カウンタ手段又は前記第２カウンタの計数値が
所定の値に達した時、前記両カウンタの計数を同時に停
止し、 前記演算制御手段が、前記両カウンタの計数値及び前記
所望の周波数から前記第１基準信号発生手段の発生する
周波数を有理数倍する数値を演算で求め、 前記周波数合成手段が、前記第１基準信号発生手段の発
生周波数を前記演算で求めた倍数で周波数を発生するこ
とを特徴とする請求項１または請求項２に記載の信号発
生装置。 - 【請求項４】前記第１カウンタ手段が前記第１基準信号
発生手段の出力信号のサイクル数の計数を開始し、同時
に前記第２カウンタ手段が第２基準信号発生手段の出力
信号のサイクル数の計数を開始し、 所定の時間後に前記両カウンタの計数を同時に停止し、 前記演算制御手段が、前記両カウンタの計数値及び前記
所望の周波数から前記第１基準信号発生手段の発生する
周波数を有理数倍する数値を演算で求め、 前記周波数合成手段が、前記第１基準信号発生手段の発
生周波数を前記演算で求めた倍数で周波数を発生するこ
とを特徴とする請求項１または請求項２に記載の信号発
生装置。 - 【請求項５】前記第２基準信号発生手段が、周波数標準
で構成されていることを特徴とする請求項１、請求項
２、請求項３または請求項４記載の信号発生装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8011792A JPH09203756A (ja) | 1996-01-26 | 1996-01-26 | 信号発生装置 |
| US08/782,846 US5929670A (en) | 1996-01-26 | 1997-01-13 | Method for improving signal generator frequency precision using counters |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8011792A JPH09203756A (ja) | 1996-01-26 | 1996-01-26 | 信号発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09203756A true JPH09203756A (ja) | 1997-08-05 |
Family
ID=11787772
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8011792A Pending JPH09203756A (ja) | 1996-01-26 | 1996-01-26 | 信号発生装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US5929670A (ja) |
| JP (1) | JPH09203756A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8072207B2 (en) | 2006-08-08 | 2011-12-06 | Nxp B.V. | Device and method for measuring the frequency of a signal coded modulated carrier signal |
| CN113075451A (zh) * | 2021-02-23 | 2021-07-06 | 北京鸿普惠信息技术有限公司 | 一次调频中正序分量补偿角度偏移提高频率精度的方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6704377B1 (en) * | 2000-03-10 | 2004-03-09 | Lucent Technologies Inc. | Method of correcting frequency errors for coherently demodulated wireless communication systems |
| US20030199260A1 (en) * | 2002-04-19 | 2003-10-23 | Casey Francis M. | Wireless communication receiver and method for determining a reference frequency in a wireless communication device |
| TW561694B (en) * | 2002-09-13 | 2003-11-11 | Winbond Electronics Corp | Phase locked loop operating method and apparatus |
| US6834093B1 (en) * | 2004-03-19 | 2004-12-21 | National Semiconductor Corporation | Frequency comparator circuit |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3832640A (en) * | 1972-12-11 | 1974-08-27 | Ford Motor Co | Time division interpolator |
| JPS50132966A (ja) * | 1974-04-05 | 1975-10-21 | ||
| US3970954A (en) * | 1975-04-03 | 1976-07-20 | Bell Telephone Laboratories, Incorporated | Digital frequency multiplier |
| US4594563A (en) * | 1984-11-02 | 1986-06-10 | Ampex Corporation | Signal comparison circuit and phase-locked-loop using same |
| JPH0795052A (ja) * | 1993-09-20 | 1995-04-07 | Fujitsu Ltd | 周波数同期回路 |
| US5694066A (en) * | 1995-11-28 | 1997-12-02 | Industrial Research Institute | Low-jitter, non-slip clock generator |
-
1996
- 1996-01-26 JP JP8011792A patent/JPH09203756A/ja active Pending
-
1997
- 1997-01-13 US US08/782,846 patent/US5929670A/en not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8072207B2 (en) | 2006-08-08 | 2011-12-06 | Nxp B.V. | Device and method for measuring the frequency of a signal coded modulated carrier signal |
| CN113075451A (zh) * | 2021-02-23 | 2021-07-06 | 北京鸿普惠信息技术有限公司 | 一次调频中正序分量补偿角度偏移提高频率精度的方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5929670A (en) | 1999-07-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4806878A (en) | Phase comparator lock detect circuit and a synthesizer using same | |
| US6914464B2 (en) | Phase locked loop circuit using fractional frequency divider | |
| JP2004522145A (ja) | 距離計における周波数合成方法および装置並びに距離計 | |
| JPS63219225A (ja) | クロック信号発生器 | |
| JPH0682484A (ja) | 等価時間サンプリング装置 | |
| JPH09203756A (ja) | 信号発生装置 | |
| WO1997004327A1 (fr) | Dispositif pour tester un semiconducteur couple avec une horloge externe | |
| US5777464A (en) | Spectrum analyzer | |
| JPWO2004047301A1 (ja) | 周波数合成器 | |
| US6721377B1 (en) | Method and circuit configuration for resynchronizing a clock signal | |
| JPH08335875A (ja) | クロック発生器 | |
| US7145975B2 (en) | Digital phase-locked loop compiler | |
| JPH0832350A (ja) | 周波数シンセサイザ | |
| JP3246459B2 (ja) | 刻時同期方法及び刻時同期回路 | |
| RU2126587C1 (ru) | Устройство автоматической подстройки девиации частоты | |
| JPH09321620A (ja) | 基準周波数発生回路 | |
| JPH0658963A (ja) | 周波数測定装置及びその方法 | |
| JPH06148245A (ja) | 回路素子の定数測定装置 | |
| JPH10313246A (ja) | 信号発生装置および方法 | |
| JPH0727880A (ja) | 高分解能時間計測装置 | |
| JPS60219562A (ja) | 周波数測定方法および装置 | |
| TW543295B (en) | System for raising frequency resolution and accuracy of frequency scanning circuit | |
| JPH07321619A (ja) | パルス信号発生器 | |
| JP2004336232A (ja) | 周波数分周回路及び方法 | |
| JP2000323926A (ja) | 温度補償装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040217 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060223 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060522 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061207 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070614 |