JPH10313246A - 信号発生装置および方法 - Google Patents

Abstract

(57)【要約】 【課題】 アナログ電圧を電圧制御発振器に入力させて
任意の周波数のクロック信号を発生させるとき、このク
ロック信号の周波数の精度を向上させる。 【解決手段】 電圧制御発振器９が出力するクロック信
号ｆ２をカウントし、このクロック信号ｆ２より高周波
で高精度なクロック信号ｆ１を外部入力してカウントす
る。このクロック信号ｆ１のカウント数が事前に設定さ
れた数値と一致するとクロック信号ｆ２のカウント数を
検出し、このカウント数と事前に設定された数値とを比
較して電圧制御発振器９に入力されるアナログ電圧を補
正することで、高精度なクロック信号ｆ１と同等な精度
で任意の周波数のクロック信号ｆ２を出力する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電圧制御発振器で
クロック信号を発生させる信号発生装置および方法に関
する。

【０００２】

【従来の技術】従来、電圧制御発振器を利用してクロッ
ク信号を発生する信号発生装置が、クロック信号を必要
とする各種の機器に利用されている。電圧制御発振器
は、入力されるアナログ電圧に対応して出力するクロッ
ク信号の周波数が変化するので、アナログ電圧の調節に
よりクロック信号を各種の周波数で出力することができ
る。

【０００３】例えば、特開昭５７−１８８１５５号公報
などに開示されているスタッフ同期方式の信号伝送装置
では、送信部と受信部とが伝送路のクロック周波数と整
数比の関係にない周波数で動作する。このため、送信部
では、送信クロックを分周して疑似データフレームを生
成し、この疑似データフレームと伝送路データフレーム
との位相を比較してスタッフ情報を生成し、このスタッ
フ情報を通信する情報とともに伝送路のクロック周波数
で伝送路に送出する。

【０００４】一方、信号発生装置に相当する受信部で
は、受信したスタッフ情報と伝送路データフレームと受
信クロックを分周した疑似データフレームとを利用し
て、受信クロックを送信クロックと一致するよう周波数
制御する。より詳細には、スタッフ情報と伝送路データ
フレームから送信部の疑似データフレームと同等な分周
パルスを生成し、電圧制御発振器が発生する受信クロッ
クの周波数を分周して分周パルスを生成する。これらの
分周パルスの位相差をアナログ電圧に変換して電圧制御
発振器を制御することにより、受信部の受信クロックを
送信部の送信クロックに一致させる。

【０００５】

【発明が解決しようとする課題】上述のようなスタッフ
同期方式の信号伝送装置の受信部では、所望の周波数の
クロック信号を発生させるため、電圧制御発振器に入力
させるアナログ電圧を調節している。

【０００６】しかし、上述した信号伝送装置では、伝送
路データフレームを正確に再生するためには、送信部と
受信部とで伝送路のクロック周波数を高精度に一致させ
る必要がある。このため、受信部の信号発生装置では、
伝送路と同一の周波数のクロック信号を生成しており、
伝送路のクロック信号と同一の精度で任意の周波数のク
ロック信号を発生させることは困難である。

【０００７】本発明は上述のような課題に鑑みてなされ
たものであり、所定のクロック信号と同一の精度で任意
の周波数のクロック信号を生成する信号発生装置および
方法を提供することを目的とする。

【０００８】

【課題を解決するための手段】本発明の一の信号発生装
置は、可変自在なアナログ電圧を発生する電圧発生手段
と、該電圧発生手段から入力されるアナログ電圧に対応
した周波数でクロック信号を出力する電圧制御発振器
と、該電圧制御発振器が出力するクロック信号をカウン
トする内部カウント手段と、前記電圧制御発振器が出力
するクロック信号より高精度なクロック信号の入力を受
け付けるクロック入力手段と、該クロック入力手段に入
力されたクロック信号をカウントする外部カウント手段
と、該外部カウント手段のカウント数が事前に設定され
た数値と一致すると前記内部カウント手段のカウント数
を検出する数値検出手段と、該数値検出手段で検出され
たカウント数と事前に設定された数値とを比較して前記
電圧発生手段が発生するアナログ電圧を補正する電圧補
正手段と、を具備している。

【０００９】従って、電圧発生手段が発生する可変自在
なアナログ電圧が電圧制御発振器に入力されるので、こ
の電圧制御発振器は、入力されるアナログ電圧に対応し
た周波数でクロック信号を出力する。このクロック信号
を内部カウント手段がカウントし、クロック入力手段に
入力される高精度なクロック信号を外部カウント手段が
カウントする。このカウント数が事前に設定された数値
と一致すると内部カウント手段のカウント数を数値検出
手段が検出し、この検出されたカウント数と事前に設定
された数値とを電圧補正手段が比較して電圧発生手段が
発生するアナログ電圧を補正する。

【００１０】つまり、電圧制御発振器が出力するクロッ
ク信号の周波数本来の周波数から変動していると、これ
が外部入力される高精度なクロック信号に基づいて補正
されるので、任意の周波数のクロック信号が外部入力の
クロック信号と同等な精度で出力される。

【００１１】なお、本発明で云う各種手段は、その機能
を実現するように形成されていれば良く、例えば、専用
のハードウェア、適正なプログラムがソフトウェアによ
り実装されたコンピュータ、これらの組み合わせ、等を
許容する。また、外部入力されるクロック信号が高精度
であるとは、生成するクロック信号に要求される精度を
満足していることを意味しており、発振やジッタの精度
が良好であることを意味している。

【００１２】本発明の他の信号発生装置は、可変自在な
デジタル信号を発生するデジタル発生手段と、該デジタ
ル発生手段から入力されるデジタル信号をアナログ電圧
に変換して出力するデジタルアナログコンバータと、該
デジタルアナログコンバータから入力されるアナログ電
圧に対応した周波数でクロック信号を出力する電圧制御
発振器と、該電圧制御発振器が出力するクロック信号を
カウントする内部カウンタ回路と、前記電圧制御発振器
が出力するクロック信号より高精度なクロック信号の入
力を受け付けるクロック入力手段と、該クロック入力手
段に入力されたクロック信号をカウントする外部カウン
タ回路と、該外部カウンタ回路のカウント数が事前に設
定された数値と一致すると検出信号を出力するコンパレ
ータ回路と、該コンパレータ回路から検出信号が入力さ
れると前記内部カウンタ回路のカウント数をラッチする
ラッチ回路と、前記コンパレータ回路から検出信号が入
力されると前記ラッチ回路でラッチされたカウント数と
事前に設定された数値との差分を検出する差分検出手段
と、該差分検出手段が検出した差分に対応して前記デジ
タル発生手段が出力するデジタル信号を補正する信号補
正手段と、を具備している。

【００１３】従って、デジタル発生手段が発生する可変
自在なデジタル信号がデジタルアナログコンバータによ
りアナログ電圧に変換され、このアナログ電圧に対応し
た周波数で電圧制御発振器がクロック信号を出力する。
このクロック信号を内部カウンタ回路がカウントし、ク
ロック入力手段に入力される高精度なクロック信号を外
部カウンタ回路がカウントする。このカウント数が事前
に設定された数値と一致するとコンパレータ回路が検出
信号を出力し、この検出信号が入力されるとラッチ回路
が内部カウンタ回路のカウント数をラッチする。また、
コンパレータ回路から検出信号が入力されると差分検出
手段がラッチ回路でラッチされたカウント数と事前に設
定された数値との差分を検出し、この差分に対応してデ
ジタル発生手段が出力するデジタル信号を信号補正手段
が補正する。

【００１４】つまり、電圧制御発振器が出力するクロッ
ク信号の周波数が本来の周波数から変動していると、こ
れが外部入力される高精度なクロック信号に基づいて補
正されるので、任意の周波数のクロック信号が外部入力
のクロック信号と同等な精度で出力される。

【００１５】上述のような信号発生装置における他の発
明としては、コンパレータ回路から検出信号が入力され
ると外部カウンタ回路と内部カウンタ回路とラッチ回路
とをリセットする回路リセット手段も具備している。従
って、回路リセット手段がコンパレータ回路から検出信
号が入力されると外部カウンタ回路と内部カウンタ回路
とラッチ回路とをリセットするので、クロック信号の周
波数を調整する処理動作が自動的に繰り返し実行され
る。

【００１６】本発明の一の信号発生方法は、アナログ電
圧を電圧制御発振器に入力させて対応する周波数のクロ
ック信号を発生させる信号発生方法において、該電圧制
御発振器が出力するクロック信号をカウントし、前記電
圧制御発振器が出力するクロック信号より高精度なクロ
ック信号の入力を受け付け、このクロック信号をカウン
トし、このクロック信号のカウント数が事前に設定され
た数値と一致すると前記電圧制御発振器のクロック信号
のカウント数を検出し、このカウント数と事前に設定さ
れた数値とを比較して前記電圧制御発振器に入力される
アナログ電圧を補正するようにした。

【００１７】従って、電圧制御発振器が出力するクロッ
ク信号の周波数本来の周波数から変動していると、これ
が外部入力される高精度なクロック信号に基づいて補正
されるので、任意の周波数のクロック信号が外部入力の
クロック信号と同等な精度で出力される。

【００１８】本発明の他の信号発生方法は、アナログ電
圧を電圧制御発振器に入力させて対応する周波数のクロ
ック信号を発生させる信号発生方法において、前記電圧
制御発振器が出力するクロック信号をカウントし、前記
電圧制御発振器が出力するクロック信号より高精度なク
ロック信号の入力を受け付け、このクロック信号をカウ
ントし、このクロック信号のカウント数が事前に設定さ
れた数値と一致すると前記電圧制御発振器が出力するク
ロック信号のカウント数をラッチし、このラッチされた
カウント数と事前に設定された数値との差分を検出し、
この検出された差分に対応してデジタル信号を発生し、
このデジタル信号をアナログ電圧に変換して前記電圧制
御発振器に入力させるようにした。

【００１９】従って、電圧制御発振器が出力するクロッ
ク信号の周波数本来の周波数から変動していると、これ
が外部入力される高精度なクロック信号に基づいて補正
されるので、任意の周波数のクロック信号が外部入力の
クロック信号と同等な精度で出力される。

【００２０】

【発明の実施の形態】本発明の実施の一形態を図面を参
照して以下に説明する。なお、図１は本実施の形態の信
号発生装置の論理的構造を示す模式図、図２は物理的構
造を示すブロック図、図３は本実施の形態の信号発生方
法を示す模式的なフローチャートである。

【００２１】本実施の形態の信号発生装置１は、図２に
示すように、クロック入力手段としてクロック入力端子
２を具備しており、このクロック入力端子２に高周波で
高精度なクロック信号ｆ１が外部入力される。このクロ
ック入力端子２には、外部カウント手段として外部カウ
ンタ回路３が接続されており、この外部カウンタ回路３
は、外部入力されるクロック信号をカウントする。この
外部カウンタ回路３には、コンパレータ回路４が接続さ
れており、このコンパレータ回路４は、前記外部カウン
タ回路３のカウント数と事前に設定された数値Ｆ１とを
比較して一致すると検出信号Ｓ１を出力する。

【００２２】また、本実施の形態の信号発生装置１は、
前記外部カウンタ回路３とは別個に内部カウント手段と
して内部カウンタ回路５を具備しており、この内部カウ
ンタ回路５にラッチ回路６が接続されている。このラッ
チ回路６の制御端子には前記コンパレータ回路４が接続
されており、前記ラッチ回路６は、前記コンパレータ回
路４から検出信号Ｓ１が入力されると前記内部カウンタ
回路５のカウント数をラッチする。つまり、前記外部カ
ウンタ回路３のカウント数が事前に設定された数値Ｆ１
と一致すると、前記内部カウンタ回路５のカウント数が
検出されるので、図１に示すように、この部分が数値検
出手段１０１として機能する。

【００２３】前記ラッチ回路６にはワンチップＣＰＵ７
が接続されており、このワンチップＣＰＵ７は、ソフト
ウェアとして事前に設定された制御プログラムに対応し
て各種の処理動作を実行する。前記コンパレータ回路４
の出力端子も前記ワンチップＣＰＵ７に接続されてお
り、このワンチップＣＰＵ７は、二個の前記カウンタ回
路３，５と前記ラッチ回路６とのリセット端子にも接続
されている。

【００２４】前記ワンチップＣＰＵ７の出力端子には、
デジタルアナログコンバータであるＤ／ＡＣ(Ｄigital
／Ａnalog Ｃonverter)８を介して電圧制御発振器であ
るＶＣＯ(Ｖoltage Ｃontrolled Ｏscillator)９が接
続されており、このＶＣＯ９は、前記内部カウンタ回路
５にフィードバック接続されている。

【００２５】前記Ｄ／ＡＣ８は、前記ワンチップＣＰＵ
７が後述するデジタル発生手段１０２として出力するデ
ジタル信号をアナログ電圧に変換して出力し、前記ＶＣ
Ｏ９は、前記Ｄ／ＡＣ８から入力されるアナログ電圧に
対応した周波数でクロック信号ｆ２を出力する。前記内
部カウンタ回路５は、前記ＶＣＯ９が出力するクロック
信号ｆ２をカウントし、前記ラッチ回路６は、前述のよ
うに前記コンパレータ回路４から検出信号Ｓ１が入力さ
れると前記内部カウンタ回路５のカウント数をラッチす
る。

【００２６】このようにラッチされたカウント数は前記
ワンチップＣＰＵ７に入力され、このワンチップＣＰＵ
７のデータ処理に利用される。このワンチップＣＰＵ７
が、事前に実装された適正なプログラムに対応して各種
の処理動作を実行することにより、本実施の形態の信号
発生装置１は、各種機能を各種手段として論理的に具備
している。

【００２７】このような各種手段として、本実施の形態
の信号発生装置１は、図１に示すように、電圧補正手段
１０３、電圧発生手段１０４、回路リセット手段１０
５、等を具備しており、前記電圧補正手段１０３は、差
分検出手段１０６や信号補正手段１０７を具備してい
る。

【００２８】前記電圧発生手段１０４は、前記デジタル
発生手段１０２および前記Ｄ／ＡＣ８からなり、前記デ
ジタル発生手段１０２はデジタル信号を可変自在に発生
する。前記Ｄ／ＡＣ８はデジタル信号をアナログ電圧に
変換するので、前記電圧発生手段１０４としては、アナ
ログ電圧を可変自在に発生する。

【００２９】前記差分検出手段１０６は、前記コンパレ
ータ回路４から検出信号Ｓ１が入力されると、前記ラッ
チ回路６でラッチされたカウント数と事前に設定された
数値Ｆ２との差分を検出する。この事前に設定された数
値Ｆ２は、高周波で高精度なクロック信号ｆ１が事前に
設定された数値Ｆ１までカウントされる時間に、前記Ｖ
ＣＯ９が適正に出力するクロック信号ｆ２がカウントさ
れる数値として設定されている。

【００３０】前記信号補正手段１０７は、前記差分検出
手段１０６が検出した差分に対応して、前記デジタル発
生手段１０２が出力するデジタル信号を補正するので、
前記電圧補正手段１０３としては、前記数値検出手段１
０１で検出されたカウント数と事前に設定された数値Ｆ
２とを比較して前記電圧発生手段１０４が発生するアナ
ログ電圧を補正する。

【００３１】なお、前記デジタル発生手段１０２が発生
するデジタル信号は、クロック信号ｆ２のカウント数と
数値Ｆ２との差分が“０”の場合、前記ＶＣＯ９にクロ
ック信号ｆ２を適正な周波数で出力させるアナログ電圧
に変換されるデジタル信号として設定されている。

【００３２】そして、前記信号補正手段１０７は、クロ
ック信号ｆ２のカウント数が数値Ｆ２より大きいと、そ
の差分に対応して前記デジタル発生手段１０２のデジタ
ル信号を減少させ、クロック信号ｆ２のカウント数が数
値Ｆ２より小さいと、その差分に対応して前記デジタル
発生手段１０２のデジタル信号を増加させるよう設定さ
れている。

【００３３】前記回路リセット手段１０５は、前記コン
パレータ回路４から検出信号Ｓ１が入力されると、前記
外部カウンタ回路３と前記内部カウンタ回路５と前記ラ
ッチ回路６とのリセット端子にリセット信号を送信し、
これらの回路３，５，６をリセットする。

【００３４】上述のような各種手段は、必要により前記
Ｄ／ＡＣ８等のハードウェアを利用して実現されるが、
その主体は前記ワンチップＣＰＵ７の内蔵プロセッサが
内蔵メモリに事前に実装されたソフトウェアに対応して
動作することにより実現されている。

【００３５】このようなソフトウェアは、例えば、前記
内蔵メモリに事前に設定されたデジタル信号を前記ＶＣ
Ｏ９に出力すること、前記コンパレータ回路４から検出
信号Ｓ１が入力されると、前記ラッチ回路６でラッチさ
れたカウント数と内蔵メモリに事前に設定された数値Ｆ
２との差分を検出すること、この差分に対応して前記Ｖ
ＣＯ９に出力するデジタル信号を補正すること、前記コ
ンパレータ回路４から検出信号Ｓ１が入力されると、前
記外部カウンタ回路３と前記内部カウンタ回路５と前記
ラッチ回路６とにリセット信号を送信すること、等の処
理動作を前記ワンチップＣＰＵ７の内蔵プロセッサ等に
実行させるための制御プログラムとして前記内蔵メモリ
等の情報記憶媒体に格納されている。

【００３６】上述のような構成において、本実施の形態
の信号発生装置１による信号発生方法を図３を参照して
以下に説明する。まず、ワンチップＣＰＵ７が事前に設
定された所定のデジタル信号を出力するので、これがＤ
／ＡＣ８によりアナログ電圧に変換される。このアナロ
グ電圧に対応した周波数でＶＣＯ９がクロック信号ｆ２
を発生するので、これが所望のクロック信号ｆ２として
外部出力される。

【００３７】各部が理想的に機能した場合には、これで
所望の周波数のクロック信号ｆ２が外部出力されるが、
実際には各種要因のためにクロック信号ｆ２が所望の周
波数から変動することがある。しかし、本実施の形態の
信号発生装置１の信号発生方法では、高周波で高精度な
クロック信号ｆ１を外部入力し、これを利用して外部出
力するクロック信号ｆ２の周波数を補正することができ
る。このことを以下に順次説明する。

【００３８】まず、外部入力するクロック信号ｆ１の周
波数が６４(ｋＨｚ)、外部出力するクロック信号ｆ２の
周波数が４２(ｋＨｚ)で、これらのクロック信号ｆ１，
ｆ２は同期しないとする。また、コンパレータ回路４に
事前に設定された数値Ｆ１は６４０００、ワンチップＣ
ＰＵ７に事前に設定された数値Ｆ２は４２０００とす
る。

【００３９】上述のような二つのクロック信号ｆ１，ｆ
２の周波数が整数比の関係にあり同期していれば、クロ
ック信号ｆ１を分周等してクロック信号ｆ２を生成すれ
ば良いが、上述のようにクロック信号ｆ１，ｆ２の周波
数が整数比の関係になく同期しないと、クロック信号ｆ
１からクロック信号ｆ２を生成することは困難である。

【００４０】そこで、本実施の形態の信号発生装置１の
信号発生方法では、前述のように生成したクロック信号
ｆ２を内部カウンタ回路５でカウントし(ステップＳ
２)、クロック信号ｆ２より高周波で高精度なクロック
信号ｆ１をクロック入力端子２から入力して外部カウン
タ回路３でカウントする(ステップＳ１，Ｓ２)。

【００４１】このクロック信号ｆ１のカウント数をコン
パレータ回路４が事前に設定された数値Ｆ１である６４
０００と比較し(ステップＳ３)、これが一致すると検出
信号Ｓ１を出力するので、この検出信号Ｓ１はカウント
開始から１．０(ｓｅｃ)後に出力されることになる。こ
の検出信号Ｓ１が入力されるラッチ回路６は、内部カウ
ンタ回路５のカウント数をラッチするので(ステップＳ
４)、このカウント数は各部が理想的に機能していれば
４２０００となる。

【００４２】そこで、このカウント数をワンチップＣＰ
Ｕ７が事前に設定された数値Ｆ２である４２０００と比
較し(ステップＳ５)、その差分に対応してＤ／ＡＣ８に
出力するデジタル信号を補正する(ステップＳ６)。例え
ば、クロック信号ｆ２のカウント数が４２０１０の場
合、これは本来の数値よりパルス数が１０個だけ多いこ
とになるので、この分だけパルス数が減少するようにワ
ンチップＣＰＵ７はＤ／ＡＣ８に出力するデジタル信号
を補正する。

【００４３】このように補正されたデジタル信号がＤ／
ＡＣ８によりアナログ電圧に変換され(ステップＳ７)、
このアナログ電圧に対応してＶＣＯ９がクロック信号ｆ
２を発生するので(ステップＳ８)、このクロック信号ｆ
２は適正な周波数に補正された状態で出力されることに
なる(ステップＳ９)。

【００４４】本実施の形態の信号発生装置１の信号発生
方法では、上述のようにＶＣＯ９が出力するクロック信
号ｆ２の周波数が本来の周波数から変動していると、こ
れが外部入力される高周波で高精度なクロック信号ｆ１
に基づいて補正されるので、任意の周波数のクロック信
号ｆ２を外部入力のクロック信号ｆ１と同等な精度で出
力することができる。

【００４５】しかも、本実施の形態の信号発生装置１の
信号発生方法では、ワンチップＣＰＵ７は、コンパレー
タ回路４から検出信号Ｓ１が入力されると、二個のカウ
ンタ回路３，５とラッチ回路６とをリセットするので
(ステップＳ１０)、上述のようにクロック信号ｆ２の周
波数を調整する処理動作が自動的に繰り返し実行される
ことになり、クロック信号ｆ２は常時適正に調整されて
出力される。

【００４６】なお、本発明は上記形態に限定されるもの
ではなく、その要旨を逸脱しない範囲で各種の変形を許
容する。例えば、上記形態では高周波のクロック信号ｆ
１を外部入力して低周波のクロック信号ｆ２を外部出力
することを例示したが、低周波のクロック信号ｆ１を外
部入力して高周波のクロック信号ｆ２を外部出力するこ
とも可能である。

【００４７】さらに、上記形態ではワンチップＣＰＵ７
に適正な制御プログラムをソフトウェアとして実装して
おくことで差分検出手段１０６等を実現し、専用のハー
ドウェアであるコンパレータ回路４とラッチ回路６とで
数値検出手段１０１を形成することを例示したが、この
ような各種手段は必要な機能を実現するように形成され
ていれば良く、上述のように専用のハードウェア、適正
なソフトウェアを実装したコンピュータ、これらの部分
的な組み合わせ、等で形成することが可能である。

【００４８】また、上記形態では外部出力するクロック
信号ｆ２の周波数を補正する制御を間断なく繰り返すこ
とを例示したが、この制御の間隔は必要により設定すれ
ば良く、例えば、所望により手動操作された場合のみ補
正制御を実行するようなことも可能である。

【００４９】さらに、上記形態ではクロック信号ｆ２を
適正な周波数に一度で修正することを想定したが、例え
ば、クロック信号ｆ２の用途により周波数を一度に補正
すると不具合が発生するような場合には、その周波数を
経時的に補正するような制御が好ましい。

【００５０】

【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載するような効果を奏する。

【００５１】請求項１記載の発明の信号発生装置は、可
変自在なアナログ電圧を発生する電圧発生手段と、該電
圧発生手段から入力されるアナログ電圧に対応した周波
数でクロック信号を出力する電圧制御発振器と、該電圧
制御発振器が出力するクロック信号をカウントする内部
カウント手段と、前記電圧制御発振器が出力するクロッ
ク信号より高精度なクロック信号の入力を受け付けるク
ロック入力手段と、該クロック入力手段に入力されたク
ロック信号をカウントする外部カウント手段と、該外部
カウント手段のカウント数が事前に設定された数値と一
致すると前記内部カウント手段のカウント数を検出する
数値検出手段と、該数値検出手段で検出されたカウント
数と事前に設定された数値とを比較して前記電圧発生手
段が発生するアナログ電圧を補正する電圧補正手段と、
を具備していることにより、任意の周波数のクロック信
号を良好な精度で出力することができる。

【００５２】請求項２記載の発明の信号発生装置は、可
変自在なデジタル信号を発生するデジタル発生手段と、
該デジタル発生手段から入力されるデジタル信号をアナ
ログ電圧に変換して出力するデジタルアナログコンバー
タと、該デジタルアナログコンバータから入力されるア
ナログ電圧に対応した周波数でクロック信号を出力する
電圧制御発振器と、該電圧制御発振器が出力するクロッ
ク信号をカウントする内部カウンタ回路と、前記電圧制
御発振器が出力するクロック信号より高精度なクロック
信号の入力を受け付けるクロック入力手段と、該クロッ
ク入力手段に入力されたクロック信号をカウントする外
部カウンタ回路と、該外部カウンタ回路のカウント数が
事前に設定された数値と一致すると検出信号を出力する
コンパレータ回路と、該コンパレータ回路から検出信号
が入力されると前記内部カウンタ回路のカウント数をラ
ッチするラッチ回路と、前記コンパレータ回路から検出
信号が入力されると前記ラッチ回路でラッチされたカウ
ント数と事前に設定された数値との差分を検出する差分
検出手段と、該差分検出手段が検出した差分に対応して
前記デジタル発生手段が出力するデジタル信号を補正す
る信号補正手段と、を具備していることにより、任意の
周波数のクロック信号を良好な精度で出力することがで
きる。

【００５３】請求項３記載の発明は、請求項２記載の信
号発生装置であって、コンパレータ回路から検出信号が
入力されると外部カウンタ回路と内部カウンタ回路とラ
ッチ回路とをリセットする回路リセット手段も具備して
いることにより、出力するクロック信号の周波数を補正
する制御を間断なく繰り返すことができるので、任意の
周波数のクロック信号を常時良好な精度で出力すること
ができる。

【００５４】請求項４記載の発明の信号発生方法は、ア
ナログ電圧を電圧制御発振器に入力させて対応する周波
数のクロック信号を発生させる信号発生方法において、
該電圧制御発振器が出力するクロック信号をカウント
し、前記電圧制御発振器が出力するクロック信号より高
精度なクロック信号の入力を受け付け、このクロック信
号をカウントし、このクロック信号のカウント数が事前
に設定された数値と一致すると前記電圧制御発振器のク
ロック信号のカウント数を検出し、このカウント数と事
前に設定された数値とを比較して前記電圧制御発振器に
入力されるアナログ電圧を補正するようにしたことによ
り、任意の周波数のクロック信号を良好な精度で出力す
ることができる。

【００５５】請求項５記載の発明の信号発生方法は、ア
ナログ電圧を電圧制御発振器に入力させて対応する周波
数のクロック信号を発生させる信号発生方法において、
前記電圧制御発振器が出力するクロック信号をカウント
し、前記電圧制御発振器が出力するクロック信号より高
精度なクロック信号の入力を受け付け、このクロック信
号をカウントし、このクロック信号のカウント数が事前
に設定された数値と一致すると前記電圧制御発振器が出
力するクロック信号のカウント数をラッチし、このラッ
チされたカウント数と事前に設定された数値との差分を
検出し、この検出された差分に対応してデジタル信号を
発生し、このデジタル信号をアナログ電圧に変換して前
記電圧制御発振器に入力させるようにしたことにより、
任意の周波数のクロック信号を良好な精度で出力するこ
とができる。

【図面の簡単な説明】

【図１】本発明の実施の一形態の信号発生装置の論理的
構造を示す模式図である。

【図２】信号発生装置の物理的構造を示すブロック図で
ある。

【図３】信号発生装置による信号発生方法を示す模式的
なフローチャートである。

【符号の説明】

１ 信号発生装置１ ２ クロック入力手段であるクロック入力端子 ３ 外部カウント手段である外部カウンタ回路 ４ コンパレータ回路 ５ 内部カウント手段である内部カウンタ回路 ６ ラッチ回路 ７ ワンチップＣＰＵ ８ デジタルアナログコンバータ ９ 電圧制御発振器 １０１ 数値検出手段 １０２ デジタル発生手段 １０３ 電圧補正手段 １０４ 電圧発生手段 １０５ 回路リセット手段 １０６ 差分検出手段 １０７ 信号補正手段

Claims (5)

【特許請求の範囲】
1. 【請求項１】 可変自在なアナログ電圧を発生する電圧
   発生手段と、 該電圧発生手段から入力されるアナログ電圧に対応した
   周波数でクロック信号を出力する電圧制御発振器と、 該電圧制御発振器が出力するクロック信号をカウントす
   る内部カウント手段と、 前記電圧制御発振器が出力するクロック信号より高精度
   なクロック信号の入力を受け付けるクロック入力手段
   と、 該クロック入力手段に入力されたクロック信号をカウン
   トする外部カウント手段と、 該外部カウント手段のカウント数が事前に設定された数
   値と一致すると前記内部カウント手段のカウント数を検
   出する数値検出手段と、 該数値検出手段で検出されたカウント数と事前に設定さ
   れた数値とを比較して前記電圧発生手段が発生するアナ
   ログ電圧を補正する電圧補正手段と、を具備しているこ
   とを特徴とする信号発生装置。
2. 【請求項２】 可変自在なデジタル信号を発生するデジ
   タル発生手段と、 該デジタル発生手段から入力されるデジタル信号をアナ
   ログ電圧に変換して出力するデジタルアナログコンバー
   タと、 該デジタルアナログコンバータから入力されるアナログ
   電圧に対応した周波数でクロック信号を出力する電圧制
   御発振器と、 該電圧制御発振器が出力するクロック信号をカウントす
   る内部カウンタ回路と、 前記電圧制御発振器が出力するクロック信号より高精度
   なクロック信号の入力を受け付けるクロック入力手段
   と、 該クロック入力手段に入力されたクロック信号をカウン
   トする外部カウンタ回路と、 該外部カウンタ回路のカウント数が事前に設定された数
   値と一致すると検出信号を出力するコンパレータ回路
   と、 該コンパレータ回路から検出信号が入力されると前記内
   部カウンタ回路のカウント数をラッチするラッチ回路
   と、 前記コンパレータ回路から検出信号が入力されると前記
   ラッチ回路でラッチされたカウント数と事前に設定され
   た数値との差分を検出する差分検出手段と、 該差分検出手段が検出した差分に対応して前記デジタル
   発生手段が出力するデジタル信号を補正する信号補正手
   段と、を具備していることを特徴とする信号発生装置。
3. 【請求項３】 コンパレータ回路から検出信号が入力さ
   れると外部カウンタ回路と内部カウンタ回路とラッチ回
   路とをリセットする回路リセット手段も具備しているこ
   とを特徴とする請求項２記載の信号発生装置。
4. 【請求項４】 アナログ電圧を電圧制御発振器に入力さ
   せて対応する周波数のクロック信号を発生させる信号発
   生方法において、 該電圧制御発振器が出力するクロック信号をカウント
   し、 前記電圧制御発振器が出力するクロック信号より高精度
   なクロック信号の入力を受け付け、 このクロック信号をカウントし、 このクロック信号のカウント数が事前に設定された数値
   と一致すると前記電圧制御発振器のクロック信号のカウ
   ント数を検出し、 このカウント数と事前に設定された数値とを比較して前
   記電圧制御発振器に入力されるアナログ電圧を補正する
   ようにしたことを特徴とする信号発生方法。
5. 【請求項５】 アナログ電圧を電圧制御発振器に入力さ
   せて対応する周波数のクロック信号を発生させる信号発
   生方法において、 前記電圧制御発振器が出力するクロック信号をカウント
   し、 前記電圧制御発振器が出力するクロック信号より高精度
   なクロック信号の入力を受け付け、 このクロック信号をカウントし、 このクロック信号のカウント数が事前に設定された数値
   と一致すると前記電圧制御発振器が出力するクロック信
   号のカウント数をラッチし、 このラッチされたカウント数と事前に設定された数値と
   の差分を検出し、 この検出された差分に対応してデジタル信号を発生し、 このデジタル信号をアナログ電圧に変換して前記電圧制
   御発振器に入力させるようにしたことを特徴とする信号
   発生方法。