JPH09321542A - デジタルｆｍ変調器 - Google Patents
デジタルｆｍ変調器Info
- Publication number
- JPH09321542A JPH09321542A JP13397496A JP13397496A JPH09321542A JP H09321542 A JPH09321542 A JP H09321542A JP 13397496 A JP13397496 A JP 13397496A JP 13397496 A JP13397496 A JP 13397496A JP H09321542 A JPH09321542 A JP H09321542A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- frequency
- digital
- input
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【課題】 ＤＣオフセット成分によるＦＭ変調出力の中
心周波数のずれの除去を可能としたデジタルＦＭ変調器
を得る。 【解決手段】 乗算回路１で変調度１０２を決める定数
と入力信号１０１とを乗算し、この乗算回路１の出力と
中心周波数１０３を決める定数とを加算回路２で加算
し、この加算結果のサンプルデータの平均値を平均化回
路３で求める。この平均化回路３の出力から第１の減算
回路４で中心周波数１０３を示す定数を減算し、第２の
減算回路４で減算結果を加算回路２の出力から減算す
る。この第２の減算回路５の出力値に基づいて、ダイレ
クト・デジタル・シンセサイザ６の基準発振器の発振周
波数を変化させる。よって、入力変調信号１０１に基づ
きオフセットの除去された発振周波数の制御が可能とな
る。
心周波数のずれの除去を可能としたデジタルＦＭ変調器
を得る。 【解決手段】 乗算回路１で変調度１０２を決める定数
と入力信号１０１とを乗算し、この乗算回路１の出力と
中心周波数１０３を決める定数とを加算回路２で加算
し、この加算結果のサンプルデータの平均値を平均化回
路３で求める。この平均化回路３の出力から第１の減算
回路４で中心周波数１０３を示す定数を減算し、第２の
減算回路４で減算結果を加算回路２の出力から減算す
る。この第２の減算回路５の出力値に基づいて、ダイレ
クト・デジタル・シンセサイザ６の基準発振器の発振周
波数を変化させる。よって、入力変調信号１０１に基づ
きオフセットの除去された発振周波数の制御が可能とな
る。
Description
【０００１】
【発明の属する技術分野】本発明は、入力信号がデジタ
ルコードで与えられるデジタルＦＭ変調器に関する。
ルコードで与えられるデジタルＦＭ変調器に関する。
【０００２】
【従来の技術】従来のデジタルＦＭ変調器の回路構成例
を以下に示す。図６は、従来例１の特開平６−３７８１
８号公報に開示された技術に該当する回路ブロック図で
ある。図６において、変調信号入力端子に入力された変
調信号１０１は、Ａ／Ｄ変換回路７でデジタル符号化さ
れ、乗算回路１で周波数偏位を示す変調度１０２の定数
と乗算され、加算回路２で中心周波数を示す定数１０３
を加えられて、ラッチ回路８を経由してダイレクト・デ
ジタル・シンセサイザ（以降、ＤＤＳとも言う）６に入
力される。このＤＤＳ６の出力は２分岐され、一方は出
力端子からＦＭ変調出力２０４とされ、他方はカウンタ
９に入力される。
を以下に示す。図６は、従来例１の特開平６−３７８１
８号公報に開示された技術に該当する回路ブロック図で
ある。図６において、変調信号入力端子に入力された変
調信号１０１は、Ａ／Ｄ変換回路７でデジタル符号化さ
れ、乗算回路１で周波数偏位を示す変調度１０２の定数
と乗算され、加算回路２で中心周波数を示す定数１０３
を加えられて、ラッチ回路８を経由してダイレクト・デ
ジタル・シンセサイザ（以降、ＤＤＳとも言う）６に入
力される。このＤＤＳ６の出力は２分岐され、一方は出
力端子からＦＭ変調出力２０４とされ、他方はカウンタ
９に入力される。
【０００３】カウンタ９は、所定周期の計数時間ごとに
パルス出力するゲートパルス発生回路１０のパルス周期
ごとにＤＤＳの出力信号をカウントし、その値と周波数
偏移の上限、下限値とを比較して所定の範囲を越えたと
きにラッチ信号をアクティブにして入力データをラッチ
し、最大周波数偏移を越えないようにしている。
パルス出力するゲートパルス発生回路１０のパルス周期
ごとにＤＤＳの出力信号をカウントし、その値と周波数
偏移の上限、下限値とを比較して所定の範囲を越えたと
きにラッチ信号をアクティブにして入力データをラッチ
し、最大周波数偏移を越えないようにしている。
【０００４】図７は、従来例２の特開平６−９７７３８
号公報に開示された技術に該当する回路ブロック図であ
る。図７において、入力変調信号１０１は、従来例１と
同様にＡ／Ｄ変換回路７に入力されデジタル符号化され
る。このデジタルデータは、第１のコンパレータ１２で
許容できる最大周波数および最小周波数に相当するデー
タと比較され、この両者のデータ範囲を越えた場合、第
１のデータ補正器１３によってこれらの値と置換され
る。この処理により、最大周波数偏位を越える周波数設
定コードがＤＤＳに入力されないようにしている。
号公報に開示された技術に該当する回路ブロック図であ
る。図７において、入力変調信号１０１は、従来例１と
同様にＡ／Ｄ変換回路７に入力されデジタル符号化され
る。このデジタルデータは、第１のコンパレータ１２で
許容できる最大周波数および最小周波数に相当するデー
タと比較され、この両者のデータ範囲を越えた場合、第
１のデータ補正器１３によってこれらの値と置換され
る。この処理により、最大周波数偏位を越える周波数設
定コードがＤＤＳに入力されないようにしている。
【０００５】このデータはさらに、減算回路１５におい
て１サンプル前の値との差を計算される。この計算され
た変化量は第２のコンパレータ１６で規定した値と比較
され、規定値より大きい場合には第２のデータ補正器１
７によって１サンプル前の値に規定値の変化量を加算し
た値を周波数設定コードとしてＤＤＳ６に入力し、ＦＭ
変調出力３０４のスペクトラムの異常拡散を防止してい
る。
て１サンプル前の値との差を計算される。この計算され
た変化量は第２のコンパレータ１６で規定した値と比較
され、規定値より大きい場合には第２のデータ補正器１
７によって１サンプル前の値に規定値の変化量を加算し
た値を周波数設定コードとしてＤＤＳ６に入力し、ＦＭ
変調出力３０４のスペクトラムの異常拡散を防止してい
る。
【０００６】
【発明が解決しようとする課題】しかしながら、上記の
従来例１および２は、入力信号のデジタルコードを得る
ためのＡ／Ｄ変換回路等でＤＣオフセット成分が発生し
た場合、ＦＭ変調出力の中心周波数のずれとして現れて
しまう問題点を伴う。この問題点の発生理由は下記の通
りである。
従来例１および２は、入力信号のデジタルコードを得る
ためのＡ／Ｄ変換回路等でＤＣオフセット成分が発生し
た場合、ＦＭ変調出力の中心周波数のずれとして現れて
しまう問題点を伴う。この問題点の発生理由は下記の通
りである。
【０００７】従来例１においては、変調出力の周波数を
監視して、周波数偏移の最大値を越えないようにしてい
るだけである。故に、実質的に中心周波数のずれを制御
できていない。
監視して、周波数偏移の最大値を越えないようにしてい
るだけである。故に、実質的に中心周波数のずれを制御
できていない。
【０００８】また、従来例２においては、変調信号の値
が最大周波数偏移に対応する値を越えないようにする制
御、および、１サンプル前の変調信号からの変化量が一
定値を越えないようにする制御を行っている。よって、
スペクトラムの異常拡散を防止できる。しかし、従来例
１と同様に、変調信号に含まれるＤＣオフセット分を除
去する機能を有しておらず、中心周波数のずれは防止で
きていない。
が最大周波数偏移に対応する値を越えないようにする制
御、および、１サンプル前の変調信号からの変化量が一
定値を越えないようにする制御を行っている。よって、
スペクトラムの異常拡散を防止できる。しかし、従来例
１と同様に、変調信号に含まれるＤＣオフセット分を除
去する機能を有しておらず、中心周波数のずれは防止で
きていない。
【０００９】本発明は、ＤＣオフセット成分によるＦＭ
変調出力の中心周波数のずれの除去を可能としたデジタ
ルＦＭ変調器を提供することを目的とする。
変調出力の中心周波数のずれの除去を可能としたデジタ
ルＦＭ変調器を提供することを目的とする。
【００１０】
【課題を解決するための手段】かかる目的を達成するた
め、本発明のデジタルＦＭ変調器は、変調度を決める定
数と入力信号とを乗算する乗算回路と、この乗算回路の
出力と中心周波数を決める定数とを加算する加算回路
と、加算結果のサンプルデータの平均値を求める平均化
回路と、この平均化回路の出力から中心周波数を示す定
数を減算する第１の減算回路と、減算結果を加算回路の
出力から減算する第２の減算回路と、この第２の減算回
路の出力を入力した入力値に基づいて基準発振器の発振
周波数を変化させるダイレクト・デジタル・シンセサイ
ザとを備え、入力信号に基づきオフセットの除去された
発振周波数の制御を可能としたことを特徴としている。
め、本発明のデジタルＦＭ変調器は、変調度を決める定
数と入力信号とを乗算する乗算回路と、この乗算回路の
出力と中心周波数を決める定数とを加算する加算回路
と、加算結果のサンプルデータの平均値を求める平均化
回路と、この平均化回路の出力から中心周波数を示す定
数を減算する第１の減算回路と、減算結果を加算回路の
出力から減算する第２の減算回路と、この第２の減算回
路の出力を入力した入力値に基づいて基準発振器の発振
周波数を変化させるダイレクト・デジタル・シンセサイ
ザとを備え、入力信号に基づきオフセットの除去された
発振周波数の制御を可能としたことを特徴としている。
【００１１】また、上記の平均値は少なくとも２つのサ
ンプルデータに基づき、入力信号を所定のサンプル周期
毎にデジタルコードで与えるとよい。
ンプルデータに基づき、入力信号を所定のサンプル周期
毎にデジタルコードで与えるとよい。
【００１２】
【発明の実施の形態】次に添付図面を参照して本発明に
よるデジタルＦＭ変調器の実施の形態を詳細に説明す
る。図１〜図５を参照すると、本発明のデジタルＦＭ変
調器の一実施形態が示されている。図１は本実施形態の
デジタルＦＭ変調器のブロック図、図２〜図５が図１の
回路の主要部における信号の形態を示す波形図である。
よるデジタルＦＭ変調器の実施の形態を詳細に説明す
る。図１〜図５を参照すると、本発明のデジタルＦＭ変
調器の一実施形態が示されている。図１は本実施形態の
デジタルＦＭ変調器のブロック図、図２〜図５が図１の
回路の主要部における信号の形態を示す波形図である。
【００１３】本実施形態のデジタルＦＭ変調器は、入力
の変調信号１０１と変調度を決める定数１０２を乗算す
る乗算回路１と、乗算回路１の出力と中心周波数を決め
る定数１０３とを加算する加算回路２と、その加算した
結果のデータの複数サンプルにおける平均値を求める平
均化回路３と、平均化回路３の出力から中心周波数を示
す定数１０３を減算する減算回路４と、その減算結果を
上述の加算回路２の出力から減算する減算回路５と、こ
の減算回路５の出力を入力した入力値に基づいて基準発
振器の発振周波数を変化させるＤＤＳ（ダイレクト・デ
ジタル・シンセサイザ）６とから成る。
の変調信号１０１と変調度を決める定数１０２を乗算す
る乗算回路１と、乗算回路１の出力と中心周波数を決め
る定数１０３とを加算する加算回路２と、その加算した
結果のデータの複数サンプルにおける平均値を求める平
均化回路３と、平均化回路３の出力から中心周波数を示
す定数１０３を減算する減算回路４と、その減算結果を
上述の加算回路２の出力から減算する減算回路５と、こ
の減算回路５の出力を入力した入力値に基づいて基準発
振器の発振周波数を変化させるＤＤＳ（ダイレクト・デ
ジタル・シンセサイザ）６とから成る。
【００１４】図２は、上記のように構成されるデジタル
ＦＭ変調器へ入力される入力変調信号１０１の信号レベ
ルを表した波形例を示している。図２中の点線で示した
波形がＤＣオフセットを含まない基準波形である。本実
施形態に適用される入力変調信号１０１には、基準波形
に対して所定量のＤＣオフセットΔＶを含んでいるもの
とする。
ＦＭ変調器へ入力される入力変調信号１０１の信号レベ
ルを表した波形例を示している。図２中の点線で示した
波形がＤＣオフセットを含まない基準波形である。本実
施形態に適用される入力変調信号１０１には、基準波形
に対して所定量のＤＣオフセットΔＶを含んでいるもの
とする。
【００１５】図３は、加算回路２の出力信号２０の時間
的変化を示している。同図中の点線で示した波形が周波
数オフセットを含まない理想的な基準波形である。しか
し、実線で示した波形が実際の出力波形であり、本来の
中心周波数Ｆに対して入力変調信号のＤＣオフセットΔ
Ｖに対応する周波数オフセットΔＦを含んでいる。
的変化を示している。同図中の点線で示した波形が周波
数オフセットを含まない理想的な基準波形である。しか
し、実線で示した波形が実際の出力波形であり、本来の
中心周波数Ｆに対して入力変調信号のＤＣオフセットΔ
Ｖに対応する周波数オフセットΔＦを含んでいる。
【００１６】図４は、平均化回路３の出力信号３０と減
算回路４の出力信号４０とを表している。平均化回路３
の出力信号３０は、本来の中心周波数＋ＤＣオフセット
による周波数のズレの成分とに応じた出力となる。ま
た、減算回路４の出力信号４０は、ＤＣオフセットによ
る周波数のズレ成分に応じた出力となる。
算回路４の出力信号４０とを表している。平均化回路３
の出力信号３０は、本来の中心周波数＋ＤＣオフセット
による周波数のズレの成分とに応じた出力となる。ま
た、減算回路４の出力信号４０は、ＤＣオフセットによ
る周波数のズレ成分に応じた出力となる。
【００１７】出力信号４０の理想値は、周波数オフセッ
トと同一値である。つまり、出力信号＝ΔＦ、の関係を
有する値である。この理想的な関係は、理論的に、平均
化回路３における平均化のための演算サンプル数を増す
程誤差がなく成立する。
トと同一値である。つまり、出力信号＝ΔＦ、の関係を
有する値である。この理想的な関係は、理論的に、平均
化回路３における平均化のための演算サンプル数を増す
程誤差がなく成立する。
【００１８】図５は、減算回路５の出力信号５０を示し
ており、この出力波形は加算回路２の出力から減算回路
４の出力を減算したものである。よって、図３に示した
出力信号２０から図４に示した出力信号４０を減算した
ものとなる。図４の出力値４０が理想値に近似すれば、
減算回路５の出力信号５０の中心値は、本来の中心周波
数Ｆと略一致する。故に、減算回路５の出力信号５０の
理想波形は、図３に点線で示した波形と一致する。
ており、この出力波形は加算回路２の出力から減算回路
４の出力を減算したものである。よって、図３に示した
出力信号２０から図４に示した出力信号４０を減算した
ものとなる。図４の出力値４０が理想値に近似すれば、
減算回路５の出力信号５０の中心値は、本来の中心周波
数Ｆと略一致する。故に、減算回路５の出力信号５０の
理想波形は、図３に点線で示した波形と一致する。
【００１９】次に、本実施形態の動作について説明す
る。各サンプルごとに入力される変調信号１０１は、乗
算回路１で変調度を決める定数１０２と乗算され、加算
回路２で中心周波数を決める定数１０３と加算され、瞬
時に発振すべき周波数設定コードに変換される。
る。各サンプルごとに入力される変調信号１０１は、乗
算回路１で変調度を決める定数１０２と乗算され、加算
回路２で中心周波数を決める定数１０３と加算され、瞬
時に発振すべき周波数設定コードに変換される。
【００２０】上述の入力の変調信号１０１にＤＣオフセ
ット成分ΔＶが含まれていると、加算回路２の出力信号
には、ＤＣオフセットによる周波数オフセットΔＦが含
まれてしまう。そこで、上記の加算回路２の出力信号を
平均化回路３で複数サンプルにおける平均値を求める。
ット成分ΔＶが含まれていると、加算回路２の出力信号
には、ＤＣオフセットによる周波数オフセットΔＦが含
まれてしまう。そこで、上記の加算回路２の出力信号を
平均化回路３で複数サンプルにおける平均値を求める。
【００２１】入力変調信号が音声信号のような周期性の
ある信号の場合、長期の平均値は「０」に近付くので平
均化回路３の出力信号３０として、「本来の中心周波数
Ｆ＋ＤＣオフセットによる周波数ずれの成分ΔＦを示す
周波数設定コード」が得られる。よって、平均化回路３
の出力信号３０からは、中心周波数Ｆを決める定数１０
３が減算回路４に入力されて減算される。減算回路４の
出力信号４０は、「ＤＣオフセットによる周波数ずれの
成分ΔＦを示す周波数設定コード」として出力され、こ
の出力信号４０は減算回路５へ供給される。
ある信号の場合、長期の平均値は「０」に近付くので平
均化回路３の出力信号３０として、「本来の中心周波数
Ｆ＋ＤＣオフセットによる周波数ずれの成分ΔＦを示す
周波数設定コード」が得られる。よって、平均化回路３
の出力信号３０からは、中心周波数Ｆを決める定数１０
３が減算回路４に入力されて減算される。減算回路４の
出力信号４０は、「ＤＣオフセットによる周波数ずれの
成分ΔＦを示す周波数設定コード」として出力され、こ
の出力信号４０は減算回路５へ供給される。
【００２２】減算回路５では、加算回路２の出力信号２
０である「ＤＣオフセットによる周波数ずれを含んだ瞬
時発振周波数の周波数設定コード」から、減算回路４の
出力信号４０である「ＤＣオフセットによる周波数ずれ
の成分ΔＦを示す周波数設定コード」を各サンプルごと
に減算した出力信号５０の、「ＤＣオフセットの影響を
除いた瞬時発振周波数の周波数設定コード」を得ること
ができる。
０である「ＤＣオフセットによる周波数ずれを含んだ瞬
時発振周波数の周波数設定コード」から、減算回路４の
出力信号４０である「ＤＣオフセットによる周波数ずれ
の成分ΔＦを示す周波数設定コード」を各サンプルごと
に減算した出力信号５０の、「ＤＣオフセットの影響を
除いた瞬時発振周波数の周波数設定コード」を得ること
ができる。
【００２３】この値をＤＤＳ（ダイレクト・デジタル・
シンセサイザ）６に与えると、ＤＤＳ６は「ＤＣオフセ
ットの影響を除いた瞬時発振周波数の周波数設定コー
ド」に対応した出力信号５０を出力する。このため、入
力変調信号１０１にＤＣオフセット成分ΔＶが含まれて
いても、周波数変調出力１０４における中心周波数のず
れを防止できる。
シンセサイザ）６に与えると、ＤＤＳ６は「ＤＣオフセ
ットの影響を除いた瞬時発振周波数の周波数設定コー
ド」に対応した出力信号５０を出力する。このため、入
力変調信号１０１にＤＣオフセット成分ΔＶが含まれて
いても、周波数変調出力１０４における中心周波数のず
れを防止できる。
【００２４】上記の実施形態のＦＭ変調器では、ＤＣオ
フセットを含む入力の変調信号に対応した周波数設定コ
ードから、周波数オフセットに対応する値を除いた周波
数設定コードをＤＤＳに入力する。この手順によって、
ＦＭ変調出力の中心周波数のずれを除去する。
フセットを含む入力の変調信号に対応した周波数設定コ
ードから、周波数オフセットに対応する値を除いた周波
数設定コードをＤＤＳに入力する。この手順によって、
ＦＭ変調出力の中心周波数のずれを除去する。
【００２５】また、平均化回路で入力の変調信号の複数
サンプルに渡る平均値に対応する周波数設定コードを求
める。この値は入力が周期的に変化する音声信号のよう
な信号の場合、本来の中心周波数を示す値に入力のＤＣ
オフセットに対応した周波数オフセットに相当する値を
加えた周波数設定コードとなる。
サンプルに渡る平均値に対応する周波数設定コードを求
める。この値は入力が周期的に変化する音声信号のよう
な信号の場合、本来の中心周波数を示す値に入力のＤＣ
オフセットに対応した周波数オフセットに相当する値を
加えた周波数設定コードとなる。
【００２６】よって、この値から中心周波数を示す周波
数設定コードを減算して、周波数オフセットに対応した
周波数設定コードを求め、さらにこの値を各サンプルご
との入力変調信号に対応する周波数設定コードから減算
する。この手順により、入力の変調信号からＤＣオフセ
ット分の影響を除去した周波数設定コードが得られ、Ｆ
Ｍ変調出力の周波数オフセット（中心周波数のずれ）が
防止できる。
数設定コードを減算して、周波数オフセットに対応した
周波数設定コードを求め、さらにこの値を各サンプルご
との入力変調信号に対応する周波数設定コードから減算
する。この手順により、入力の変調信号からＤＣオフセ
ット分の影響を除去した周波数設定コードが得られ、Ｆ
Ｍ変調出力の周波数オフセット（中心周波数のずれ）が
防止できる。
【００２７】なお、上述の実施形態は本発明の好適な実
施の一例ではあるがこれに限定されるものではなく、本
発明の要旨を逸脱しない範囲において種々変形実施可能
である。
施の一例ではあるがこれに限定されるものではなく、本
発明の要旨を逸脱しない範囲において種々変形実施可能
である。
【００２８】
【発明の効果】以上の説明より明らかなように、本発明
のデジタルＦＭ変調器は、変調度を決める定数と入力信
号とを乗算し、乗算した出力と中心周波数を決める定数
とを加算し、加算結果のサンプルデータの平均値を求
め、この平均値から中心周波数を示す定数を減算する。
減算結果を加算回路の出力から減算し、減算した出力値
に基づいて基準発振器の発振周波数を変化させる。上記
の処理手順により、入力信号に基づきオフセットの除去
された発振周波数の制御が可能となる。
のデジタルＦＭ変調器は、変調度を決める定数と入力信
号とを乗算し、乗算した出力と中心周波数を決める定数
とを加算し、加算結果のサンプルデータの平均値を求
め、この平均値から中心周波数を示す定数を減算する。
減算結果を加算回路の出力から減算し、減算した出力値
に基づいて基準発振器の発振周波数を変化させる。上記
の処理手順により、入力信号に基づきオフセットの除去
された発振周波数の制御が可能となる。
【００２９】よって、入力される変調信号にＤＣオフセ
ット成分が含まれていても、周波数変調出力に周波数オ
フセットが生じない。
ット成分が含まれていても、周波数変調出力に周波数オ
フセットが生じない。
【図１】本発明のデジタルＦＭ変調器の実施形態を示す
回路構成ブロック図である。
回路構成ブロック図である。
【図２】入力変調信号の形態例を示す図である。
【図３】加算回路の出力信号の形態例を示す図である。
【図４】平均化回路および第１の減算回路の出力信号の
形態例を示す図である。
形態例を示す図である。
【図５】第２の減算回路の出力信号の形態例を示す図で
ある。
ある。
【図６】従来例１のデジタルＦＭ変調器の回路構成を示
すブロック図である。
すブロック図である。
【図７】従来例２のデジタルＦＭ変調器の回路構成を示
すブロック図である。
すブロック図である。
１ 乗算回路 ２ 加算回路 ３ 平均化回路 ４ 第１の減算回路 ５ 第２の減算回路 ６ ＤＤＳ（ダイレクト・デジタル・シンセサイザ） ２０ 加算回路の出力信号 ３０ 平均化回路の出力信号 ４０ 第１の減算回路の出力信号 ５０ 第２の減算回路の出力信号 １０１ 入力変調信号 １０２ 変調度 １０３ 中心周波数 １０４ ＦＭ変調出力
Claims (3)
- 【請求項１】 変調度を決める定数と入力信号とを乗算
する乗算回路と、 該乗算回路の出力と中心周波数を決める定数とを加算す
る加算回路と、 前記加算結果のサンプルデータの平均値を求める平均化
回路と、 該平均化回路の出力から前記中心周波数を示す定数を減
算する第１の減算回路と、 前記減算結果を前記加算回路の出力から減算する第２の
減算回路と、 該第２の減算回路の出力を入力し該入力値に基づいて基
準発振器の発振周波数を変化させるダイレクト・デジタ
ル・シンセサイザとを備え、 前記入力信号に基づきオフセットの除去された前記発振
周波数の制御を可能としたことを特徴とするデジタルＦ
Ｍ変調器。 - 【請求項２】 前記平均値は、少なくとも２つの前記サ
ンプルデータに基づくことを特徴とする請求項１記載の
デジタルＦＭ変調器。 - 【請求項３】 前記入力信号は、所定のサンプル周期毎
にデジタルコードで与えられることを特徴とする請求項
１または２に記載のデジタルＦＭ変調器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13397496A JPH09321542A (ja) | 1996-05-28 | 1996-05-28 | デジタルｆｍ変調器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13397496A JPH09321542A (ja) | 1996-05-28 | 1996-05-28 | デジタルｆｍ変調器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09321542A true JPH09321542A (ja) | 1997-12-12 |
Family
ID=15117434
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13397496A Pending JPH09321542A (ja) | 1996-05-28 | 1996-05-28 | デジタルｆｍ変調器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09321542A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002344352A (ja) * | 2001-05-11 | 2002-11-29 | Sanyo Electric Co Ltd | 受信信号処理方法とその方法を利用可能なマッチトフィルタおよび携帯電話機 |
| CN102651643A (zh) * | 2011-02-28 | 2012-08-29 | 株式会社东芝 | 频率调制装置 |
| JP2012195929A (ja) * | 2011-02-28 | 2012-10-11 | Toshiba Corp | 周波数変調装置 |
| JP2015503302A (ja) * | 2011-12-15 | 2015-01-29 | パナソニック オートモーティブ システムズ カンパニー オブ アメリカ ディビジョン オブ パナソニックコーポレイション オブ ノース アメリカ | 赤外線ヘッドホンインターフェース信号のｆｍ変調のデジタル技術 |
-
1996
- 1996-05-28 JP JP13397496A patent/JPH09321542A/ja active Pending
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002344352A (ja) * | 2001-05-11 | 2002-11-29 | Sanyo Electric Co Ltd | 受信信号処理方法とその方法を利用可能なマッチトフィルタおよび携帯電話機 |
| JP4743996B2 (ja) * | 2001-05-11 | 2011-08-10 | 三洋電機株式会社 | 受信信号処理方法及びその方法を利用可能なマッチトフィルタ |
| CN102651643A (zh) * | 2011-02-28 | 2012-08-29 | 株式会社东芝 | 频率调制装置 |
| JP2012195929A (ja) * | 2011-02-28 | 2012-10-11 | Toshiba Corp | 周波数変調装置 |
| JP2015503302A (ja) * | 2011-12-15 | 2015-01-29 | パナソニック オートモーティブ システムズ カンパニー オブ アメリカ ディビジョン オブ パナソニックコーポレイション オブ ノース アメリカ | 赤外線ヘッドホンインターフェース信号のｆｍ変調のデジタル技術 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0758166B1 (en) | Frequency synthesizer | |
| US7643572B2 (en) | Modulator with controlled transmission bandwidth, and a corresponding method for controlling the transmission bandwidth | |
| US4689664A (en) | Circuit arrangement for deriving digital color signals from an analog television signal | |
| US5808493A (en) | Rational frequency division device and frequency synthesizer using the same | |
| US5398002A (en) | Automatic frequency control system by quadrature-phase in frequency or phase demodulating system | |
| JP2008035483A (ja) | 周波数シンセサイザ | |
| US4924168A (en) | Control apparatus for PWM-controlled, variable voltage/variable frequency inverters | |
| JPH0451098B2 (ja) | ||
| JP2762852B2 (ja) | 周波数安定化回路 | |
| JPH09321542A (ja) | デジタルｆｍ変調器 | |
| US7355457B2 (en) | Frequency synthesizer | |
| JPH1168557A (ja) | 基準周波数発生装置 | |
| US4468632A (en) | Phase locked loop frequency synthesizer including fractional digital frequency divider | |
| EP0378190B1 (en) | Digital phase locked loop | |
| JP2010166605A (ja) | 周波数シンセサイザ | |
| GB2107142A (en) | Frequency synthesisers | |
| EP0883928A1 (en) | Improvements in or relating to amplifiers | |
| JPH07143000A (ja) | 制御可能な発振器用の回路を使用する同期クロック生成方法 | |
| US6075387A (en) | Phase detector | |
| JPH0754908B2 (ja) | 周波数合成器 | |
| US6496553B1 (en) | PLL for reproducing standard clock from random time information | |
| JP2005204091A (ja) | Ｐｌｌ回路 | |
| JP2000286907A (ja) | デジタル復調装置 | |
| JPH0697738A (ja) | ディジタルｆｍ変調器 | |
| JPS59183380A (ja) | デイジタル位相検出器 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19990525 |