JPH09321318A

JPH09321318A - 可動ゲートを有する半導体素子

Info

Publication number: JPH09321318A
Application number: JP9026009A
Authority: JP
Inventors: Ronald Gutteridge; ロナルド・ジェイ・ガタリッジ; Margaret L Kniffin; マーガレット・エル・ニフィン; Zuoying L Zhang; ズーイング・エル・ザング; Raymond M Roop; レイモンド・エム・ループ
Original assignee: Motorola Inc
Current assignee: Motorola Solutions Inc
Priority date: 1996-01-25
Filing date: 1997-01-24
Publication date: 1997-12-12
Also published as: US5818093A; EP0785437A1

Abstract

(57)【要約】【課題】単一の垂直軸に沿った測定に限定されず、横
軸方向測定用の取り付け用ブラケットを必要とせず、し
かも高いばね定数も必要としない、可動ゲート半導体素
子を提供する。【解決手段】半導体素子（８）は、上面（３０）を有
する半導体基板（１４）上に可動ゲート（２０）を有す
る。ソースおよびドレイン領域（１６〜１９）が基板内
にあり、チャネル領域（２４，２５）が、ソースおよび
ドレイン領域の間にある。ゲートはソースおよびドレイ
ン領域上に懸垂されており、ゲートは基板の上面にほぼ
平行な面において移動可能となっている。一実施例で
は、素子は、アスペクト比が２：１ないし１０：１の間
のビーム（１０）に接続されたゲートを有する加速度計
である。また、ゲートは、チャネル領域の第１および第
２スレシホルド電圧に対応する第１および第２レベル
（２２，２３）を有することができる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、一般的に半導体素
子に関し、更に特定すれば、トランジスタの活性領域上
に懸垂された可動ゲートを有する半導体素子に関するも
のである。

【０００２】

【従来の技術】可動ゲートを有する電界効果トランジス
タは、既に加速度センサとして用いられている。しかし
ながら、かかるセンサが用いるゲートは、活性領域即ち
チャネル領域に垂直な面内で移動するゲートである。し
たがって、このような素子は、素子が形成されている基
板の表面に垂直な軸上の加速度しか検出することはでき
ず、そのために、単一軸に沿った加速度の測定に実際上
限定されることになる。また、これら従来のセンサは、
横方向の加速度の検出を必要とする用途では、取り付け
表面に垂直な面に基板を配置するためのブラケット(bra
cket) を取り付ける必要がある。例えば、かかる取り付
け用ブラケットは、自動車の前衝撃エア・バッグ・セン
サ用に使用されている。更に、これら従来のセンサは静
摩擦(stiction)に伴う問題を生じ易く、その結果高いば
ね定数を使用する。しかしながら、高いばね定数は、感
度の低下を招き、これらの素子を低加速度への応用には
適さないものにしてしまう。

【０００３】

【発明が解決しようとする課題】したがって、単一の垂
直軸に沿った測定に限定されず、横軸に沿った測定に特
殊な取り付け用ブラケットを必要とせず、しかも静摩擦
による問題を回避するために高いばね定数を必要としな
い、可動ゲート半導体素子が必要とされている。

【０００４】

【課題を解決するための手段】本発明の可動ゲート半導
体素子は、上面を有する半導体基板上に可動ゲートを有
する。ソースおよびドレイン領域が基板内に形成され、
チャネル領域）がソースおよびドレイン領域の間にあ
る。ゲートはソースおよびドレイン領域上に懸垂されて
おり、ゲートは基板の上面にほぼ平行な面において移動
可能となっている。一実施例では、素子は、アスペクト
比が２：１ないし１０：１の間のビームに接続されたゲ
ートを有する加速度計である。また、ゲートは、チャネ
ル領域の第１および第２スレシホルド電圧に対応する第
１および第２レベルを有することができる。

【０００５】

【発明の実施の形態】図１は、本発明の一実施例による
センサ即ち加速度計８を示す。センサ８は、ビーム１０
に接続された可動ゲート２０を有し、ビーム１０はアン
カー・ブロック即ちアンカー１２にその一端において固
定されている。ビーム１０は破断されて示されている
が、実際のセンサでは、アンカー・ブロック１２はゲー
ト２０のビーム１０への取り付け位置からは遠く離れて
いるからである。ゲート２０は、ソース領域１６，１７
およびドレイン領域１８，１９の上に位置する。これら
の領域は全て基板１４内に配されている（図１では、図
示を簡単にするために、ゲート２０は部分断面図で示さ
れている）。ソース／ドレイン領域１６，１８間にチャ
ネル領域２５が配置されており、第１トランジスタに対
応する。また、ソース／ドレイン領域１７，１９間にチ
ャネル領域２４が配置されており、第２トランジスタに
対応する。以下で更に詳しく説明するが、これら２つの
トランジスタは協同し、横方向面即ち基板１４に平行な
軸に沿った加速度の測定を行う。

【０００６】これら２つのトランジスタは互いに分離さ
れており、更に基板１４の他の部分ともフィールド誘電
体層２１によって分離され、ゲート酸化物層７がソース
／ドレイン領域１６ないし１９およびチャネル領域２
４，２５を覆う。また、以降の図に詳しく示すが、ポリ
シリコン基台６によってアンカー・ブロック１２が基板
１４に対して固定されている。フィールド誘電体層２１
およびゲート酸化物層７の上面１５上にフィールド窒化
物層（図２ないし図７に示す）が配されるが、図１で
は、図示を容易にするために、示されていない。

【０００７】従来の加速度計と比較して、センサ８の重
要な利点は、ゲート２０が基板１４に平行な面内で移動
することである。したがって、センサ８は、基板１４に
平行な軸に沿った加速度を検出するために使用すること
ができる。横方向の加速度はゲート２０の横方向の運動
を生じ、これがチャネル領域２４，２５を通過する電流
を変調する。この電流変調を用いて、加速度を検出する
ことができるが、以下で更に詳しく説明する。

【０００８】好ましくは、ゲート２０は第１レベル２２
と第２レベル２３とを含む。第１レベル２２は、チャネ
ル領域２４，２５に近い方に配置されたゲート２０の部
分に対応し、各チャネル領域の第１部分に比較的高いト
ランスクンダクタンスを与える。第２レベル２３は、チ
ャネル領域２４，２５の上に更に配置されたゲート２０
の部分に対応し、各チャネル領域の第２部分に比較的低
いトランスコンダクタンスを与える。

【０００９】通常、上述の２つのトランジスタからの出
力は、従来の差動増幅器に入力を与えるので、例えば、
温度、光、または電力のばらつきの影響による共通モー
ドのノイズは相殺される。より具体的には、検出トラン
ジスタの一方を流れる全ドレイン電流は、以下の式で記
述することができる。

【００１０】

【数１】Ｉ_D ＝Ｉ₁ Ｗ₁ ＋Ｉ₂ Ｗ₂ ここで、Ｗ₁ はゲート２０の第１レベル２２によって覆
われているトランジスタの幅、Ｗ₂ はゲート２０の第２
レベル２３によって覆われているトランジスタの幅、Ｉ
₁,Ｉ ₂はこれらの領域各々に流れ込む、単位幅当たりの
ドレイン電流を表わす。Ｉ₁ ，Ｉ₂ 間の差は、ゲート２
０のレベル２２，２３より低いスレシホルド電圧におけ
る差から生じる。本実施例では、スレシホルド電圧は、
チャネル領域とゲート２０との間の間隔を変化させるこ
とによって様々な値を取る。しかしながら、他の技法
（ゲートを部分的にメタライズするか、あるいはチャネ
ルの幅に沿ったゲート・ポリシリコンのドーピングを変
化させるというような）を用いても同一効果を得ること
ができる。

【００１１】加速力がダイ（即ち、基板１４）の面に平
行かつ検出トランジスタの長さに対して垂直な方向に印
加されると、ゲート構造は、距離ｙだけ横方向に変位す
る。可動ゲート構造の横方向変位は、Ｗ₁,Ｗ ₂の値を変
化させ、その結果、素子を流れる正味電流（Ｉ_D ）の変
調が得られる。この電流変化は、印加される加速度に比
例し、次の式で与えられる。

【００１２】

【数２】ΔＩ_D ＝ｙ（Ｉ₁ −Ｉ₂ ）可動ゲート構造の横方向の運動から生じる電流出力にお
ける変化と、他の入力信号（温度またはダイの面に垂直
な加速力のような）から生じる電流変化との間で区別す
るために、ゲート２０直下に２つ以上のトランジスタを
備え、他の疑似入力信号から所望の信号を分離できるよ
うに接続したセンサを設計することが望ましい。これ
は、ゲート２０の対向側にトランジスタを配置すること
により、これらのトランジスタの一方に対する横方向加
速度によるドレイン電流における変化を、対向するトラ
ンジスタのドレイン電流における変化と等しくかつ反対
方向とすることによって達成可能である。こうすると、
これら２つのトランジスタが差動対となるように接続す
ることができる。温度、光、または素子に垂直な面にお
ける加速度の変化によるドレイン電流の変化は、共通モ
ード信号として現われるので、ほぼ除外することができ
る。

【００１３】本実施例におけるゲート２０は第１および
第２レベル２２，２３を含むが、他の実施例では代わり
に単一のレベルを用いてもよいことも、当業者は認めよ
う。更に、望ましければ、レベル２２は、レベル２３よ
りもビーム１０から遠ざかるように形成することも可能
である。

【００１４】ソース／ドレイン領域１６ないし１９によ
って規定される２つのトランジスタは、エンハンスメン
ト・モード素子であることが好ましいが、デプリーショ
ン・モード素子(depletion modedevice)も使用すること
ができる。その理由は、ゲートがチャネル領域に垂直な
面で移動する先に述べたセンサとは異なり、本発明の垂
直な間隔は、ゲートの面内で作用する慣性力の影響を受
けず、スレシホルド電圧は一定を保持するからである。
また、ソース・ドレイン間電流は、ゲート電極の影響の
下でのチャネル領域の割合にしたがって変化する。した
がって、エンハンスメント・モード素子を用いると、双
方向検出（＋ｖｅまたは−ｖｅｇ）を行うことが可能と
なる。

【００１５】好適実施例では、ゲート２０は、チャネル
領域２４，２５全てを覆い、完全なチャネル被覆を与え
る。この完全な被覆は、チャネル領域の物理的および電
気的遮蔽を形成し、チャネルの幅全域にわたって表面電
位のより厳格な制御が可能となる。その結果、センサ出
力は、概して予測し易くなる。

【００１６】センサ８の製造について、図１に示した２
つの異なる断面図に対応した特定の製造シーケンスを示
す、図２ないし図７を参照しながら論ずることにする。
先ず、図２および図３は、図３に対応する断面図につい
て、ビーム１０およびゲート２０の形成を示す。図２に
おいて、フィールド誘電体層２１が基板１４の上面３０
上に形成されている。基板１４は、例えば、＜１００＞
結晶方位を有するｐ−型シリコンである。フィールド誘
電体層２１は、例えば、厚さが約１０，０００オングス
トロームで、従来から行われている基板１４の局所酸化
によって形成された酸化シリコンである。ここでは図２
および図３に示していないが、ソース／ドレイン領域１
６ないし１９は、フィールド誘電体層２１の形成に続い
て注入され、次いでゲート酸化物層７（これもここでは
図示されていない）によって被覆される。これについて
は、以降の図を参照しながら後に詳しく論ずることにす
る。次に、例えば、約１，４００オングストロームの厚
さを有する窒化シリコン層３４を、低圧化学蒸着（ＬＰ
ＣＶＤ）等によって堆積する。

【００１７】窒化シリコン層３４上に犠牲層３２を形成
し、ビーム１０の形成および構造的解放の後除去する
（図３参照）。犠牲層３２は、例えば、第１酸化シリコ
ン層３６をブランケット状に堆積(blanket diposite)す
ることによって形成することができる。第１酸化シリコ
ン層３６は、約４ないし７％重量の燐と約１，５００オ
ングストロームの厚さとを有する珪酸燐ガラス（ＰＳ
Ｇ）とすることができる。比較的薄い従来の窒化シリコ
ン層３８（図４および図６のみに示す）を次にブランケ
ット状に堆積し、後にゲート２０の第１レベル２２を形
成するためのパターニングを行う。パターニングについ
ては以下で論ずる。この断面図は第１レベル２２を通過
しないので、パターニングされた窒化物層３８は図２に
は現われない（図５および図７参照）。窒化物層３８
は、例えば、約４００オングストロームの厚さを有す
る。次に、パターニングされた窒化シリコン層３８（図
４および図６参照）および酸化シリコン層３６上に第２
酸化シリコン層４０をブランケット状に堆積する。酸化
シリコン層４０は、例えば、これも上述の層３６に用い
たＰＳＧ層と同一重量の燐と約１０，０００オングスト
ロームの厚さとを有するＰＳＧ層とすることが好まし
い。

【００１８】犠牲層３２の形成の後、例えば、従来のフ
ォトレジストおよび緩衝フッ化水素溶液(buffered hydr
ogen fluoridesolution)を用いて、後にポリシリコン基
台６を形成するための開口をその中に形成する。次に、
例えば、ＬＰＣＶＤを用いて、約３，０００ないし５，
０００オングストロームの厚さに、ブランケット・ポリ
シリコン層（図示せず）を堆積する。次に、従来のよう
にこのポリシリコン層にパターニングを行い、図２に示
すようなポリシリコン基台６とゲート２０を形成する。
このパターニングは、例えば、反応性イオン・エッチン
グによって行うことができる。

【００１９】ポリシリコン基台６とゲート２０の露出面
を酸化して、例えば、従来の熱プロセスを用いて酸化物
層５０と酸化物層５２とを得て、約４００オングストロ
ームの厚さの酸化物を形成する。次に、酸化物層５０，
５２にパターニングを行い、後にこのプロセスにおいて
ビーム１０との接点を作るための開口を形成する。この
パターニングは、例えば、反応性イオン・エッチングま
たはウエット・エッチングのいずれかによって行うこと
ができる。

【００２０】次に、ビーム１０を形成するが、縦方向の
剛度のために、ビーム１０は約２：１ないし１０：１の
アスペクト比を有することが好ましい。一好適実施例に
おいてビーム１０を設けるためには、ブランケット・ポ
リシリコン層（図示せず）は、好ましくは、例えば、約
３，０００ないし５００，０００オングストローム、更
に好ましくは、約２０，０００ないし１００，０００オ
ングストロームの厚さ（ビーム１０の高さに対応する）
を有するように堆積することが好ましい。一手法では、
この厚さのポリシリコン層は、約９００ないし１，２０
０℃の温度で、ジクロロシランのような塩素化シランの
水素還元による、従来のエピタキシャル反応器において
形成することができる。好ましくは、この水素還元の前
に、酸化物層５０，５２および酸化シリコン層４０の露
出した酸化物表面上に、核形成層を形成を行う。好適な
核形成層は、比較的薄いＬＰＣＶＤポリシリコン・ブラ
ンケット層である。

【００２１】厚いポリシリコン層を堆積した後に、従来
のフォトレジストおよびエッチング・プロセスを用いて
この層にパターニングを行い、ビーム１０とアンカー・
ブロック１２とを形成する。ビーム１０の所望アスペク
ト比を得るためには、このエッチングは良好な異方性を
有することが好ましく、例えば、四塩化炭素を用いた反
応性イオン・エッチングによって達成可能である。

【００２２】ビーム１０をパターニングした後、アニー
ル・プロセスを用いてビーム１０およびゲート２０内、
更にアンカー・ブロック１２およびポリシリコン基台６
内の応力を緩和する。このアニールを行う前に、酸化シ
リコン層３６，４０と同様の組成のブランケットＰＳＣ
層を、ビーム１０および酸化シリコン層４０上に堆積す
ることが好ましい。ブランケット層（図示せず）は、約
１０，０００オングストロームの厚さを有し、アニール
・プロセス後に残留するあらゆる応力傾斜(stressgradi
ent)を最少に抑えるのに役立つ。一手法では、アニール
を２段階で行い、最初の段階で約１，０００ないし１，
０５０℃の温度で約５時間アニールを行い、続いて第２
段階で、約１，０５０ないし１，１５０℃で約６０秒高
速熱アニール（ＲＴＡ）を行う。

【００２３】アニールの後、従来のメタライゼーション
および接点（図示せず）を形成する。次に、犠牲層３２
および先に述べたオプションのブランケット層を、例え
ば、６：１緩衝ＨＦ溶液において約３５℃で約１５分間
のウエット・エッチングによって除去する。犠牲層３２
の除去によって、ビーム１０およびゲート２０が解放さ
れる。尚、ここで注記すべきは、犠牲層３２の除去によ
って、酸化物層５０，５２もほぼ除去されることであ
る。図３は、犠牲層３２を除去した後のセンサ８を示
す。ビーム１０が下地のポリシリコンと直接接触してい
るような領域では、強力な力学的接合が形成されてい
る。したがって、ビーム１０は、ポリシリコン基台６を
介して、基板１４に固着されている。また、ビーム１０
はゲート２０にも固着されている。

【００２４】図４および図５は、更に、図５に対応する
断面図に沿った、上述のセンサ８の処理を示すものであ
る。図４および図５に関して論じる処理工程は、先に論
じた工程とほぼ同じであるが、次に述べるような変更が
ある。図４において、フィールド誘電体層２１が先と同
様に形成されている。次に、従来の犠牲酸化物膜（図示
せず）を用いて、例えば、基板１４内にドレイン領域１
８，１９およびソース領域１６，１７を注入する。次
に、従来のプロセスを用いて、これらのソース／ドレイ
ンおよびチャネル領域上に、ゲート酸化物層７を、例え
ば、約５００オングストロームの厚さに形成する。次
に、窒化シリコン層３４を先と同様に形成する。

【００２５】既に述べたように、犠牲層３２を形成する
が、ここで、パターニングされた窒化シリコン層３８が
この断面図に現われる。具体的には、酸化シリコン層３
６を形成した後、窒化シリコン層３８をブランケット状
に堆積し、先に行ったようにパターニングを行う。次
に、エッチ・ストップとして用いるために、ゲート２０
の第１レベル２２（図５参照）に対応する領域内で、窒
化シリコン層３８にパターニングを行う。この処理は、
以下の説明で更に明白となろう。窒化シリコン層３８に
パターニングを行ったのち、酸化シリコン層３６および
窒化シリコン層３８のパターニングされた部分の上に、
酸化シリコン層４０をブランケット状に堆積する。

【００２６】上述のように犠牲層３２を完全に形成した
後、窒化シリコン層３８をエッチ・ストップとして、酸
化シリコン層４０内に開口を形成する。これらの開口
は、後に、ゲート２０の第１レベル２２を形成する際に
用いられる。好ましくは、これらの開口の形成は、ポリ
シリコン基台６（図２参照）のために犠牲層３２に開口
を形成するために用いた工程と同一のエッチング工程に
おいて行う。エッチング時間は、第１および第２酸化シ
リコン層３６，４０を組み合わせた厚さを除去するよう
に選択する。このようにして、上述のように、ポリシリ
コン基台６のために、酸化シリコン層３６，４０双方を
完全に貫通する開口を形成するが、窒化シリコン層３８
は、ゲート２０の近傍において、酸化シリコン層３６の
下地部分のエッチングを防止する。このように選択され
たエッチング時間の結果、第２二酸化シリコン層４０が
多少オーバーエッチングされるが、横方向寸法の制御
は、十分受容可能な許容範囲内である。図５に見られる
ように、パターニングされた窒化シリコン層３８の位置
は、ゲート２０の第１レベル２２に対応する。

【００２７】窒化シリコン層３８上にこれらの開口を形
成した後、先に図２について述べたように、ブランケッ
ト・ポリシリコン層（図示せず）を形成し、パターニン
グを行うことによってゲート２０を設ける。次に、先に
述べたように、ゲート２０の酸化によって酸化物層５２
を形成する。酸化物層５２にパターニングを行い、ゲー
ト２０と次に形成されるビーム１０との間の接点のため
の開口を設ける。続いて、上述のように、厚いポリシリ
コン層を堆積し、パターニングを行って、所望のアスペ
クト比を有するビーム１０を得る。先に述べたようにセ
ンサ８にアニールを施し、次いで、先に論じたように犠
牲層３２を除去する。

【００２８】図５は、犠牲層３２から解放された後のゲ
ート２０およびビーム１０を示す。矢印６０は、例え
ば、横方向の加速に応答しての、ゲート２０およびビー
ム１０の概略的な変位方向を示す。ビーム１０の典型的
な変位は約０．２ミクロンである。ゲート２０のレベル
２２，２３を図５に示し、先に論じたように、各トラン
ジスタのチャネル領域に、２つの異なるトランスコンダ
クタンスを与える。図５に示すゲート２０の輪郭に対す
る第１レベル２２の物理的位置は、ゲート２０の横方向
変位が隣接する構造による制約を受けないように選択す
ることが好ましい。

【００２９】先に論じたように、ドレイン領域１８，１
９は、加速度検出用の差動トランジスタ対として作用す
る２つのトランジスタに対応する。矢印６０の方向にお
けるゲート２０の変位は、ゲート２０の第１レベル２２
の影響の下でチャネル領域２５（図１参照）の幅を広げ
ると同時に、ゲート２０の対向側の第１レベル２２の影
響の下でチャネル領域２４（図１参照）の幅を狭める。
これは、第１トランジスタの利得増大と、第２トランジ
スタの利得減少とをもたらすという効果がある。ある固
定したゲート電圧において、この変位が変化すると、２
つのトランジスタのソース・ドレイン間電流は単調に変
動するが、逆方向となる。

【００３０】図５に見られるように、犠牲層３２を除去
するために用いるエッチングは、窒化シリコン層３８も
攻撃し、大量に除去してしまう。また、この工程におい
て、窒化シリコン層３４もエッチングされるが、窒化シ
リコン層３４は、最初に形成されるときに、この薄化が
考慮されるので、十分な厚さが与えられている。

【００３１】図６および図７は、図７に対応する第３断
面図に沿った、センサ８の形成を示す。ここでも、先に
論じた工程とほぼ同一の処理工程が図６および図７に示
されている。図６において、フィールド誘電体層２１、
ソース／ドレイン領域１６，１８、およびゲート酸化物
層７は、上述と同様に形成される。窒化シリコン層３４
および犠牲層３２も、上述と同様に形成される。ここで
も、後にゲート２０の第１レベル２２（図７参照）が形
成される領域にほぼ対応するように、窒化シリコン層３
８にパターニングを行う。先に述べたように、ゲート２
０上に酸化物層５２を形成する。尚、ビーム１０はゲー
ト２０の異なる部分と接触するので、この断面図に示す
酸化物層５２は開口を有していないことを注記してお
く。図７は、先と同様に行われた犠牲層３２の除去の後
のセンサ８を示すものである。

【００３２】本発明と共に用いて有用な処理が、１９９
３年１月１９日にGutteridge et al. に特許された、"M
icromachinedCapacitor Structure and Method for Mak
ing"と題する、米国特許番号第５，１８１，１５６号に
更に詳細に記載されている。この特許の内容は本願でも
使用可能である。

【００３３】これまで図示し説明してきたセンサ８は、
基板に対して横軸に沿った加速度を測定し、一次元の検
出を行うことができる。しかしながら、第２センサを追
加することによって、二次元検出も達成可能である。更
に、基板１４の表面に垂直な軸上に感度を有する第３セ
ンサによって、三次元検出も達成可能である。かかる垂
直軸センサは既知であり、ここに述べた処理と併用可能
性のある処理を用いて形成可能である。

【００３４】センサ８のばね定数は、従来のセンサのそ
れよりも有利である。長さおよび幅が固定された単純な
カンチレバー型ビームでは、横方向のばね定数が、ビー
ムの厚さまたは高さの線形関数であるが、垂直方向で
は、ばね係数はビームの厚さの３乗で増大する。したが
って、ビームのアスペクト比（即ち、厚さ対横方向の
幅）を１：１からＸ：１に高めることによって（Ｘはビ
ームの厚さ）、垂直方向のばね定数が横方向のばね定数
よりもＸ² 大きいセンサを構築することができる。これ
は、センサ８のような、表面微細加工素子にとっては有
利である。対照的に、従来のセンサは、動作中または製
造の間に遭遇する表面引力を考慮する必要性のために、
ばね係数は高く感度は低く限定される。

【００３５】ビーム１０は、好ましくは単一の端部に締
結されるものとして先に例示したが、他の実施例では、
ビーム１０は、各端部においてアンカー・ブロックに締
結し、ゲート２０をビーム１０の中間当たりに懸垂させ
てもよい。更に、多数のビームまたは係留部(tether)を
用いて、ゲート２０を懸垂させ、傾斜力に対する感度を
弱めることも可能である。

【００３６】また、ソース／ドレイン領域１６ないし１
９は、ほぼ直線的な配列として示した。ビーム１０の長
さは、ゲート２０の変位に比較すると比較的長いので、
ゲート２０の移動は本質的に直線であり、これが直線的
のソース／ドレイン領域に対応する。しかしながら、ビ
ームが短い場合、円弧状のソース／ドレイン領域が好ま
しい場合がある。これは、曲線状経路に対応する。

【００３７】以上の説明から、加速度計を含むセンサ全
般に使用可能な、可動ゲートを有する新規な半導体素子
が提供されたことが認められよう。本発明による素子
は、特殊な取り付け用ブランケットを必要とせずに、基
板に平行な横軸に沿った加速度の検出を可能にする。更
に、このようなセンサを２つ単一のダイ上に用いて、２
次元の加速度を測定することができ、しかもこれらのセ
ンサは静摩擦の問題を回避するための高いばね定数を必
要としない。本発明素子の応用例は、側面および前方エ
ア・バッグ・システム、アクティブ・サスペンション・
システム(activesuspension system)、車両安定システ
ム、アクティブ・エンジン搭載部(activeengine mount
s)、およびノイズ相殺システムが含まれる。更に他の利
点は、上述のプロセスは標準の相補型金属酸化物半導体
（ＣＭＯＳ）と容易に統合可能であるので、例えば、セ
ンサ８と同一基板１４上に、分解回路(resolving circu
itry) を組み込み可能なことである。上述の説明は、本
発明の方法および実施例の例を単に開示し記載したもの
に過ぎない。当業者には理解されようが、本発明は、そ
の精神または本質的な特徴から逸脱することなく、他の
特定形態にも具体化が可能である。したがって、本発明
の開示は、特許請求の範囲に記載された本発明の範囲の
例示であって限定を意味するものではない。

【図面の簡単な説明】

【図１】本発明によるセンサの一部分の簡略斜視図。

【図２】図１のセンサの形成を示す、第１断面図に沿っ
た断面図。

【図３】図１のセンサの形成を示す、第１断面図に沿っ
た断面図。

【図４】図１のセンサの形成を示す、第２断面図に沿っ
た断面図。

【図５】図１のセンサの形成を示す、第２断面図に沿っ
た断面図。

【図６】図１のセンサの形成を示す、第３断面図に沿っ
た断面図。

【図７】図１のセンサの形成を示す、第３断面図に沿っ
た断面図。

【符号の説明】

６ポリシリコン基台７ゲート酸化物層８加速度計１０ビーム１２アンカー・ブロック１４基板１６，１７ソース領域１８，１９ドレイン領域２０可動ゲート２１フィールド誘電体層２２第１レベル２３第２レベル２４，２５チャネル領域３２犠牲層３４窒化シリコン層３６第１酸化シリコン層３８窒化シリコン層４０第２酸化シリコン層５０酸化物層５２酸化物層

───────────────────────────────────────────────────── フロントページの続き (72)発明者ズーイング・エル・ザングアメリカ合衆国アリゾナ州ギルバート、ウエスト・リア・レーン1698 (72)発明者レイモンド・エム・ループアメリカ合衆国アリゾナ州スコッツデール、イースト・ゴールド・ダスト・アベニュー6302

Claims

【特許請求の範囲】

【請求項１】半導体素子（８）であって：上面（１５）
を有する半導体基板（１４）；前記半導体基板内に配さ
れた第１ソース領域（１６）および第１ドレイン領域
（１８）；前記第１ソース領域と前記第１ドレイン領域
との間に配されたチャネル領域（２５）；および前記第
１ソース領域および前記第１ドレイン領域の上に配され
たゲート（２０）であって、前記半導体基板の前記上面
に対してほぼ平行な面において移動可能な前記ゲート
（２０）；から成ることを特徴とする半導体素子
（８）。
【請求項２】センサ（８）であって：上面（１５）を有
する半導体基板（１４）；前記半導体基板内に配された
第１ソース領域（１６）および第１ドレイン領域（１
８）；前記第１ソース領域と第１ドレイン領域との間に
配されたチャネル領域（２５）；前記第１ソース領域お
よび前記第１ドレイン領域の上に配されたポリシリコン
・ゲート（２０）であって、前記ゲートは、前記半導体
基板の前記上面に対してほぼ平行な面において移動可能
であり、前記ゲートは第１レベル（２２）と第２レベル
（２３）とを含み、前記第１レベルは前記チャネル領域
上の第１の高さに対応し、前記第２レベルは前記チャネ
ル領域上の第２の高さに対応し、前記第１の高さは前記
第２の高さよりも低い前記ゲート（２０）；および前記
ゲートの中央部分において、該ゲートに接続されたポリ
シリコン・ビーム（１０）であって、前記ビームの一端
は、前記半導体基板に対して固着されたアンカー（１
２）に接続され、約２：１ないし１０：１の間のアスペ
クト比を有する前記ポリシリコン・ビーム（１０）；か
ら成ることを特徴とするセンサ（８）。
【請求項３】半導体素子（８）の形成方法であって：上
面（１５）を有する半導体基板（１４）を用意する段
階；前記半導体基板を覆う犠牲層（３２）を形成する段
階；前記犠牲層内にベース（６）を形成し、前記犠牲層
上にゲート（２０）を形成する段階；前記ベースおよび
前記ゲート上にポリシリコン層を形成する段階；前記ポ
リシリコン層にパターニングを行い、前記ゲートと前記
ベースとに接続されたビーム（１０）を設ける段階；お
よび前記犠牲層を除去することによって、前記ゲートを
前記上面にほぼ平行な面で移動可能とする段階；から成
ることを特徴とする方法。