JPH09298651A - 画像処理装置 - Google Patents

Abstract

(57)【要約】 【課題】 システム動作のスループット低下を避け、イ
メージメモリの分割使用や、複数の外部機器との同時入
出力を実現した画像処理装置を提供する。 【解決手段】 ホストコンピュータ１１、外部機器１
２，１３からの画像データはデータ選択器１８，１９か
らデータバスコントローラ２０および２１に入力され、
データを書き込むイメージメモリが選択され、イメージ
メモリアクセスコントローラ２２，２３によってイメー
ジメモリ２７，２８に書き込まれる。この時、エリア信
号発生器１７で書き込むイメージデータの領域が制限さ
れる。イメージメモリ２７，２８のデータを読み出すと
きは、データ選択器１８，１９で読み出しデータが選択
される。ホストコンピュータ１１、外部機器１２，１３
は独立して入力、出力が可能であり、また、同時に複数
の外部機器等への出力も可能である。さらに、複数のイ
メージメモリを１つとして使用可能である。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、ホストコンピュー
タと、複写機、スキャナ、プリンタ等の外部機器に接続
し、ホストコンピュータや外部機器からの画像データを
メモリに書き込み、一旦書き込まれた画像データをホス
トコンピュータや外部機器に出力する画像処理装置に関
するものである。

【０００２】

【従来の技術】近年、ホストコンピュータと、複写機、
スキャナ、プリンタ等の外部機器の間にエンジニアリン
グ・サブ・システム（以下ＥＳＳと称す）を接続し、ホ
ストコンピュータで作成したコンピュータ・グラフィッ
ク画像等を複写機、プリンタ等に出力させたり、逆に、
スキャナ、複写機等で読み取った画像データをホストコ
ンピュータのＣＲＴに出力させたりするシステムが構築
されている。外部機器はＬＡＮのようなネットワークを
用いると複数台接続することができ、広域なシステムを
構築することができる。

【０００３】このようなシステムでホストコンピュータ
から転送される画像データを複写機やプリンタ等の外部
機器に出力するには、ホストコンピュータから転送され
る画像データをＥＳＳ内のイメージメモリに書き込み、
書き込み終了後、画像データをイメージメモリから読み
出し、所定の外部機器に画像データを転送する工程が必
要となる。

【０００４】また、スキャナ、複写機等で読み取った画
像データをホストコンピュータのＣＲＴに出力させるに
は、複写機等で読み取った画像データをＥＳＳ内のイメ
ージメモリに書き込み、書き込み終了後、画像データを
イメージメモリから読み出しホストコンピュータに画像
データを転送する工程が必要となる。

【０００５】上記のような機能を有する従来のシステム
では、例えば、ホストコンピュータから転送された画像
を複数の外部機器に同時に出力することができないの
で、同じ画像データを複数の外部機器に出力するために
は、ホストコンピュータから転送される画像データをＥ
ＳＳ内のイメージメモリに書き込み、書き込み終了後、
画像データをイメージメモリから読み出し、所定の外部
機器に画像データを転送するといった工程を複数回繰り
返さなければならないため、多大な時間が必要になって
しまう。

【０００６】さらに、例えば、Ａ３サイズの画像データ
を書き込むことができるイメージメモリを実装している
システムで、Ａ４サイズの画像データをホストコンピュ
ータから転送してイメージメモリに書き込み、書き込ま
れた画像データを複写機に出力するような場合、従来
は、Ａ４サイズ分の画像データをイメージメモリから読
み出している時、残りのＡ４サイズ分のイメージメモリ
領域にアクセスできないため、メモリの使用効率が低下
していた。また、このようなプリント動作を連続して行
なう場合、Ａ４サイズ分の画像データ全てが読み出され
てから、ホストコンピュータから転送される画像データ
を書き込み始めるので、プリント動作のスループットが
低下していた。

【０００７】このようなメモリ使用効率の低下、動作ス
ループットの低下を避ける１つの手段として、メモリを
分割できる構成にして、分割したそれぞれのメモリを独
立に動作させることが考えられる。このような手段につ
いては、例えば、特開平２−１３７０４０号公報や特公
平６−９３２４４号公報などに記載されている。

【０００８】特開平２−１３７０４０号公報に記載され
ている装置は、アドレス発生器から生成されるアドレス
をイメージメモリに供給し、その中の特定の１ビットを
イメージメモリのチップイネーブル信号として使用し、
分割したそれぞれのイメージメモリが独立して動作でき
る構成になっている。しかし、チップイネーブル信号が
アドレスの特定のビットであるため、チップイネーブル
信号は排他的になるので分割したそれぞれのイメージメ
モリに同時にアクセスすることができない。また、特公
平６−９３２４４号公報に記載されている装置は、２枚
のメモリを１組として使用し、片方のメモリに対するア
ウトプットイネーブル信号がアクティブの時は、もう片
方のメモリに対するアウトプットイネーブル信号がイン
アクティブになるように構成されている。つまり、片方
のメモリが書き込み動作をしている時は、もう片方のメ
モリは読み出し動作を行なうことになる。しかし、この
ような構成では、メモリに書き込まれたデータを複数の
外部機器に同時に出力することはできない。

【０００９】

【発明が解決しようとする課題】本発明は、上述した事
情に鑑みてなされたもので、システム動作のスループッ
ト低下を避け、イメージメモリの分割使用や、複数の外
部機器との同時入出力を実現した画像処理装置を提供す
ることを目的とするものである。

【００１０】

【課題を解決するための手段】請求項１に記載の発明
は、外部機器と接続され複数のイメージメモリに対して
前記外部機器とのデータの入出力を実行する画像処理装
置において、複数の前記イメージメモリに対してそれぞ
れ接続された複数のメモリアクセスコントローラと、複
数の前記メモリアクセスコントローラが前記イメージメ
モリにそれぞれ独立にアクセスする第１のモードあるい
は前記メモリアクセスコントローラの１つであるマスタ
コントローラが複数の前記イメージメモリを１つのイメ
ージメモリとしてアクセスする第２のモードを選択して
複数の前記メモリアクセスコントローラを制御する制御
手段を有することを特徴とするものである。

【００１１】請求項２に記載の発明は、請求項１に記載
の画像処理装置において、前記第２のモードのときに
は、前記マスタコントローラから他のメモリアクセスコ
ントローラであるスレーブコントローラに対して制御信
号が出力され、該制御信号によりスレーブコントローラ
は前記イメージメモリに対してアクセスが禁止されるこ
とを特徴とするものである。

【００１２】請求項３に記載の発明は、請求項２に記載
の画像処理装置において、前記マスタコントローラと前
記スレーブコントローラは同じアーキテクチャーである
ことを特徴とするものである。

【００１３】請求項４に記載の発明は、請求項１に記載
の画像処理装置において、外部機器と接続され複数のイ
メージメモリに対して前記外部機器とのデータの入出力
を実行する画像処理装置において、前記外部機器に対応
してデータの入出力を制御するデータ選択器と、前記外
部機器から入力される制御信号に基づいてデータバス上
のデータが有効であることを示すエリア信号を出力する
エリア信号発生器を有し、前記メモリアクセスコントロ
ーラは、前記エリア信号発生器から出力された前記エリ
ア信号に基づいて動作することを特徴とするものであ
る。

【００１４】請求項５に記載の発明は、請求項４に記載
の画像処理装置において、前記データ選択器及び前記イ
メージメモリアクセスコントローラから入出力されるデ
ータを制御するデータバスコントローラを有することを
特徴とするものである。

【００１５】請求項６に記載の発明は、請求項５に記載
の画像処理装置において、前記データバスコントローラ
は、接続されている外部機器の数とイメージメモリの数
のどちらか多い方の数だけ設けられていることを特徴と
するものである。

【００１６】請求項７に記載の発明は、請求項５に記載
の画像処理装置において、前記データバスコントローラ
は、１つの前記外部機器から入力されたデータをいくつ
かの前記メモリアクセスコントローラへ出力可能である
ことを特徴とするものである。

【００１７】請求項８に記載の発明は、請求項５に記載
の画像処理装置において、前記データバスコントローラ
は、前記メモリアクセスコントローラからのデータを他
の１以上の前記メモリアクセスコントローラへ転送可能
であることを特徴とするものである。

【００１８】請求項９に記載の発明は、請求項５に記載
の画像処理装置において、前記制御手段は、ホストコン
ピュータからの指示に基づいて各部を制御し、前記デー
タバスコントローラは前記ホストコンピュータとのデー
タの入出力をも制御することを特徴とするものである。

【００１９】請求項１０に記載の発明は、請求項５に記
載の画像処理装置において、前記データバスコントロー
ラは、データバス上のデータが無効である期間に所定の
非有効データ値を入出力することを特徴とするものであ
る。

【００２０】請求項１１に記載の発明は、請求項４に記
載の画像処理装置において、前記メモリアクセスコント
ローラは、前記エリア信号発生器から出力される前記エ
リア信号と与えられたアクセス位置情報に基づいてアド
レス変換を行ない、前記イメージメモリに対するデータ
の読出または書込を行なうことを特徴とするものであ
る。

【００２１】請求項１２に記載の発明は、請求項１１に
記載の画像処理装置において、前記メモリアクセスコン
トローラは、前記アドレス変換によってイメージの変換
処理を行なうことを特徴とするものである。

【００２２】請求項１３に記載の発明は、請求項４に記
載の画像処理装置において、前記データ選択器は複数の
前記イメージメモリから読み出されたデータのいずれも
選択可能であり、１つのイメージメモリから読み出され
たデータをいくつかの前記データ選択器で選択して前記
外部機器へ出力できることを特徴とするものである。

【００２３】請求項１４に記載の発明は、請求項４に記
載の画像処理装置において、前記メモリアクセスコント
ローラは、エリア信号発生器から出力されるエリア信号
が有効でなくても、新たな同期信号に同期して前記イメ
ージメモリにアクセスするモードを有することを特徴と
するものである。

【００２４】請求項１５に記載の発明は、請求項４に記
載の画像処理装置において、前記メモリアクセスコント
ローラは、通常のアクセスモードとともに高速ページア
クセスモードを有していることを特徴とするものであ
る。

【００２５】請求項１６に記載の発明は、請求項４に記
載の画像処理装置において、前記メモリアクセスコント
ローラは、内部にＦＩＦＯを内蔵しており、該ＦＩＦＯ
にデータを書き込むタイミングを設定可能であることを
特徴とするものである。

【００２６】

【発明の実施の形態】図１は、本発明の画像処理装置の
第１の実施の形態を示す構成図である。図中、１はホス
トコンピュータ、２は制御部、３は外部機器、４はデー
タ選択器、５はマスタイメージメモリアクセスコントロ
ーラ、６はスレーブイメージメモリアクセスコントロー
ラ、７はイメージメモリ、８はバッファである。図中の
破線は制御信号を示している。また、イメージメモリア
クセスコントローラをＩＭＡＣと略して示している。以
下の説明中でもこの略語を用いることがある。

【００２７】複数の外部機器３は、例えば複写機やプリ
ンタ、スキャナ、あるいはコンピュータなどであり、そ
れぞれに対応して設けられたデータ選択器４に接続され
ている。データ選択器４は、マスタイメージメモリアク
セスコントローラ５および複数のスレーブイメージメモ
リアクセスコントローラ６に接続されており、そのいず
れかを選択して外部機器３と接続する。

【００２８】マスタイメージメモリアクセスコントロー
ラ５およびスレーブイメージメモリアクセスコントロー
ラ６は、それぞれイメージメモリ７に対応して設けられ
ており、対応するイメージメモリ７に対してアクセスを
行なう。マスタイメージメモリアクセスコントローラ５
は、対応するイメージメモリ７にアクセスするととも
に、他のイメージメモリ７に対してもアクセスするモー
ドを有している。このモードのときにはスレーブイメー
ジメモリアクセスコントローラ６に対してアクセスを禁
止する制御信号を送出し、複数のイメージメモリ７を１
つのメモリとして使用できる。スレーブイメージメモリ
アクセスコントローラ６は、マスタイメージメモリアク
セスコントローラ５からアクセスを禁止する制御信号が
入力されていない場合のみ、対応するイメージメモリ７
をアクセスする。スレーブイメージメモリアクセスコン
トローラ６に対応するイメージメモリ７は、対応するス
レーブイメージメモリアクセスコントローラ６とマスタ
イメージメモリアクセスコントローラ５との間にそれぞ
れバッファ８を有しており、データの衝突を回避してい
る。

【００２９】マスタイメージメモリアクセスコントロー
ラ５、スレーブイメージメモリアクセスコントローラ６
は、制御部２からの指示に従って、種々のアドレス変換
を行なうことが可能である。これにより、画像の位置の
移動や回転、鏡像処理や、複写、塗りつぶし処理等、種
々の変換処理を書込時あるいは読出時に行なうことがで
きる。

【００３０】制御部２は、ホストコンピュータ１からの
指示に従って各部を制御する。データ選択器４に対して
は、データの入出力を行なうマスタイメージメモリアク
セスコントローラ５あるいは複数のスレーブイメージメ
モリアクセスコントローラ６のいずれかを選択させる。
また、マスタイメージメモリアクセスコントローラ５お
よびスレーブイメージメモリアクセスコントローラ６に
対しては、それぞれのイメージメモリ７を独立して用い
るか、マスタイメージメモリアクセスコントローラ５に
よって１つのイメージメモリとして使用するかを制御す
る。また、アクセスモードの選択も行なう。アクセスモ
ードとして、通常のアクセスモードとともに、高速ペー
ジモードでのアクセスも可能であり、リフレッシュモー
ドも有する。さらに、データ選択器４とマスタイメージ
メモリアクセスコントローラ５、スレーブイメージメモ
リアクセスコントローラ６を結ぶデータバス上のデータ
が有効か無効かを示すエリア信号をマスタイメージメモ
リアクセスコントローラ５およびスレーブイメージメモ
リアクセスコントローラ６に対して送出する。このほ
か、イメージメモリ７上のアクセス位置やイメージの変
換処理に関する情報など、種々のデータの受け渡しも行
なう。

【００３１】この第１の実施の形態における動作の概要
を説明する。まず、各イメージメモリ７を独立して使用
するモードの場合について説明する。このモードでは、
それぞれの外部機器３が独立して入出力可能であり、マ
スタイメージメモリアクセスコントローラ５、スレーブ
イメージメモリアクセスコントローラ６がそれぞれ独立
して動作する。外部機器５からのイメージデータを書き
込む際には、データ選択器４がいずれかのデータバスを
選択し、外部機器５から送られてくるイメージデータを
選択したデータバス上に送出する。このとき、制御部２
は、データバス上に送出されるイメージデータに同期し
て、エリア信号を出力する。このエリア信号はデータバ
ス上に送出されるイメージデータの有効あるいは無効を
示すものであり、データバス上に送出されるイメージデ
ータの内の一部のみを有効とすることも可能である。こ
のエリア信号によって、外部機器５から送られてくるイ
メージデータの切り出しが可能である。

【００３２】データ選択器４によって選択されたイメー
ジバスに対応するイメージメモリアクセスコントローラ
では、制御部２から出力されるエリア信号をもとに、イ
メージバス上のイメージデータを取り込み、そのイメー
ジデータをイメージメモリ７に対して書き込む。このと
き、イメージメモリアクセスコントローラは制御部２か
ら指示された書込位置に従って書込アドレスを生成し、
アクセスを行なう。また、変換処理の指示がある場合に
は、アドレス変換を行なって変換処理を実行する。例え
ば、エリア信号による切り出し位置と書込位置を異なら
せることによってイメージの位置の移動が可能である。
また、書込方向を異ならせることによって回転や鏡像変
換が可能である。

【００３３】イメージメモリ７に格納されているイメー
ジデータを読み出す際には、データ選択器４は出力する
イメージデータが格納されているイメージメモリ７に対
応するデータバスを選択しておく。そして、イメージメ
モリアクセスコントローラがイメージメモリからイメー
ジデータを読み出してデータバスに送出する。このとき
にも、イメージメモリアクセスコントローラは読出アド
レスを変換することによってイメージデータの変換処理
が可能である。また、制御部２からのエリア信号に基づ
き、読み出したイメージデータの一部のみを切り出すこ
とも可能である。データバス上に送出されたイメージデ
ータはデータ選択器４を介して外部機器３へと送出され
る。複数のデータ選択器４が同じデータバスを選択する
ことも可能であり、その場合には、同じイメージデータ
を複数の外部機器３に同時に出力可能である。

【００３４】複数のイメージメモリ７を１つのイメージ
メモリとして使用するモードの場合には、各イメージメ
モリ７へのアクセス制御はマスタイメージメモリアクセ
スコントローラ５のみが行ない、スレーブイメージメモ
リアクセスコントローラ６はアクセスが禁止される。こ
のモードでは、１つの外部機器とのアクセスしか行なう
ことはできない。

【００３５】このモードにおけるイメージデータの書込
時には、データ選択器４はマスタイメージメモリアクセ
スコントローラ５へのデータバスを選択する。そして、
外部機器３からのイメージデータをマスタイメージメモ
リアクセスコントローラ５へ送出し、マスタイメージメ
モリアクセスコントローラ５はいずれかのイメージメモ
リ７へ書き込む。どのイメージメモリ７に書き込むか
は、書込時のアドレスに従う。制御部２からのエリア信
号も有効である。また、読出時も同様であり、マスタイ
メージメモリアクセスコントローラ５がいずれかのイメ
ージメモリ７からイメージデータを読み出し、データバ
スへ送出する。このデータバスを選択しているデータ選
択器４を介して外部機器３へイメージデータが出力され
る。

【００３６】なお、図１に示した例では、外部機器３お
よびイメージメモリ７を３つずつ図示したが、本発明は
これに限らない。外部機器３は任意の台数でよく、それ
ぞれに対応してデータ選択器４を設ければよい。また、
イメージメモリ７の個数も任意であり、それぞれに対応
してイメージメモリアクセスコントローラを設ければよ
い。さらに、マスタイメージメモリアクセスコントロー
ラ５、スレーブイメージメモリアクセスコントローラ６
と対応するイメージメモリ７の組を複数組配置すること
もできる。例えば４組配置し、それぞれシアン、マゼン
タ、イエロー、ブラックの各色の画像を取り扱うように
し、フルカラーの画像を処理できる装置として構成する
ことができる。

【００３７】図２は、本発明の画像処理装置の第２の実
施の形態を示す構成図である。図中、１１はホストコン
ピュータ、１２，１３は外部機器、１４〜１６はＩ／Ｆ
ブロック、１７はエリア信号発生器、１８，１９はデー
タ選択器、２０，２１はデータバスコントローラ、２２
はマスタイメージメモリアクセスコントローラ、２３は
スレーブイメージメモリアクセスコントローラ、２４，
２５はバスバッファ、２６は双方向バッファ、２７，２
８はイメージメモリ、２９は中央処理装置、３１〜３３
は画像データ、３４〜３６は同期信号、３７はデータバ
ス、３８，３９は画像データバス、４０〜４２は同期信
号、４３，４４はリターン同期信号、４５はエリア信
号、４６はビデオクロック信号、４７，４８は画像デー
タバス、４９，５０はデータバス、５１，５２は同期信
号、５３は制御信号、５４はバッファディレクション信
号、５５，５６はイネーブル信号、５７，５８はメモリ
データバス、５９〜６１はメモリ制御信号、６２はデー
タバス、６３は制御信号、６４はイネーブル信号、６５
は応答信号、６６は処理終了信号である。

【００３８】ホストコンピュータ１１は、外部機器１２
や外部機器１３との間でイメージデータの入出力を行な
う。また、ホストコンピュータ１１は、図示しない別の
インタフェースによって中央処理装置２９と接続されて
おり、中央処理装置２９に対して各種の指示を行なう。
外部機器１２，１３は、複写機、プリンタ、スキャナ、
コンピュータ等の外部機器である。ホストコンピュータ
１１及び外部機器１２，１３は、画像データ３１〜３３
と、水平同期信号、垂直同期信号、クロック信号等を含
む同期信号３４〜３６がそれぞれＩ／Ｆブロック１４〜
１６に接続されている。Ｉ／Ｆブロック１４〜１６は、
入力された同期信号と画像データの同期をとったり、色
補正などの画像処理を行なう。

【００３９】データ選択器１８，１９には、それぞれＩ
／Ｆブロック１５，１６からの画像データバス３８，３
９が接続されるとともに、双方にデータバスコントロー
ラ２０，２１からの画像データバス４７，４８が接続さ
れている。また、中央処理装置２９からのデータバス６
２と、システムクロック信号、チップセレクト信号、ア
ドレス、ライト信号、リード信号を含む制御信号６３に
よって予め内部の記憶装置に所定の値が設定され、その
設定値によりそれぞれのデータバスの入出力方向を制御
する。リセット時はデータバス上でデータが衝突するの
を防ぐため、全てのデータバスは入力となる。外部機器
１２，１３側に画像データを出力する時は、出力した画
像データの同期がとりやすいように、リターンクロック
信号、リターン水平同期信号、リターン垂直同期信号を
含むリターン同期信号４３，４４をＩ／Ｆブロック１
５，１６に出力する。

【００４０】エリア信号発生器１７は、Ｉ／Ｆブロック
１４〜１６からの水平同期信号、垂直同期信号、クロッ
ク信号等を含む同期信号４０〜４２を入力し、中央処理
装置２９からのデータバス６２と制御信号６３によって
内部の記憶装置に記憶された所定の設定値により、入力
された複数の同期信号から１つを選び、選択した同期信
号を使って、画像データが有効な時にアクティブになる
エリア信号４５とイメージメモリアクセスコントローラ
の動作を許可するイネーブル信号６４、および、ビデオ
クロック信号４６を出力する。エリア信号は、予め中央
処理装置２９からのデータバス６２と制御信号６３によ
って内部の記憶装置に記憶されたエリア信号発生位置、
アクティブ幅に基づいて出力される。さらに、予め中央
処理装置２９からのデータバス６２と制御信号６３によ
って記憶された設定値により、所定のタイミングでイメ
ージメモリアクセスコントローラ２２，２３に対するイ
ネーブル信号６４を出力する。

【００４１】データバスコントローラ２０，２１は、デ
ータ選択器１８、１９からのデータバス４７，４８と、
イメージメモリアクセスコントローラ２２、２３からの
データバス４９，５０、Ｉ／Ｆブロック１４からのデー
タバス３７が接続され、中央処理装置２９からのデータ
バス６２と制御信号６３によって予め内部の記憶装置記
憶された設定値により、各データバスの入出力方向を制
御する。リセット時はデータバス上でデータが衝突する
のを防ぐため、全てのデータバスは入力となる。また、
画像データ出力時は、予め中央処理装置２９からのデー
タバス６２と制御信号６３によって記憶された記憶装置
の設定値により、エリア信号発生器１７からのエリア信
号４５、ビデオクロック信号４６、および、イメージメ
モリアクセスコントローラ２２，２３からの水平方向同
期信号、垂直方向同期信号を含む同期信号５１，５２の
中から１つを選択し、選んだ同期信号に同期した画像デ
ータを出力する。

【００４２】イメージメモリアクセスコントローラ２
２，２３は、新たに同期信号を発生し、発生した同期信
号に同期してイメージメモリ２７，２８をアクセスす
る。動作モードとして、エリア信号発生器１７から出力
されるエリア信号４５に同期したエリア同期モードと、
エリア信号４５に同期しない非同期モードの２つを有し
ており、どちらかのモードで動作することができる。ど
ちらのモードも新たに発生した同期信号がインアクティ
ブの時はＮＲＡＳ信号、ＮＣＡＳＬ信号、ＮＣＡＳＨ信
号、ＮＷＥ信号、アドレスを含むメモリ制御信号５９，
６０をリフレッシュサイクルにして、イメージメモリ２
７，２８をリフレッシュし、アクセスしない時でも書き
込まれたデータを保持できるように動作する。エリア同
期モードでは、イメージメモリ２７，２８に対して通常
のアクセスと高速ページアクセスモードの２種類のアク
セス方法を有している。モードの切替えやアクセス方法
の選択は、中央処理装置２９からのデータバス６２と制
御信号６３により、記憶装置の設定値を変えることによ
り行なうことができる。また、どちらのモードも新たに
発生する同期信号は、予め中央処理装置２９からのデー
タバス６２と制御信号６３によって記憶装置に設定され
たアクセス位置情報に従って出力される。

【００４３】中央処理装置２９からのデータバス６２と
制御信号６３によってマスタイメージメモリアクセスコ
ントローラ２２とスレーブイメージメモリアクセスコン
トローラ２３の内部記憶装置に所定の値を設定すること
により、個々のイメージメモリ２７，２８を独立して利
用する２チップモードと、マスタイメージメモリアクセ
スコントローラ２２がイメージメモリ２７，２８を占有
する１チップモードを切り換えてアクセスすることがで
きる。

【００４４】２チップモードのとき、設定された値によ
り、マスタイメージメモリアクセスコントローラ２２が
双方向バッファ２６とバスバッファ２４のイネーブル信
号５５をインアクティブにし、同時にスレーブイメージ
メモリアクセスコントローラ２３に対する制御信号５３
をアクティブにする。スレーブイメージメモリアクセス
コントローラ２３は中央処理装置２９からのデータバス
６２と制御信号６３によって設定された値と制御信号３
６の値によりバスバッファ２５のイネーブル信号５６を
アクティブにする。これらの処理によってイメージメモ
リ２７は、マスタイメージメモリアクセスコントローラ
２２からのデータバス５７と制御信号５９によりアクセ
スが可能になる一方、イメージメモリ２８は、スレーブ
イメージメモリアクセスコントローラ２３からのデータ
バス５８と制御信号６０によりアクセスが可能になる。

【００４５】１チップモードも同様に、中央処理装置２
９からのデータバス６２と制御信号６３によってマスタ
イメージメモリアクセスコントローラ２２とスレーブイ
メージメモリアクセスコントローラ２３の内部記憶装置
に所定の値を設定することで実現される。この時、マス
タイメージメモリアクセスコントローラ２２は双方向バ
ッファ２６とバスバッファ２４のイネーブル信号５５を
アクティブにし、同時にスレーブイメージメモリアクセ
スコントローラ２３に対する制御信号５３をインアクテ
ィブにする。スレーブイメージメモリアクセスコントロ
ーラ２３は、中央処理装置２９からのデータバス６２と
制御信号６３によって設定された値と制御信号５３の値
により、バスバッファ２５のイネーブル信号５６をイン
アクティブにする。これにより、スレーブイメージメモ
リアクセスコントローラ２３からの制御信号６０はイメ
ージメモリ２８に出力されず、そのかわりにマスタイメ
ージメモリアクセスコントローラ２２からの制御信号５
９がイメージメモリ２８に出力される。これにより、マ
スタイメージメモリアクセスコントローラ２２がイメー
ジメモリ２７とともにイメージメモリ２８をアクセスす
ることが可能となる。

【００４６】図３は、イメージメモリアクセスコントロ
ーラの一例を示す構成図である。図中、７１は記憶装
置、７２は制御部、７３はデコード部、７４はアドレス
変換部、７５はロードデータ生成部、７６はアドレス生
成部、７７はイメージメモリアクセス部、８１は垂直方
向基準同期信号、８２は水平方向基準同期信号、８３は
リフレッシュ停止信号、８４はコマンドクロック信号、
８５は基準クロック信号、８６は垂直方向立ち下がり検
出信号、８７はロードクロック信号、８８はコピー終了
信号、８９はエラー信号、９０はエラー検知信号、９１
は水平方向加算信号、９２はカウントアップ信号、９３
は加算アドレス選択信号、９４は垂直方向加算信号、９
５はディス初期アドレス、９６はソース初期アドレス、
９７はイメージエリア距離、９８はＳアドレスイネーブ
ル信号、９９はＤカウンタイネーブル信号、１００はＳ
カウンタイネーブル信号、１０１はＳロードアドレス、
１０２はＤロードアドレス、１０３は内部アドレス、１
０４はページモード停止信号、１０５は設定値、１０６
はアクセス同期信号、１０７はアドレス変換終了信号で
ある。

【００４７】記憶装置７１には、中央処理装置２９から
のデータバス６２と制御信号６３によって諸値が設定さ
れる。設定値１０５のうち必要な値がそれぞれ各部に与
えられる。

【００４８】制御部７２は、ビデオクロック信号４６と
コマンドクロック信号８４から、いずれかを選択して基
準クロック信号８５として出力する。エリア信号発生部
１７からイネーブル信号６４、エリア信号４５、ビデオ
クロック信号４６を受け取り、エリア信号４５に同期し
て、あるいは同期せずに、基準クロック信号８５に基づ
き、垂直方向基準同期信号８１、水平方向基準同期信号
８２を生成してイメージメモリアクセス部７７に出力す
る。また、データ転送中にリフレッシュが行なわれない
ように、リフレッシュ停止信号８３も出力する。さら
に、生成した垂直方向基準同期信号８１に基づいて垂直
方向立ち下がり検出信号８６及びロードクロック信号８
７を作成してロードデータ生成部７５へ出力する。イメ
ージメモリアクセス部７７から出力されるエラー信号８
９は、エラー検知信号９０として記憶装置７１に出力さ
れる。ロードデータ生成部から出力されるコピー終了信
号８８は、処理終了信号６６として出力される。

【００４９】デコード部７３は、記憶装置７１に設定さ
れている設定値１０５の値をデコードし、水平方向加算
信号９１、カウントアップ信号９２、加算アドレス選択
信号９３、垂直方向加算信号９４を生成し、水平方向加
算信号９１、カウントアップ信号９２、加算アドレス選
択信号９３をアドレス生成部７６へ、加算アドレス選択
信号９３、垂直方向加算信号９４をロードデータ生成部
７５へそれぞれ出力する。

【００５０】アドレス変換部７４は、記憶装置７１に設
定されている設定値１０５に基づいて、ソースイメージ
エリア及びディスティネーションイメージエリアの初期
アドレスをディス初期アドレス９５、ソース初期アドレ
ス９６として、また、両エリアの距離をイメージエリア
距離９７として計算し、ロードデータ生成部７５へ出力
する。また、アドレス変換終了信号を記憶装置７１へ出
力する。ソースイメージエリア及びディスティネーショ
ンイメージエリアは、この画像処理装置の１つの機能で
あるコピーを行なう際の転送元画像の領域と転送先画像
の領域をいう。

【００５１】ロードデータ生成部７５は、ロードクロッ
ク信号８７をもとに垂直方向のアドレスの更新を行な
う。ソースイメージエリアについては、ソース初期アド
レス９６を初期値としてＳロードアドレス１０１を順次
更新してゆく。Ｓロードアドレス１０１の有効あるいは
無効を示すため、Ｓアドレスイネーブル信号９８も出力
する。ディスティネーションイメージエリアについて
は、ディス初期アドレス９５を初期値とし、コピー回数
に応じたアドレス、加算アドレス選択信号９３によって
選択された加算データなどを加算しながらＤロードアド
レス１０２を更新してゆく。ソースイメージエリアまた
はディスティネーションイメージエリアのいずれの水平
方向のデータをアクセスするかに応じて、Ｓカウンタイ
ネーブル信号１００またはＤカウンタイネーブル信号９
９が選択的に出力される。これらのアドレスや信号はア
ドレス生成部７６へ入力される。また、イメージメモリ
アクセス部から出力されるアクセス同期信号１０６に同
期して動作する。さらに、設定値１０５で与えられたコ
ピー回数だけのコピー動作が終了すると、コピー終了信
号８８を制御部７２へ出力する。

【００５２】アドレス生成部７６は、基準クロック信号
８５に基づいて、水平方向のアドレスの更新を行なう。
Ｄカウンタイネーブル信号９９が出力されているとき、
Ｄロードアドレス１０２をもとにカウント動作を行なっ
てディスティネーションイメージエリアのアドレスを内
部アドレス１０３として出力する。このとき、カウント
アップ信号９２によってアップカウントとダウンカウン
トの切り換えが可能である。また、Ｓカウンタイネーブ
ル信号１００が出力されているとき、Ｓロードアドレス
１０１をもとにカウント動作を行なってソースイメージ
エリアのアドレスを内部アドレス１０３として出力す
る。この切り換えはＳアドレスイネーブル信号９８によ
って行なう。また、ソースイメージエリアの回転アドレ
スも生成し、加算アドレス選択信号９３によって通常の
アドレスとの切換を行なう。高速ページモードによりア
クセスする場合、一定量のデータをアクセスすると一旦
アクセスを停止させるため、ページモード停止信号１０
４も生成し、イメージメモリアクセス部７７に出力して
いる。

【００５３】イメージメモリアクセス部７７は、制御部
７２から出力される垂直方向基準同期信号８１、水平方
向基準同期信号８２、リフレッシュ停止信号８３、基準
クロック信号８５、アドレス生成部７６から出力される
内部アドレス１０３、ページモード停止信号１０４、記
憶装置７１に格納されている設定値１０５等に基づき、
イメージメモリ２７または２８のアクセスを行なう。イ
メージメモリ２７または２８とメモリデータバスで接続
されており、メモリ制御信号を出力する。また、データ
バスコントローラ２０，２１とは画像データバスで接続
されており、同期信号を出力する。中央処理装置２９に
対しては応答信号を出力するとともに、データバス６２
と接続され、制御信号６３が入力されている。

【００５４】この構成はマスタイメージメモリアクセス
コントローラ２２とスレーブイメージメモリアクセスコ
ントローラ２３に共通の構成であるので、イメージメモ
リアクセス部７７は双方の機能を有している。マスタイ
メージメモリアクセスコントローラ２２の機能として、
スレーブイメージメモリアクセスコントローラの機能を
停止させるためのスレーブＩＭＡＣイネーブル出力信
号、双方向バッファ２６の動作を制御するためのバッフ
ァディレクション信号、バスバッファ２４の動作を制御
するためのマスタバッファイネーブル信号を出力する。
また、スレーブイメージメモリアクセスコントローラ２
３の機能として、マスタイメージメモリアクセスコント
ローラ２２からのスレーブＩＭＡＣイネーブル出力信号
を受け取るためのスレーブＩＭＡＣイネーブル入力信号
が入力され、バスバッファ２５の動作を制御するための
スレーブバッファイネーブル信号が出力されている。

【００５５】図４は、制御部の一例を示す構成図であ
る。図中、１１１は基準クロック選択信号、１１２はイ
メージエリア幅選択信号、１１３は立ち上がり検出回
路、１１４は検出信号選択回路、１１５は画素カウン
タ、１１６はラインカウンタ、１１７，１１８は比較
器、１１９は内部同期信号立ち下がり検出回路、１２１
はＳＲＴ立ち上がり検出信号、１２２は水平方向立ち上
がり検出信号、１２３は垂直方向立ち上がり検出信号、
１２４は基準立ち上がり検出信号、１２５は水平方向開
始信号、１２６は垂直方向開始信号、１２７は水平方向
イメージ幅、１２８は垂直方向イメージ幅、１２９は水
平方向立ち下がり検出遅延信号、１３０は垂直方向立ち
下がり検出遅延信号、１３１はリフレッシュマスク信号
である。また、ＳＲＴは動作許可を示す設定値、ＩＮＴ
ＭＳＫは処理終了信号６６の出力を許可する設定値、Ｃ
ＯＰＹ，ＦＩＬＬ，ＶＥＲはそれぞれコピー処理，フィ
ル処理，ベリファイ処理を許可する設定値、ＲＯＴは回
転処理時の回転角度の設定値、ＦＡＷ，ＳＡＷはそれぞ
れイメージメモリ上の水平方向，垂直方向のイメージエ
リア幅の設定値である。ここでは主要な部分のみ説明す
る。

【００５６】基準クロック選択回路１１１は、ビデオク
ロック信号４６とコマンドクロック信号のうちのいずれ
かを選択して基準クロック信号８５として各部に出力す
る。イメージエリア幅選択回路１１２は、イメージメモ
リ上の水平方向，垂直方向のイメージエリア幅の設定値
ＦＡＷ，ＳＡＷと、回転処理時の回転角度の設定値ＲＯ
Ｔから水平方向イメージ幅１２７および垂直方向イメー
ジ幅１２８を出力する。

【００５７】立ち上がり検出回路１１３は、設定値ＳＲ
Ｔと、水平方向エリア信号、垂直方向エリア信号を含む
エリア信号４５と、イネーブル信号６４と、この制御部
で生成する水平方向基準同期信号８２と、基準クロック
選択回路１１１から出力されている基準クロック信号８
５が入力され、信号の立ち上がりを検出してＳＲＴ立ち
上がり検出信号１２１、水平方向立ち上がり検出信号１
２２、垂直方向立ち上がり検出信号１２３、基準立ち上
がり検出信号１２４を出力する。検出信号選択回路１１
４は、これらの信号と、内部同期信号立ち下がり検出回
路１１９から出力される垂直方向立ち下がり検出遅延信
号１３０を受け、水平方向開始信号１２５、垂直方向開
始信号１２６、リフレッシュマスク信号１３１を出力す
る。

【００５８】画素カウンタ１１５は、水平方向開始信号
１２５がアクティブの間、基準クロック信号８５のカウ
ントを行ない、比較器１１７でカウント値と水平方向イ
メージ幅１２７とを比較する。そして、水平開始点信号
から比較器１１７の一致信号までをアクティブな期間と
する水平方向基準同期信号８２を生成する。

【００５９】同様に、ラインカウンタ１１５は、垂直方
向開始信号１２６のアクティブの間、ラインのカウント
を行ない、比較器１１８でカウント値と垂直方向イメー
ジ幅１２８との比較を行なう。そして、垂直方向開始信
号１２６の立ち上がりから比較器１１８の一致信号まで
をアクティブな期間とする垂直方向基準同期信号８１を
生成する。

【００６０】内部同期信号立ち下がり検出回路１１９
は、生成した垂直方向基準同期信号８１、水平方向基準
同期信号８２等を受け取り、信号の立ち下がりを検出し
て垂直方向立ち下がり検出信号８６、垂直方向立ち下が
り検出遅延信号１３０、ロードクロック信号８７、水平
方向立ち下がり検出遅延信号１２９等を生成して出力す
る。

【００６１】図５は、イメージメモリアクセス部の一例
を示す構成図である。図中、１４１はリフレッシュサイ
クル発生回路、１４２はＤＭＡ制御回路、１４３はメモ
リ制御信号発生回路、１４４は制御信号選択回路、１４
５はデータ制御回路、１５１はリフレッシュＲＡＳ信
号、１５２はリフレッシュＣＡＳ信号、１５３はリフレ
ッシュサイクル信号、１５４は下位アドレス、１５５は
ダイレクトＲＡＳ信号、１５６はダイレクトＣＡＳ信
号、１５７はダイレクトＷＥ信号、１５８はダイレクト
ライトデータ、１５９はページモードＲＡＳ信号、１６
０はページモードＣＡＳ信号、１６１はページモードＷ
Ｅ信号、１６２はレギュラーモードＲＡＳ信号、１６３
はレギュラーモードＣＡＳ信号、１６４はレギュラーモ
ードＷＥ信号、１６５はリードライト切り替え信号、１
６６はＣＡＳクロック信号である。また、ＭＳＴＳＬＶ
はマスタイメージメモリアクセスコントローラとスレー
ブイメージメモリアクセスコントローラとの切り替えを
行なう設定値、ＥＸＴＳＬＶはスレーブイメージメモリ
アクセスコントローラにイメージメモリのアクセスを許
可する設定値である。

【００６２】図３のイメージメモリアクセス部７７は、
図５に示すように、メモリのリフレッシュのための制御
を行なうメモリリフレッシュサイクル発生回路１４１
と、ＤＭＡ転送のための制御を行なうＤＭＡ制御回路１
４２と、通常のイメージメモリのアクセスと高速ページ
モードでのアクセスを制御するメモリ制御信号発生回路
１４３と、これらのリフレッシュ信号、ＤＭＡ制御信
号、通常のアクセス信号、高速ページモードでのアクセ
ス信号を制御信号選択回路１４４で切り替えてイメージ
メモリに対して出力している。また、読み出したデータ
あるいは書き込むデータの制御はデータ制御回路１４５
において行なっている。ここではイメージメモリ２７，
２８は、ＲＡＳ信号及びＣＡＳ信号によってアクセス
し、読み出しと書き込みの切り替えはＷＥ（ライトイネ
ーブル）信号によって行なっている。

【００６３】リフレッシュサイクル発生回路１４１は、
内部でシステムクロック信号をカウントし、所定のサイ
クルのリフレッシュサイクル信号１５３を生成するとと
もに、このリフレッシュサイクル信号１５３およびリフ
レッシュ停止信号８３、メモリチップセレクト信号、ア
クセス同期信号等に従って、リフレッシュＲＡＳ信号１
５１、リフレッシュＣＡＳ信号１５２を生成する。

【００６４】ＤＭＡ制御回路１４２は、ＤＭＡ転送時の
下位アドレス１５４を生成して出力するとともに、ダイ
レクトＲＡＳ信号１５５、ダイレクトＣＡＳ信号１５
６、ダイレクトＷＥ信号１５７を出力する。また、この
ＤＭＡ制御回路１４２は、中央処理装置２９との間のデ
ータ転送も行ない、イメージメモリ２７または２８から
読み出したデータは直接、中央処理装置２９のデータバ
ス６２へ出力する。また、中央処理装置２９からの書き
込みデータは、ダイレクトライトデータ１５８として一
旦データ制御回路１４５に出力され、データ制御回路１
４５からイメージメモリ２７または２８へ書き込む。

【００６５】メモリ制御信号発生回路１４３は、通常の
アクセスと、高速ページモードのアクセスのための制御
信号を発生する。通常のアクセスでは、アクセスのたび
にＲＡＳ信号とＣＡＳ信号を変化させる。この場合、Ｒ
ＡＳ信号とＣＡＳ信号のタイミングをずらして変化させ
るため、１回のサイクルが長くなる。高速ページモード
では、ＲＡＳ信号を固定し、ＣＡＳ信号のみをアクセス
のたびに変化させる。これにより、行方向の連続したア
クセスを高速に行なうことができる。メモリ制御信号発
生回路１４３では、このような２つのアクセス方式に対
応したＲＡＳ信号、ＣＡＳ信号、ＷＥ信号を生成して出
力しており、高速ページモードのアクセス方式について
はページモードＲＡＳ信号１５９、ページモードＣＡＳ
信号１６０、ページモードＷＥ信号１６１を、また通常
のアクセス方式についてはレギュラーモードＲＡＳ信号
１６２、レギュラーモードＣＡＳ信号１６３、レギュラ
ーモードＷＥ信号１６４を出力している。また、リード
ライト切り替え信号１６５をデータ制御回路１４５に出
力している。

【００６６】制御信号選択回路１４４は、リフレッシュ
サイクル発生回路１４１、ＤＭＡ制御回路１４２、メモ
リ制御信号発生回路１４３からの高速ページモードのア
クセス方式の制御信号と通常のアクセス方式の制御信号
の各制御信号を、どのようなアクセスを行なうかによっ
て適宜切り替え、イメージメモリ２７，２８に対してＮ
ＲＡＳ信号、ＮＣＡＳＬ信号、ＮＣＡＳＨ信号、ＮＷＥ
信号を出力する。また、内部アドレス１０３をメモリア
ドレスとして出力する。さらに、ＣＡＳクロック信号１
６６をデータ制御回路１４５に対して出力する。

【００６７】データ制御回路１４５は、メモリデータバ
ス５７，５８と、画像データバス４９，５０との間のデ
ータ転送を行なう。このとき、外部機器１２，１３の処
理速度に応じて転送速度の調整を行なう。また、イメー
ジメモリ２７または２８のある領域に対して所定の固定
値データ、インクリメントデータ、あるいは、デクリメ
ントデータを書き込む処理（以下フィル処理と称す）で
は、固定値データ、インクリメントデータ、デクリメン
トデータ等を出力するように制御するなど、各処理に対
するデータの制御を行なう。

【００６８】イメージメモリアクセス部７７はまた、設
定値ＭＳＴＳＬＶと設定値ＥＸＴＳＬＶ、およびマスタ
イメージメモリアクセスコントローラ２２から送られる
スレーブＩＭＡＣイネーブル入力信号に従って、スレー
ブＩＭＡＣイネーブル出力信号、マスタバッファイネー
ブル信号５５、スレーブバッファイネーブル信号５６を
生成して出力する。

【００６９】図６は、データ制御回路の一例を示す構成
図である。図中、１７１はＦＩＦＯデータ選択回路、１
７２はＦＩＦＯ制御回路、１７３はデータ選択回路、１
７４はフィルカウンタ、１７５は比較器、１８１はメモ
リリードイネーブル信号、１８２はメモリライトイネー
ブル信号、１８３はＣＶＦイネーブル信号、１８４はＦ
ＩＦＯ入力データ、１８５はＦＩＦＯ出力データ、１８
６は水平方向立ち下がり検出信号、１８７はメモリライ
トデータ、１８８はＣＶデータ、１８９はＦＩＬＬデー
タ、１９０はＦＩＬＬデータロード信号、１９１はＶＦ
イネーブル信号である。また、ＩＥＮは高速ページモー
ドでのアクセスを行なう設定値、ＰＥＮは通常モードで
のアクセスを行なう設定値、ＲＷはメモリデータバスお
よび画像データバスの方向を設定する設定値、ＣＯＰ
Ｙ，ＦＩＬＬ，ＶＥＲはそれぞれコピー処理，フィル処
理，ベリファイ処理を許可する設定値、ＣＥＮは中央処
理装置からのダイレクトイメージメモリアクセスを許可
する設定値、ＳＲＴは動作を許可する設定値、ＦＰはフ
ィルパターンを設定する設定値、ＰＴＮ，ＩＮＣＤＥＣ
はフィルパターンの種類を設定する設定値である。

【００７０】図５に示すイメージメモリアクセス部内の
データ制御回路１４５は、図６に示すように、主にＦＩ
ＦＯデータ選択回路１７１とＦＩＦＯ制御回路１７２か
らなるＦＩＦＯの制御と、データ選択回路１７３による
データの入出力制御と、フィルカウンタ１７４及び比較
器１７５などからなるフィル処理などの回路によって構
成されている。

【００７１】ＦＩＦＯデータ選択回路１７１は、メモリ
リードイネーブル信号１８１およびメモリライトイネー
ブル信号１８２に従って画像データバス４９，５０ある
いはメモリデータバス５７、５８のいずれかを転送元の
バスとして選択し、データをＦＩＦＯ入力データ１８４
としてＦＩＦＯ制御回路１７２に渡す。ＦＩＦＯ制御回
路１７２は、内部にＦＩＦＯメモリを有しており、ＦＩ
ＦＯ入力データ１８４を一時保持可能である。ＦＩＦＯ
メモリから出力されるＦＩＦＯ出力データ１８５は、読
み出し時には画像データバス４９、５０に送られ、書き
込み時にはデータ選択回路１７３に送られる。このＦＩ
ＦＯ制御回路１７２によって、例えば、外部機器１２ま
たは１３が高速でイメージデータを処理可能な場合、高
速ページモードによるアクセスを行なうが、高速ページ
モードでは一定量のデータをアクセスすると、一旦アク
セスを停止しなければならないため、このＦＩＦＯメモ
リを用いてタイミングの調整を図ることができる。

【００７２】データ選択回路１７３は、ＦＩＦＯ出力デ
ータ１８５、ダイレクトライトデータ１５８、ＣＶデー
タ１８８、ＦＩＬＬデータ１８９の各データから１つを
選択し、メモリライトデータ１８７としてメモリデータ
バス５７，５８に出力する。ＣＶデータ１８８は、コピ
ー処理またはベリファイ処理の際のデータである。ま
た、ＦＩＬＬデータ１８９は、設定値ＦＰあるいは設定
値ＦＰをフィルカウンタ１７４で順次インクリメントあ
るいはデクリメントした値である。

【００７３】図７は、データバスコントローラの一例を
示す構成図である。図中、１９１はＩＮデータ制御回
路、１９２はＥＸデータ制御回路、１９３は記憶装置、
２０１は同期信号選択器Ａ、２０２はＥＸデータバス選
択回路、２０３は選択器、２１１はＩＮデータリードイ
ネーブル信号、２１２はＥＸ選択クロック信号、２１３
はＥＸ選択水平エリア信号、２１４はＥＸ選択垂直エリ
ア信号、２１５は内部エリア信号、２１６はＥＸ選択デ
ータ、２２１は同期信号選択器Ｂ、２２２はＩＮデータ
バス選択回路、２２３は選択器、２３１はＥＸデータリ
ードイネーブル信号、２３２はＩＮ選択クロック信号、
２３３はＩＮ選択水平同期信号、２３４はＩＮ選択垂直
同期信号、２３５は内部同期信号、２３６はＩＮ選択デ
ータである。また、ＩＮＥＮ，ＩＮＤＩＯはＩＮデータ
バスの入出力を許可する設定値、ＳＥＬＩはＩＮデータ
バスからデータを出力するときに基準とする同期信号を
選択するための設定値、ＩＤＶＩＮはエリア信号がイン
アクティブの時にＩＮデータバスから出力すべきデータ
の値の設定値、ＯＤＳＩはＩＮデータバスから出力する
データを選択するための設定値、ＥＸＥＮ，ＥＸＤＩＯ
はＥＸデータバスの入出力を許可する設定値、ＳＥＬＯ
はＥＸデータバスからデータを出力するときに基準とす
る同期信号を選択するための設定値、ＩＤＶＥＸはエリ
ア信号がインアクティブの時にＥＸデータバスから出力
すべきデータの値の設定値、ＯＤＳＯはＥＸデータバス
から出力するデータを選択するための設定値であり、そ
れぞれ記憶装置１９３に中央処理装置２９がデータバス
６２を介して設定する。

【００７４】図２に示したデータバスコントローラ２
０，２１は、図７に示すように、ＩＮデータ制御回路１
９１とＥＸデータ制御回路１９２から構成されている。
ＥＸデータバスはそれぞれデータ選択器１８，１９に接
続されている画像データバス４７，４８である。また、
ＩＮデータバスはそれぞれイメージメモリアクセスコン
トローラ２２，２３に接続されているデータバス４９，
５０である。データ制御回路１９１は、イメージメモリ
２２，２３に対応して設けられ、ＥＸデータバスからの
データをイメージメモリ２２，２３に書き込む際の制御
を行なう。また、ＥＸデータ制御回路１９２は、外部機
器１２，１３に対応して設けられ、イメージメモリ２
２，２３から読み出したデータを外部機器１２，１３、
あるいは別のイメージメモリへ出力する際の制御を行な
う。

【００７５】ＩＮデータ制御回路１７１では、同期信号
選択器Ａ２０１とＥＸデータバス選択回路２０２で選択
する外部機器からの制御信号及びデータを選択し、ＥＸ
選択クロック信号２１２、ＥＸ選択水平エリア信号２１
３、ＥＸ選択垂直エリア信号２１４と、ＥＸ選択データ
２１６が出力される。ＥＸ選択水平エリア信号２１３、
ＥＸ選択垂直エリア信号２１４は内部エリア信号２１５
として、選択器２０３におけるＥＸ選択データ２１６と
設定値ＩＤＶＩＮとの選択に用いられる。これにより、
エリア内の場合にはＥＸデータバスから送られてきたデ
ータがＩＮデータバスに出力され、エリア外の場合には
設定値ＩＤＶＩＮが出力される。

【００７６】ＥＸデータ制御回路１７２も同様の回路で
あり、同期信号選択器Ｂ２２１とＩＮデータバス選択回
路２２２で選択するイメージメモリアクセスコントロー
ラからの制御信号及びデータを選択し、ＩＮ選択クロッ
ク信号２３２、ＩＮ選択水平同期信号２３３、ＩＮ選択
垂直同期信号２３４と、ＩＮ選択データ２３６が出力さ
れる。ＩＮ選択水平同期信号２３３、ＩＮ選択垂直同期
信号２３４は内部同期信号２３５として、選択器２２３
におけるＩＮ選択データ２３６と設定値ＩＤＶＥＸとの
選択に用いられる。これにより、イメージメモリから読
み出したデータはそのまま出力され、範囲外の部分には
設定値ＩＤＶＥＸが詰められて外部機器へ出力される。

【００７７】図８は、エリア信号発生器の一例を示す構
成図である。図中、２４１はイネーブル信号発生回路、
２４２はエリア信号発生回路、２４３は記憶装置、２５
１は同期信号選択回路Ａ、２５２はページカウンタ、２
５３，２５４は比較器、２６１は内部垂直同期信号、２
６２は内部クロック信号、２６３はページカウント、２
７１は同期信号選択回路Ｂ、２７２は水平エリアカウン
タ、２７３，２７５は比較器、２７４は垂直エリアカウ
ンタ、２８１は内部垂直同期信号、２８２は内部水平同
期信号、２８３は内部クロック信号、２８４は立ち上が
り検出信号、２８５は水平エリア開始信号、２８６は垂
直エリア開始信号である。また、ＥＳＥＬは同期信号選
択のための設定値、ＳＲＴはイネーブル信号の発生を許
可する設定値、ＣＬＭＤはカラーモードを設定する設定
値、ＰＲはイネーブル信号の発生タイミングを設定する
設定値、ＳＷＩＡは垂直方向エリア信号のアクティブ幅
を設定する設定値、ＮＲＳＴはリセットの設定値、ＦＷ
ＩＡは水平方向エリア信号のアクティブ幅を設定する設
定値、ＦＳＡは水平方向エリア信号の開始点を設定する
設定値、ＳＳＡは垂直方向エリア信号の開始点を設定す
る設定値、ＡＳＥＬは同期信号選択のための設定値であ
る。

【００７８】図２に示すエリア信号発生器１７は、図８
に示すように、イネーブル信号６４を生成するためのイ
ネーブル信号発生回路２４１と、エリア信号４５および
ビデオクロック信号４６を生成するためのエリア信号発
生回路２４２、および記憶装置２４３で構成されてい
る。イネーブル信号発生回路２４１は、各イメージメモ
リアクセスコントローラに対応して設けられる。また、
エリア信号発生回路２４２も必要に応じて複数設けられ
る。

【００７９】イネーブル信号発生回路２４１の同期信号
選択回路Ａ２５１は、ホストコンピュータ１１および各
外部機器１２，１３から出力される同期信号４０〜４２
から設定値ＥＳＥＬに従って垂直同期信号、クロック信
号を選択し、内部垂直同期信号２６１、内部クロック信
号２６２を出力する。ページカウンタ２５２は、内部垂
直同期信号２６１からページをカウントし、ページカウ
ント２６３を出力する。比較器２５３は、設定値ＣＬＭ
Ｄに従い、所定ページ数となるとページカウンタ２５２
をリセットする。例えば、カラーモードでは、３または
４ページで１画面が構成されるので、このページ数をカ
ウントすることになる。比較器２５４では、この所定ペ
ージ数の内、対応するイメージメモリに格納するページ
のときにのみイネーブル信号６４を発生する。

【００８０】エリア信号発生回路２４２では、同期信号
選択回路Ｂ２７１において、ホストコンピュータ１１お
よび各外部機器１２，１３から出力される同期信号４０
〜４２から設定値ＡＳＥＬに従って垂直同期信号、水平
同期信号、クロック信号を選択し、内部垂直同期信号２
８１、内部水平同期信号２８２、内部クロック信号２８
３を出力する。内部クロック信号２８３はビデオクロッ
ク信号４６として出力される。水平エリアカウンタ２７
２は、設定値ＦＳＡまで内部クロック信号２８３をカウ
ントして水平エリア開始信号２８５を出力し、水平方向
エリア信号をアクティブにし、さらにカウントを行な
う。そして、比較器２７３で水平エリアカウンタ２７２
の値と設定値ＦＷＩＡで示されるアクティブ幅とを比較
し、等しくなった時点で水平方向エリア信号をインアク
ティブにする。また、垂直エリアカウンタ２７４は、設
定値ＳＳＡまで内部水平同期信号２８２の立ち上がり検
出信号２８４をカウントして垂直エリア開始信号２８６
を出力し、垂直方向エリア信号をアクティブにし、さら
にカウントを行なう。そして、比較器２７５で垂直エリ
アカウンタ２７２の値と設定値ＳＷＩＡで示されるアク
ティブ幅とを比較し、等しくなった時点で垂直方向エリ
ア信号をインアクティブにする。

【００８１】以下、本発明の画像処理装置の第２の実施
の形態における動作の一例について説明する。ここで
は、図２に破線で囲んで示した構成が４つ並列に設けら
れており、それぞれカラー３色とブラック用として用い
られる。各イメージメモリアクセスコントローラには、
中央処理装置２９から３２ビットのデータバス６２と制
御信号６３が接続されている。内部の記憶装置７１にデ
ータを読み書きする場合、３２ビットのデータバス６２
のうちの８ビット（例えば、０ビットから７ビットま
で）と、制御信号６３のうちレジスタチップセレクト信
号、リード信号、ライト信号、アドレスを使用する。マ
スタイメージメモリアクセスコントローラ２２のスレー
ブＩＭＡＣイネーブル入力信号はＧＮＤに、スレーブＩ
ＭＡＣイネーブル出力信号は制御信号５３としてスレー
ブイメージメモリアクセスコントローラ２３のスレーブ
ＩＭＡＣイネーブル入力信号に、マスタバッファイネー
ブル信号はイネーブル信号５５として双方向バッファ２
６とバスバッファ２４のイネーブル端子に、バッファデ
ィレクション信号５４は双方向バッファ２６のＤＩＲ端
子にそれぞれ接続されている。また、スレーブイメージ
メモリアクセスコントローラ２３のスレーブバッファイ
ネーブル信号はイネーブル信号５６としてバスバッファ
２５のイネーブル端子に接続されている。さらに、マス
タイメージメモリアクセスコントローラ２２のスレーブ
バッファイネーブル信号とスレーブイメージメモリアク
セスコントローラ２３のマスタバッファイネーブル信
号、バッファディレクション信号は開放されている。

【００８２】１．イメージメモリアクセスコントローラ
動作準備 最初にイメージメモリアクセスコントローラのリセット
を解除する。これは、電源投入時にリセット状態になっ
ており、リセット状態では記憶装置７１の値が全て
‘０’になっていて設定値の書き込みが不可能なためで
ある。リセットが解除されると、イメージメモリアクセ
ス部７７が動作を開始し、メモリ制御信号５９，６０を
リフレッシュサイクルにする。この時のリフレッシュサ
イクルは、例えば、ＣＡＳビフォＲＡＳリフレッシュサ
イクルである。

【００８３】次に、２チップモードか、１チップモード
かを設定する。１チップモードの場合、マスタイメージ
メモリアクセスコントローラ２２の記憶装置７１に、図
５に示す設定値ＭＳＴＳＬＶに‘１’を、設定値ＥＸＴ
ＳＬＶに‘０’を設定し、スレーブイメージメモリアク
セスコントローラ２３の設定値ＭＳＴＳＬＶとＥＸＴＳ
ＬＶに‘０’を設定する。これにより、マスタイメージ
メモリアクセスコントローラ２２のマスタバッファイネ
ーブル信号（イネーブル信号５５）とスレーブＩＭＡＣ
イネーブル出力信号（制御信号５３）が‘０’に、スレ
ーブイメージメモリアクセスコントローラ２３のスレー
ブバッファイネーブル信号（イネーブル信号５６）が
‘１’になって、マスタイメージメモリアクセスコント
ローラ２２が両方のイメージメモリ２７，２８をアクセ
スすることが可能になる。

【００８４】２チップモードの場合、マスタイメージメ
モリアクセスコントローラ２２の設定値ＭＳＴＳＬＶお
よびＥＸＴＳＬＶに‘１’を設定し、スレーブイメージ
メモリアクセスコントローラ２３の設定値ＭＳＴＳＬＶ
とＥＸＴＳＬＶに‘０’を設定する。これにより、マス
タイメージメモリアクセスコントローラ２２のマスタバ
ッファイネーブル信号（イネーブル信号５５）とスレー
ブＩＭＡＣイネーブル出力信号（制御信号５３）が
‘１’に、スレーブイメージメモリアクセスコントロー
ラ２３のスレーブバッファイネーブル信号（イネーブル
信号５６）が‘０’になって、マスタイメージメモリア
クセスコントローラ２２がイメージメモリ２７を、スレ
ーブイメージメモリアクセスコントローラ２３がイメー
ジメモリ２８を別々にアクセスすることが可能になる。

【００８５】中央処理装置２９からのダイレクトイメー
ジメモリアクセスを行なう場合は、図６に示した設定値
ＣＥＮに‘１’を設定する。設定値ＣＥＮに‘１’が設
定されている間は、中央処理装置２９からの制御信号６
３のうちメモリチップセレクト信号、リード信号、ライ
ト信号、バイトイネーブル信号、アドレスを使用して、
３２ビットのＣＰＵデータバス上でデータの入出力が行
なわれる。書き込み時にデータバス６２のデータがＤＭ
Ａ制御回路１４２を経てダイレクトライトデータ１５８
としてデータ制御回路１４５に送られる。図６に示した
データ制御回路１４５において、データ選択回路１７３
は設定値ＣＥＮによりダイレクトライトデータ１５８を
選択し、メモリライトデータ１８７としてメモリデータ
バス５７，５８へ出力してイメージメモリ２７，２８へ
の書き込みを行なう。イメージメモリへのデータ書き込
みが終了した時はＮＡＣＫ信号を応答信号５４として中
央処理装置２９へ出力する。また、読み出し時にはイメ
ージメモリ２７，２８からのデータはメモリデータバス
５７，５８からＤＭＡ制御回路１４２を経てデータバス
６２へ出力される。イメージメモリからのデータの読み
出しが終了した時はＮＡＣＫ信号とＮＲＤＣＥＮ信号を
応答信号５４として中央処理装置２９に出力する。

【００８６】イメージメモリ２７または２８のある領域
に対して所定の固定値データ、インクリメントデータ、
あるいは、デクリメントデータを書き込むフィル処理、
イメージメモリ２７または２８のある領域に所定の固定
値データを書き込んだ後、書き込まれた値を読み出し
て、書き込みデータと読み出しデータが等しいかを検索
するベリファイ処理、イメージメモリのある領域に書き
込まれたデータを読み出して、もともと書き込まれた領
域以外の領域にデータを書き込むコピー処理は、エリア
信号に依存しないでアクセスする非同期モードで実行さ
れる。

【００８７】非同期モードでは、イメージメモリの水平
方向幅および垂直方向幅、イメージメモリ上の水平方向
及び垂直方向のイメージエリアの開始点及び幅、コピー
処理時及び書き込み時の水平及び垂直方向の移動量な
ど、アクセス位置情報を設定し、設定値ＣＯＰＹ、ＶＥ
Ｒ、ＦＩＬＬのいずれかあるいは複数に‘１’を設定す
る。コピー処理時には、コピー処理実行時の方向を設定
する設定値ＣＰＤＩＲも設定する。また、フィル処理に
おいては、書き込む固定値を示す設定値ＰＴＮ、インク
リメントまたはデクリメントを設定する設定値ＩＮＣＤ
ＥＣも設定される。

【００８８】例として、ソースイメージエリアのアドレ
スに対してマイナス方向にコピー処理を行なうには、設
定値ＣＯＰＹのみに‘１’を、プラス方向にコピー処理
を行なうなら、設定値ＣＯＰＹのほかに設定値ＣＰＤＩ
Ｒにも‘１’を設定する。ベリファイ処理を行なう場合
は、設定値ＶＥＲのみに‘１’を設定する。固定値デー
タでフィル処理を行なう時は、設定値ＦＩＬＬのほかに
設定値ＰＴＮにも‘１’を、インクリメントデータでフ
ィル処理を行なうには、設定値ＦＩＬＬのほかに設定値
ＩＮＣＤＥＣにも‘１’を、デクリメントデータでフィ
ルを処理を行なうなら、設定値ＦＩＬＬのみに‘１’を
設定する。さらに、フィル処理を行なう場合はフィルパ
ターンを設定する設定値ＦＰに、コピー処理を行なう場
合はコピー処理回数を設定する設定値ＮＵＭＣＰにも値
を設定する。

【００８９】その後、ＸＹ座標で表わされた位置情報を
物理アドレスに変換するための設定値ＣＡＬＳＲＴに
‘１’を設定する。この時、図３に示すアドレス変換部
７４は、設定された値をもとにソースイメージエリアの
原点のアドレスと、ディスティネーションイメージエリ
アの４隅の点と、コピー処理時のソースイメージエリア
からディスティネーションイメージエリアの距離を計算
する。

【００９０】図９は、イメージエリアの説明図である。
いま、点ＡＢＣＤで囲まれるソースイメージエリアと、
点Ａ’Ｂ’Ｃ’Ｄ’で囲まれるディスティネーションイ
メージエリアを考える。イメージメモリの水平方向及び
垂直方向の幅はそれぞれＦＳＷ，ＳＳＷである。ソース
イメージエリアの開始点Ａのは水平及び垂直位置はＦＳ
Ａ，ＳＳＡであり、水平及び垂直方向のエリア幅はＦＡ
Ｗ，ＳＡＷである。ディスティネーションイメージエリ
アの開始点Ａ’の水平及び垂直位置はソースイメージエ
リアの開始点Ａからの距離で示し、水平方向および垂直
方向の距離はＦＤＤ，ＳＤＤである。

【００９１】図９に示す各設定値を用い、ソースイメー
ジエリアの原点のアドレスと、ディスティネーションイ
メージエリアの４隅の点と、コピー処理時のソースイメ
ージエリアからディスティネーションイメージエリアの
距離を計算する。各値に対する計算式は 点Ａのアドレス ＝ＦＳＷ×ＳＳＡ＋ＦＳＡ 点Ａ’のアドレス＝ＦＳＷ×（ＳＳＡ＋ＳＤＤ）＋ＦＳ
Ａ＋ＦＤＤ 点Ｂ’のアドレス＝ＦＳＷ×（ＳＳＡ＋ＳＤＤ）＋ＦＳ
Ａ＋ＦＤＤ＋ＦＡＷ 点Ｃ’のアドレス＝ＦＳＷ×（ＳＳＡ＋ＳＤＤ＋ＳＡ
Ｗ）＋ＦＳＡ＋ＦＤＤ 点Ｄ’のアドレス＝ＦＳＷ×（ＳＳＡ＋ＳＤＤ＋ＳＡ
Ｗ）＋ＦＳＡ＋ＦＡＷ＋ＦＤＤ 点Ａと点Ａ’の距離＝ＦＳＷ×ＳＤＤ＋ＦＤＤ で与えられる。全ての計算が終了すると、アドレス変換
部７４は、変換が終了したことを示すアドレス変換終了
信号１０７をアクティブにして、設定値ＣＡＬＳＲＴを
クリアして‘０’にする。アドレス変換部７４からは、
回転処理時の回転角度の設定値ＲＯＴ、水平および垂直
方向の鏡像処理を許可する設定値ＸＭＩＲおよびＹＭＩ
Ｒ、メモリデータバスおよび画像データバスの方向の設
定値ＲＷの各設定値の組合せに応じて、変換されたディ
スティネーションイメージエリアの４隅の点のアドレス
から１つを選択し、ディス初期アドレス９５として出力
する。また、ソースイメージエリアのＡ点のアドレスを
ソース初期アドレス９６として出力する。さらに、Ａ点
とＡ’点の距離をイメージエリア距離９７としてロード
データ生成部７５に出力する。中央処理装置２９は、こ
の設定値ＣＡＬＳＲＴをポーリングしており、‘０’に
なったことを確認してから動作を許可する設定値ＳＲＴ
に‘１’を設定する。

【００９２】エリア同期モードでは、リードライトサイ
クルか高速ページモードサイクルのどちらかでイメージ
メモリにアクセスすることができる。リードライトサイ
クルでアクセスする時は設定値ＰＥＮに‘１’を、高速
ページモードサイクルでイメージメモリにアクセスする
時は設定値ＩＥＮに‘１’を設定する。その後、非同期
モードと同様、ＸＹ座標で表わされた位置情報を物理ア
ドレスに変換し、設定値ＣＡＬＳＲＴが‘０’になった
ことを確認した後、設定値ＳＲＴに‘１’を設定する。

【００９３】２．リフレッシュサイクル 図５に示すリフレッシュサイクル発生回路１４１におい
て、リフレッシュ停止信号８３は制御部７２から出力さ
れ、‘０’の時にリフレッシュサイクルの発生が抑制さ
れる。アクセス同期信号１０６は、記憶装置７１の設定
値に基づいて新たに生成される内部の同期信号で、この
イメージメモリアクセス部７７から出力されるととも
に、リフレッシュサイクル発生回路１４１にも入力され
る。リセット時、リフレッシュ停止信号は‘１’に、ア
クセス同期信号は‘０’になっている。リセットが解除
された時、メモリチップセレクト信号は‘１’になって
いる。リセット解除後、内部のカウンタはカウントを開
始し、所定値になった時キャリー信号を出力する。この
キャリー信号に基づき、リフレッシュＲＡＳ信号１５
１、リフレッシュＣＡＳ信号１５２、リフレッシュサイ
クル信号１５３を出力する。

【００９４】３．ＣＰＵダイレクトイメージメモリアク
セス 図５に示すＤＭＡ制御回路１４２は、メモリチップセレ
クト信号と、リード信号かライト信号がアクティブにな
った時のバイトイネーブル信号の値によって、イメージ
メモリのアクセス方法が自動的に切り替わる。バイトイ
ネーブル信号をデコードして、バイト単位でのアクセ
ス、ハーフワード単位でのアクセス、ワード単位でのア
クセスを切り替える。

【００９５】中央処理装置２９からのデータバス６２は
３２ビットであり、アドレスは０（ｈ）、４（ｈ）、８
（ｈ）．．．のように４の倍数になるので、例えば、イ
メージメモリの容量が１６ＭＢｙｔｅだとすると、１チ
ップモードでは３２ＭＢｙｔｅ分のイメージメモリにア
クセスしなければならない。従ってＣＰＵアドレスは２
３ビットが必要となる。また、バイト単位でのアクセ
ス、ハーフワード単位でのアクセスの場合、下位２ビッ
トのアドレスは４本のバイトイネーブル信号をエンコー
ドして生成し直し、内部では２５ビットのアドレスに変
換する。

【００９６】上述のようにダイレクトイメージメモリア
クセスを行なう場合には、設定値ＣＥＮを‘１’にす
る。メモリチップセレクト信号と、ライト信号とリード
信号のどちらかが‘０’になった時、リフレッシュサイ
クル信号１５３が‘０’ならばリフレッシュサイクル信
号１５３が‘１’に変化してから、リフレッシュサイク
ル信号が‘１’ならば直ちに、ＤＭＡ制御回路１４２に
従ってダイレクトＲＡＳ信号１５５、ダイレクトＣＡＳ
信号１５６が、所定のタイミングで‘１’になる。

【００９７】イメージメモリ２７，２８へのデータ書き
込み時は、ダイレクトＷＥ信号１５７が‘０’になって
中央処理装置２９のデータバス６２上のデータをラッチ
する。その後、下位アドレス１５４の値に従い８ビット
づつダイレクトライトデータ１５８として転送される。
この時、下位アドレスが’０’（ｈ）の時はデータバス
６２の下位８ビットを、下位アドレスが’１’（ｈ）の
時はデータバス６２の次の８ビットを、下位アドレス
が’２’（ｈ）の時はデータバス６２の更に次の８ビッ
トを、下位アドレスが’３’（ｈ）の時はデータバス６
２の上位８ビットをダイレクトライトデータ１５８とす
る。ダイレクトライトデータ１５８は、ダイレクトＷＥ
信号１５７、ダイレクトＲＡＳ信号１５５、ダイレクト
ＣＡＳ信号１５６、下位アドレス１５４、それに中央処
理装置２９からの制御信号６３内のＣＰＵアドレスの各
制御信号が制御信号選択回路１４４で選択され、これら
の制御信号に基づいてイメージメモリ２７，２８へ書き
込まれる。

【００９８】イメージメモリ２７，２８からのデータ読
み出し時では、メモリデータバス５７，５８上の読み出
したデータを下位アドレスで指示されるデータバス６２
上の適切な位置にラッチし、出力する。例えば、下位ア
ドレスが‘０’（ｈ）の時はラッチしたデータをデータ
バス６２の下位８ビットに、下位アドレスが‘１’
（ｈ）の時はラッチしたデータをデータバス６２の次の
８ビットに、下位アドレスが‘２’（ｈ）の時はラッチ
したデータをデータバス６２の更に次の８ビットに、下
位アドレスが‘３’（ｈ）の時はラッチしたデータをデ
ータバス６２の上位８ビットに出力する。

【００９９】ハーフワード単位およびワード単位による
アクセスの場合、内部で下位アドレスを生成する。例え
ば、ハーフワード単位の場合、下位アドレスを‘０’
（ｈ）→‘１’（ｈ）または‘２’（ｈ）→‘３’
（ｈ）と変化させる。また、ワード単位の場合には、下
位アドレスを‘０’（ｈ）→‘１’（ｈ）→‘２’
（ｈ）→‘３’（ｈ）と変化させる。書き込み及び読み
出しの動作は同様である。

【０１００】４．非同期モード ４−１．フィル処理 制御部７２の動作から順を追って説明していく。図４に
示す制御部７２の構成において、基準クロック選択回路
１１１は、入力されるビデオクロック信号４６とコマン
ドクロック信号８４のうち、非同期モードではコマンド
クロック信号８４が選択され、基準クロック信号８５と
して出力される。動作の許可を示す設定値ＳＲＴが
‘１’に設定されると立ち上がり検出回路１１３で立ち
上がりが検出され、‘１’レベル幅が１コマンドクロッ
クサイクルのＳＲＴ立ち上がり検出信号１２１を出力す
る。検出信号選択回路１１４はこのＳＲＴ立ち上がり検
出信号１２１を選択して、‘１’レベル幅が１クロック
サイクルの水平方向開始信号１２５、リフレッシュマス
ク信号１３１、垂直方向開始信号１２６として出力す
る。

【０１０１】リフレッシュマスク信号１３１は、エリア
同期モードでイメージメモリアクセス部７７からＮＲＡ
Ｓ信号、ＮＣＡＳＬ信号、ＮＣＡＳＨ信号が生成される
時、リードライトサイクルや高速ページモードサイクル
とリフレッシュサイクルが同時に発生しないように、リ
ードライトサイクルや高速ページモードサイクルが発生
する直前にリフレッシュサイクルの発生を抑制する信号
である。リフレッシュマスク信号１３１は、垂直方向基
準信号８１とＮＡＮＤ演算され、リフレッシュ停止信号
８３としてイメージメモリアクセス部７７のリフレッシ
ュサイクル発生回路１４１に出力される。

【０１０２】水平方向開始信号が‘１’になると、画素
カウンタ１１５のイネーブル信号が‘１’になって基準
クロック信号８５のカウントが開始される。画素カウン
タ１１５は、設定値ＳＲＴが‘０’の時に水平方向基準
同期信号８２の‘０’レベル幅を設定したロードデータ
がロードされるので、カウントはロードデータから始ま
る。画素カウンタ１１５がカウントし続け、カウンタ値
が‘ｆｆｆｆ’（ｈ）になった時、画素カウンタ１１５
からキャリー信号が出力される。開始信号選択回路では
このキャリー信号を選択して水平開始点信号として出力
する。水平方向基準同期信号８２には、水平開始点信号
が‘１’になった時点から‘１’が出力される。さらに
画素カウンタ１１５がカウントし続け、イメージエリア
幅選択回路１１２から出力される水平方向イメージ幅１
２７と同じ値になると水平方向基準同期信号８２は
‘０’になり、１ライン分の処理が終了する。この時、
水平方向イメージ幅には設定値ＦＡＷの値が出力されて
いる。

【０１０３】水平方向基準同期信号８２が‘０’になる
と内部同期信号立ち下がり検出回路１１９で立ち下がり
が検出され、‘１’レベルが１クロック幅のロードクロ
ック信号８７と、ロードクロック信号８７を基準クロッ
ク信号８５で数回ラッチして遅延させた水平方向立ち下
がり検出遅延信号１２９が出力される。この水平方向立
ち下がり検出遅延信号１２９によって、画素カウンタ１
１５は再びロードデータをロードし、上述した処理が繰
り返し実行される。この水平方向基準同期信号８１はイ
メージメモリアクセス部７７に出力される。

【０１０４】一方、垂直方向開始信号１２６が‘１’に
なると、ロードクロック信号８７が‘１’になるごとに
ラインカウンタ１１６の値がインクリメントしていくと
同時に、垂直方向基準同期信号８１には‘１’が出力さ
れる。ラインカウンタ１１６は設定値ＳＲＴが‘０’の
時にリセットされているのでカウントは‘０’から始ま
る。ラインカウンタ１１６がカウントし続け、イメージ
エリア幅選択回路１１２から出力される垂直方向イメー
ジ幅１２８と同じ値になると、垂直方向基準同期信号８
１は‘０’になり、１ページ分の処理が終了する。この
時、垂直方向イメージ幅には設定値ＳＡＷの値が出力さ
れている。

【０１０５】垂直方向基準同期信号８１が‘０’になる
と内部同期信号立ち下がり検出回路１１９で立ち下がり
が検出され、‘１’レベル幅が１クロックサイクルの垂
直方向立ち下がり検出信号８６、垂直方向立ち下がり検
出信号８６を基準クロック信号８５で数回ラッチして遅
延させた垂直方向立ち下がり検出遅延信号１３０が出力
される。垂直方向立ち下がり検出信号８６は終了信号選
択回路で選択され、Ｊ−Ｋフリップフロップを通った
後、処理終了信号６６となって、画素カウンタ１１５の
ロードデータのロード、ラインカウンタ１１６のリセッ
トを行なう。

【０１０６】イメージメモリアクセス部７７のデータ制
御回路１４５内に設けられたＦＩＦＯ制御回路１７２で
は、入力された水平方向基準同期信号８１と、水平方向
基準同期信号８２を基準クロック信号８５で数回ラッチ
した遅延同期信号のどちらか１つを選択し、アクセス同
期信号を出力する。アクセス同期信号が‘１’の時は、
メモリ制御信号発生回路１４３により、レギュラーＲＡ
Ｓ信号１６２、レギュラーＣＡＳ信号１６３、レギュラ
ーＷＥ信号１６４が生成される。

【０１０７】一方、ロードデータ生成部７５では、ロー
ドクロック信号８７が初期状態で‘０’になっているた
め、アドレス変換部７４からのソース初期アドレス９６
をＳロードアドレス１０１としてアドレス生成部７６に
出力し、Ｓアドレスイネーブル信号９８を‘０’にする
と同時に、Ｓカウンタイネーブル信号１００にアクセス
同期信号１０６を出力する。１ラインのフィル処理が終
了すると、ロードクロック信号８７が１クロックサイク
ルだけ‘１’となり、Ｓロードアドレス１０１には、Ｓ
ロードアドレス値と設定値ＦＳＷの値が加算されたＳ加
算アドレスが新たなＳロードアドレスとしてアドレス生
成部７６に出力される。以後、同様にして、１ラインの
フィル処理が終了するごとに、新たなＳロードアドレス
１０１が更新され、垂直方向基準同期信号８１が‘０’
になるまで続けられる。

【０１０８】アドレス生成部７６では、加算アドレス選
択信号９３が‘０’なので、アドレス生成部７６から出
力される内部アドレス１０３をＳロードアドレス１０１
からのカウント値とする。従って、アクセス同期信号１
０６が‘１’になるとＳロードアドレス１０１の値から
カウントし始め、その値が内部アドレス１０３としてイ
メージメモリアクセス部７７内の制御信号選択回路１４
４に出力される。

【０１０９】制御信号選択回路１４４では、設定値ＣＥ
Ｎの値によって中央処理装置２９のアドレスバスと内部
アドレス１０３を選択し、ＮＲＡＳ信号が‘１’のとき
選択したアドレスの上位１２ビットを出力し、‘０’の
とき設定値ＣＥＮが‘１’であれば中央処理装置２９の
アドレスバスの下位１０ビットとＤＭＡ制御回路１４２
から出力される下位アドレス１５４を出力し、設定値Ｃ
ＥＮが‘０’であれば内部アドレス１０３の下位１２ビ
ットを出力する。

【０１１０】データ制御回路１４５では、フィル処理の
ときにはデータ選択回路１７３によってフィルカウンタ
１７４の出力値のＦＩＬＬデータ１８９が選択されメモ
リライトデータ１８７となる。フィルカウンタ１７４
は、固定値フィル処理の場合はＦＰレジスタに設定され
た値を出力する。また、インクリメントフィル処理の場
合は設定値ＦＰに設定された値を初期値にしてインクリ
メントデータを、デクリメントフィル処理の場合は設定
値ＦＰに設定された値を初期値にしてデクリメントデー
タを出力する。

【０１１１】この時、メモリ制御信号発生回路１４３か
ら出力されるページモードＷＥ信号１６１とＤＭＡ制御
回路１４２から出力されるダイレクトＷＥ信号１５７は
‘１’なので、レギュラーＷＥ信号１６４がＮＷＥ信号
として出力される。ＮＲＡＳ信号も同様にレギュラーＲ
ＡＳ信号１６２が出力される。ＮＣＡＳＬ信号とＮＣＡ
ＳＨ信号には、内部アドレス１０３の最上位ビットまた
は中央処理装置２９のアドレスの最上位ビットの値に基
づいて、一方にレギュラーＣＡＳ信号１６３が、他方に
‘１’が出力される。

【０１１２】なお、アクセス同期信号が‘０’の時は、
レギュラーＲＡＳ信号、レギュラーＣＡＳ信号が‘１’
なので、ＮＲＡＳ信号、ＮＣＡＳＬ信号、ＮＣＡＳＨ信
号にはリフレッシュＲＡＳ信号、リフレッシュＣＡＳ信
号が出力される。

【０１１３】以上のように、内部で生成したアクセス同
期信号が‘１’の時にフィル処理が行なわれ、アクセス
同期信号が‘０’の時はリフレッシュサイクルとなり書
き込まれたデータを保持するように動作する。以上の動
作を繰り返し、１ページ分のフィル処理が終了すると、
制御部７２の内部同期信号立ち下がり検出回路１１９で
は、垂直方向立ち下がり検出信号８６を１クロックサイ
クルだけ‘１’にする。この垂直方向立ち下がり検出信
号８６は終了信号選択回路を介して処理終了信号に
‘０’を出力し、動作が終了する。

【０１１４】４−２．ベリファイ処理 ベリファイ処理は、イメージメモリにＦＰレジスタで設
定された値を書き込んで、書き込んだ時と同じアドレス
でデータを読み出し、書き込みデータと読み出しデータ
を比較して一致しているかどうかを確かめる処理であ
る。従って、アドレスは２クロックサイクルごとに変化
し、リードサイクルとライトサイクルが交互に発生す
る。ＮＲＡＳ信号、ＮＣＡＳＬ信号、ＮＣＡＳＨ信号、
メモリアドレスは上述のフィル処理と同様の動作をする
のでここでの説明は省く。

【０１１５】イメージメモリアクセス部７７からのアク
セス同期信号１０６が‘１’になると、ロードデータ生
成部７５では、１クロックサイクルごとに値が‘０’と
‘１’に変化するＳアドレスイネーブル信号９８とＳカ
ウンタイネーブル信号１００としてアドレス生成部７６
に出力する。同様にイメージメモリアクセス部７７のメ
モリ制御信号発生回路１４３でも１クロックサイクルご
とに値が‘０’と‘１’に変化するリードライト切り替
え信号１６５を発生し、データ制御回路１４５にそのま
ま出力し、制御信号選択回路１４４にはレギュラーＷＥ
信号１６４として出力する。

【０１１６】ベリファイ処理は先にイメージメモリ２
７，２８への書き込みを行ない、次にデータの読み出し
を行なうので、リードライト切り替え信号１６５の初期
値は‘０’となる。アドレス生成部７６はＳカウンタイ
ネーブル信号１００によって、Ｓロードアドレス１０１
を初期値にしたインクリメントデータを２クロックサイ
クルごとに出力し、この値が内部アドレス１０３とな
り、イメージメモリアクセス部７７内の制御信号選択回
路１４４を経てメモリアドレスとなる。

【０１１７】一方、データ制御回路１４５は制御信号選
択回路１４４で選択されたＮＷＥ信号が‘０’の時、デ
ータ選択回路１７３でＦＩＬＬデータ１８９が選択さ
れ、メモリデータバス５７，５８に出力される。ＮＷＥ
信号が‘１’の時はメモリデータバス５７，５８上のデ
ータをＣＡＳクロック信号１６６でラッチして設定値Ｆ
Ｐと比較器１７５で比較する。

【０１１８】このＣＡＳクロック信号１６６は、イメー
ジメモリアクセスコントローラとイメージメモリ間に接
続する双方向バッファやバスバッファの遅延時間によっ
て、イメージメモリから出力されるデータの遅延時間が
変化し内部ＦＩＦＯに書き込むタイミングが変わってし
まう事を考慮して、出力タイミングを設定できるように
構成している。

【０１１９】比較器１７５による比較結果が一致した場
合は、比較器１７５の出力は‘１’となりエラー信号と
して‘０’を出力し、比較結果が一致しない場合は比較
器１７５の出力は‘０’となりエラー信号として‘１’
を出力する。制御部７２は、設定値ＳＲＴが‘１’の間
に入力したエラー信号の値が‘１’になるとその値を保
持し、エラー検知信号９０として記憶装置７１に出力す
る。

【０１２０】以上の動作を繰り返し１ページ分のベリフ
ァイ処理が終了すると、フィル処理と同様にして、垂直
方向立ち下がり検出信号８６が‘１’になり、処理終了
信号に‘０’が出力されて動作が終了する。

【０１２１】４−３．コピー処理 コピー処理は、予め書き込まれたイメージメモリ上のあ
る領域（ソースイメージエリア）の１つのデータを読み
出して、別の領域（ディスティネーションイメージエリ
ア）に書き込む処理である。ベリファイ処理と同様、ソ
ースイメージエリアアドレスとディスティネーションイ
メージエリアアドレスは２クロックサイクルごとに変化
し、リードサイクルとライトサイクルが交互に発生す
る。ＮＲＡＳ信号、ＮＣＡＳＬ信号、ＮＣＡＳＨ信号、
メモリアドレスはフィル処理と同様の動作をするのでこ
こでの説明は省く。

【０１２２】アクセス同期信号１０６が‘１’になる
と、ロードデータ生成部７５では、１クロックサイクル
ごとに値が‘０’と‘１’に変化するＳアドレスイネー
ブル信号９８とＳカウンタイネーブル信号１００として
アドレス生成部７６に出力する。また、Ｓカウンタイネ
ーブル信号１００を基準クロック信号８５で１回ラッチ
した遅延信号をＤカウンタイネーブル信号９９としてア
ドレス生成部７６に出力する。

【０１２３】同様にイメージメモリアクセス部７７のメ
モリ制御信号発生回路１４３でも１クロックサイクルご
とに値が‘０’と‘１’に変化するリードライト切り替
え信号１６５を発生し、レギュラーＷＥ信号１６４とし
て制御信号選択回路１４４に出力する。

【０１２４】ロードデータ生成部７５から出力されるＳ
ロードアドレス１０１は、上述のフィル処理で説明した
ように、１ライン目の処理を行なう時はソース初期アド
レス９６の値が出力され、その後は、１ラインの処理が
終わるごとに設定値が加算される。垂直方向立ち下がり
検出信号８６の初期値が‘０’になっているため、Ｄロ
ードアドレス１０２にはアドレス変換部７４から出力さ
れるディス初期アドレス９５が出力される。その後はＳ
ロードアドレス１０１と同様にして、１ラインの処理が
終わるごとに加算データが加算される。１ページ分のコ
ピー処理が終了すると、垂直方向立ち下がり検出信号８
６が１クロックサイクルだけ‘１’になり、コピー処理
の実行時の方向を示す設定値ＣＰＤＩＲの値が‘０’な
らディス初期アドレス９５からイメージエリア距離を減
算した値が、‘１’なら加算したアドレスがＤロードア
ドレス１０２に出力される。垂直方向立ち下がり検出信
号８６が‘１’になるとＳロードアドレス１０１はリセ
ットされ、ソース初期アドレス９６の値が出力され、以
後同様に設定値が加算される。

【０１２５】アドレス生成部７６では、Ｄカウンタイネ
ーブル信号９９、Ｓカウンタイネーブル信号１００によ
って、それぞれＤロードアドレス１０２、Ｓロードアド
レス１０１を初期値にして２クロックサイクルごとにア
ドレスが変化する。Ｓアドレスイネーブル信号９８は、
１クロックサイクルごとに‘０’と‘１’に変化するた
め、内部アドレス１０３はソースイメージエリアのアド
レスと、ディスティネーションイメージエリアのアドレ
スが交互に出力される。さらに１ページ分のコピー処理
が終了すると、コピー加算アドレスにイメージエリア距
離を加減算されたアドレスがＤロードアドレス１０２に
出力され、以後同様に加算データが加算される。ロード
データ生成部７５では、コピーカウンタを有しており、
設定したコピー回数分のコピー処理が終わるとキャリー
信号が‘１’になり、このキャリー信号が‘１’で、か
つ、垂直方向立ち下がり検出信号８６が‘１’の時、コ
ピー終了信号８８に‘１’を出力する。制御部７２は、
このコピー終了信号８８を終了信号選択回路を介して処
理終了信号に‘０’を出力し、動作を終了する。

【０１２６】５．エリア同期モード 外部機器１２，１３やホストコンピュータ１１からの画
像データをイメージメモリ２７，２８に書き込んだり
（以下メモリライト動作と称す）、逆に、イメージメモ
リ２７．２８からデータを読み出して外部機器１２．１
３やホストコンピュータ１１に転送する（以下メモリリ
ード動作と称す）場合、イメージメモリアクセスコント
ローラ動作準備を行なう前に、データ選択器１８，１
９、エリア信号発生器１７、データバスコントローラ２
０，２１の記憶装置に所定の値を設定する必要がある。

【０１２７】５−１．初期設定 データ選択器１８，１９の各双方向データバスの入出力
は、データ選択器１８，１９内の記憶装置に設定された
値で制御する。設定値は電源投入時にリセットされ
‘０’（ｈ）になっており全てのデータバスは入力にな
っている。メモリライト動作では、外部機器１２，１３
側の画像データバス３８，３９（このデータ選択器の説
明ではＥＸデータバスと称す）は入力、データバスコン
トローラ２０，２１側の画像データバス４７および画像
データバス４８（このデータ選択器の説明ではＩＮデー
タバスＡ、ＩＮデータバスＢと称す）は出力になる。メ
モリリード動作では、ＩＮデータバスＡとＩＮデータバ
スＢは入力、ＥＸデータバスは出力になり、ＩＮデータ
バスＡとＩＮデータバスＢのいずれかが選択される。Ｅ
Ｘデータバスが出力になっている時は、入力される数種
類のクロック信号から選択したデータバスに対応するも
のを選択し、選択したクロック信号で画像データを内部
でラッチし、同期をとる。使用したクロック信号はリタ
ーンクロック信号として出力する。また、入力される数
種類の垂直同期信号、水平同期信号から選択したデータ
バスに対応するものを選択して、リターン垂直同期信
号、リターン水平同期信号として出力する。ＤＴＳＥＬ
ビットに‘０’を、ＳＹＮＣＳビットに‘０’（ｈ）を
設定した場合、垂直同期信号Ａ１と水平同期信号Ａ１が
選択され、それぞれリターン垂直同期信号、リターン水
平同期信号として出力される。これらのリターンクロッ
ク信号、リターン垂直同期信号、リターン水平動黄信号
がリターン同期信号４３，４４である。

【０１２８】図８に示すエリア信号発生器１７もデータ
選択器１８，１９と同様に、内部の記憶装置２４３の各
ビットは電源投入時にリセットされ‘０’（ｈ）になっ
ているので、設定値ＮＲＳＴに‘１’を設定し、内部の
リセット状態を解除する。次に、エリア信号発生位置、
エリア信号アクティブ幅を設定値ＦＳＡ、ＦＷＩＡ、Ｓ
ＳＡ、ＳＷＩＡとして設定する。エリア信号４５は入力
される同期信号を基準にして生成されるので、その基準
となる同期信号を選択するために、設定値ＡＳＥＬとし
て所定の値を設定する。

【０１２９】メモリライト動作、メモリリード動作を行
なう時、ホストコンピュータ１１や外部機器１２，１３
によって画像データの入出力形式（以下カラーモードと
称す）が異なる。例えば、Ｒ，Ｇ，Ｂそれぞれ１画素の
データが８ビットとした場合、２４ビット同時に入出力
する形式（以下モノクロモードと称す）、Ｙ，Ｍ，Ｃそ
れぞれ１画素のデータが８ビットとした場合、Ｙ，Ｍ，
Ｃのデータが面順次で入出力される形式（以下３カラー
モードと称す）、Ｙ，Ｍ，Ｃ，Ｋそれぞれ１画素のデー
タが８ビットとした場合、Ｙ，Ｍ，Ｃ，Ｋのデータが面
順次で入出力される形式（以下フルカラーモードと称
す）等がある。イネーブル信号６４はイメージメモリア
クセスコントローラ２２，２３の動作を許可する信号な
ので、カラーモードによって出力の仕方に違いが生じ
る。そこで、メモリライト・メモリリード動作を行なう
時のカラーモードを設定値ＣＬＭＤとして設定する。例
えばモノクロモードでは設定値ＣＬＭＤに‘０’（ｈ）
を、３カラーモードでは、‘２’（ｈ）を、フルカラー
モードでは‘３’（ｈ）を設定する。

【０１３０】このイネーブル信号６４は設定値ＳＲＴに
‘１’を設定しないと出力されない。イネーブル信号６
４も、エリア信号４５と同様に入力される同期信号を基
準にして生成されるので、基準となる同期信号を設定値
ＥＳＥＬに所定の値を設定することで選択する。選択す
る時の設定時は設定値ＡＳＥＬと同様なので説明は省
く。

【０１３１】設定値ＰＲは、設定値ＥＳＥＬで選択され
た垂直同期信号を基準にして、イネーブル信号６４を出
力するタイミングを設定する。例えば、イネーブル信号
６４が設定値ＥＳＥＬで選択された垂直同期信号が最初
にアクティブになった時のみイメージメモリアクセスコ
ントローラ２２，２３の動作を許可するなら、設定値を
‘０’（ｈ）に、垂直同期信号が２回目にアクティブに
なった時に動作を許可するなら設定値を‘１’（ｈ）
に、垂直同期信号が３回目にアクティブになった時に動
作を許可するなら設定値を‘２’（ｈ）に、というよう
に設定すればよい。

【０１３２】図７に示すデータバスコントローラ２０，
２１の双方向データバス入出力は、記憶装置１９３に設
定される各種の設定値によって制御される。メモリライ
ト動作では、ＥＸデータバスＡ，Ｂは入力、ＩＮデータ
バスＡ，Ｂは出力になる。ＩＮデータバスＡ，Ｂを出力
にするには、それぞれのデータバスに対応した設定値Ｉ
ＮＤＩＯに‘１’を設定する。ただし、設定値ＩＮＥＮ
にも‘１’を設定しないと設定値ＩＮＤＩＯの値は無視
される。また、ＩＮデータバスＡ，Ｂから出力されるデ
ータと、出力する時にデータが同期する同期信号を選択
するために、設定値ＯＤＳＩと設定値ＳＥＬＩに所定の
値を設定する。例えば、ＥＸデータバスＡからのデータ
を出力するなら‘０’を、ＥＸデータバスＢからのデー
タを出力するなら‘１’を設定値ＯＤＳＩとして設定
し、画像データが水平方向エリア信号Ａと垂直方向エリ
ア信号Ａに同期する場合、設定値ＳＥＬＩとして‘０’
を、水平方向エリア信号Ｂと垂直方向エリア信号Ｂに同
期する時は設定値ＳＥＬＩとして‘１’を設定する。

【０１３３】一方、メモリリード動作では、ＩＮデータ
バスＡ，Ｂは入力、ＥＸデータバスＡ，Ｂは出力にな
る。ＥＸデータバスＡ，Ｂを出力にするには、それぞれ
のデータバスに対応した設定値ＥＸＤＩＯに‘１’を設
定する。ただし、設定値ＥＸＥＮにも‘１’が設定しな
いと設定値ＥＸＤＩＯの値は無視される。また、ＥＸデ
ータバスＡ，Ｂから出力されるデータと、出力する時の
データが同期する同期信号を選択するために、設定値Ｏ
ＤＳＯと設定値ＳＥＬＯに所定の値を設定する。例え
ば、ＩＮデータバスＡからのデータを出力するなら
‘０’（ｈ）を、ＩＮデータバスＢからのデータを出力
するなら‘１’（ｈ）を設定値ＯＤＳＯとして設定し、
画像データが水平方向同期信号Ａと垂直方向同期信号Ａ
に同期する場合‘０’（ｈ）を、水平方向同期信号Ｂと
垂直方向同期信号Ｂに同期する場合‘１’（ｈ）を設定
値ＳＥＬＯとして設定すればよい。

【０１３４】５−２．リードライトサイクル メモリライト動作について説明する。上述の初期設定、
イメージメモリ動作準備が終了し、ホストコンピュータ
１１や外部機器１２，１３から同期信号３４〜３６が出
力されると、エリア信号発生器１７とデータ選択器１
５，１６が動作を開始する。データ選択器１５は、内部
の記憶装置の設定値に従って、外部機器１２，１３から
の画像データをデータバスコントローラ２０，２１に出
力する。ホストコンピュータ１１や外部機器１２，１３
からの同期信号３４〜３６を入力したエリア信号発生器
１７は、水平方向エリア信号および垂直方向エリア信号
からなるエリア信号４５、イネーブル信号６４、ビデオ
クロック信号４６の出力を開始する。

【０１３５】エリア信号発生器１７のエリア信号発生回
路２４２では、記憶装置２４３の設定値により、数種類
の同期信号の中から１つの同期信号を選択し、内部クロ
ック信号２８３、内部水平同期信号２８２、内部垂直同
期信号２８１として内部で使用する。内部クロック信号
２８３は、ビデオクロック信号４６として出力される。
リセット状態では、エリア信号発生回路２４２内の水平
エリアカウンタ２７２および垂直エリアカウンタ２７４
は、それぞれ設定値ＦＳＡの値の補数、設定値ＳＳＡの
値の補数がロードされている。

【０１３６】リセットが解除され、内部水平同期信号２
８２が‘１’になると、水平エリアカウンタ２７２は設
定値ＦＳＡの値の補数からカウントを開始する。カウン
ト値が‘１ｆｆｆ’（ｈ）になると水平エリア開始信号
２８５が‘１’になり、水平方向エリア信号には‘１’
が出力される。さらにカウントが進み、カウント値が設
定値ＦＷＩＡの値と一致すると、比較器２７３の出力信
号により水平方向エリア信号が‘０’になる。以後、内
部水平同期信号２８２が‘１’になるたびにこのような
動作が繰り返され、水平方向エリア信号が生成される。

【０１３７】垂直エリアカウンタ２７４は、リセットが
解除され、内部水平同期信号２８２の立ち上がり検出信
号２８４が‘１’になるとカウントを開始する。垂直エ
リアカウンタ２７４は、内部垂直同期信号２８１が
‘１’になり、かつ、内部水平同期信号の立ち上がり検
出信号が‘１’になるとカウントを行なう。カウント値
が‘１ｆｆｆ’（ｈ）になると垂直エリア開始信号２８
６が‘１’になって垂直方向エリア信号には‘１’が出
力される。さらにカウントが進み、カウント値が設定値
ＳＷＩＡの値と一致すると、比較器２７５の出力信号に
より垂直方向エリア信号が‘０’になり、１ページ分の
処理が終了する。以後、内部垂直同期信号２８１が
‘１’で、かつ、内部水平同期信号２８２の立ち上がり
検出信号２８４が‘１’になるたびにこのような動作が
繰り返され、垂直方向エリア信号が生成される。

【０１３８】一方、エリア信号発生器１７のイネーブル
信号発生回路２４１でも、同期信号選択回路Ａ２５１に
おいて記憶装置２４３の設定値により数種類の同期信号
の中から１つの同期信号を選択し、内部クロック信号２
６２、内部垂直同期信号２６１として内部で使用され
る。ページカウンタ２５２は、内部垂直同期信号２６１
の立ち下がりが検出された時にカウントされ、設定値Ｃ
ＬＭＤの値によって所定のタイミングでリセットされ
る。ページカウンタ２５２の出力値は、設定値ＰＲの値
と比較器２５４で比較され、一致した時にイネーブル信
号６４として‘１’を出力する。

【０１３９】データバスコントローラ２０，２１は、記
憶装置１９３の設定値により、データ選択器１８，１９
に接続されるＥＸデータバスＡ，Ｂ上画像データのどち
らか１つを選んで、イメージメモリアクセスコントロー
ラ２２，２３に接続されるＩＮデータバスＡ，Ｂに出力
する。この時、画像データは、記憶装置１９３の設定値
で選択された水平方向エリア信号、垂直方向エリア信
号、ビデオクロック信号４６に同期して出力される。ま
た、選択された水平方向エリア信号、垂直方向エリア信
号から生成された内部エリア信号２１５が‘０’の時
は、設定値ＩＤＶＩＮとして設定されている値がＩＮデ
ータバスＡ，Ｂに出力される。

【０１４０】イネーブル信号６４と水平方向エリア信
号、垂直方向エリア信号が‘１’になると、イメージメ
モリアクセスコントローラ２２，２３の制御部７２で
は、ビデオクロック信号４６が選択され基準クロック信
号８５となり、水平方向エリア信号、垂直方向エリア信
号の立ち上がり検出信号である水平方向立ち上がり検出
信号１２２、垂直方向立ち上がり検出信号１２３をもと
に、水平方向基準同期信号８２、垂直方向基準同期信号
８１が生成される。水平方向基準同期信号８２は、イメ
ージメモリアクセス部７７において基準クロック信号８
５で数回ラッチされアクセス同期信号１０６となる。こ
のアクセス同期信号１０６が‘１’の時にイメージメモ
リアクセス部７７でＮＲＡＳ信号、ＮＣＡＳＬ信号、Ｎ
ＣＡＳＨ信号、ＮＷＥ信号、アドレスが生成される。

【０１４１】アドレス生成部７６では、デコード部７３
からの水平方向加算信号９１、カウントアップ信号９
２、加算アドレス選択信号９３の値に従って内部アドレ
スを生成し、イメージメモリアクセス部７７に出力さ
れ、フィル処理時と同様の処理により、メモリアドレス
が出力される。

【０１４２】画像データバス４９，５０上のデータは、
イメージメモリアクセス部７７のデータ制御回路１４５
内にあるＦＩＦＯデータ制御回路１７２を介して内部の
ＦＩＦＯに出力され、順次書き込まれる。書き込まれた
データは、制御信号選択回路１４４から出力されるＣＡ
Ｓクロック信号１６６に基づいて順次読み出され、読み
出されたＦＩＦＯ出力データ１８５は、データ選択回路
１７３で選択されてメモリデータバス５７，５８上に出
力され、イメージメモリ２７，２８に書き込まれる。

【０１４３】以上の動作をアクセス同期信号１０６が
‘１’になる度に繰り返すことによって、外部機器１
２，１３やホストコンピュータ１１からの画像データを
イメージメモリ２７，２８に書き込むことができる。１
ページ分の処理が終了すると、非同期モードと同様に、
垂直方向基準同期信号８１が‘０’になり、メモリライ
ト動作が終了する。

【０１４４】メモリリード動作も、基本的にはメモリラ
イト動作とほとんど同様の動作をするので詳細な説明は
省く。ただし、何点かはメモリライト動作と異なるの
で、以下にその相違点を示す。

【０１４５】データバス入出力方向は、データ選択器１
８，１９とデータバスコントローラ２０，２１で、メモ
リライト動作時とは逆になる。また、データバスコント
ローラ２０，２１では、イメージメモリアクセスコント
ローラ２２，２３から出力される同期信号５１，５２の
中から１つを選んで、選択した同期信号に同期した画像
データを出力する。同期信号が‘０’の時は設定値ＩＤ
ＶＥＸの値が出力される。イメージメモリアクセスコン
トローラ２２，２３のＦＩＦＯ制御回路１７２では、メ
モリデータバス５７，５８のデータをＦＩＦＯに書き込
み、ＦＩＦＯから読み出したデータをそのまま画像デー
タバス４９，５０へ出力する。

【０１４６】このようなメモリライト動作及びメモリリ
ード動作において、移動処理、鏡像処理、回転処理等の
変換処理が可能である。まず、移動処理は、上述のＤロ
ードアドレス１０２を用いることによって可能である。
図１０は、移動処理の一例の説明図である。図１０
（Ａ）に示すように、外部機器１２，１３等から入力さ
れるイメージデータの領域から、エリア信号４５によっ
てハッチングを施したソースイメージエリアが切り出さ
れる。イメージメモリアクセスコントローラ２２，２３
内のアドレス変換部からディス初期アドレス９５として
図１０（Ｂ）の点Ａ’のアドレスが出力され、初期状態
としてＤロードアドレス１０２からもこのアドレスが出
力されている。１ラインの終了ごとにイメージメモリ領
域の水平方向の幅の設定値ＦＳＷを加算し、Ｄロードア
ドレス１０２としてアドレス生成部７６に出力される。
アドレス生成部７６では、Ｄロードアドレス１０２を初
期値としてＤカウンタイネーブル信号９９が‘１’の間
カウントアップし、このカウント値がイメージメモリ２
７，２８に対するアドレスとなる。このように、ライン
ごとに設定値ＦＳＷを加算した値をディスティネーショ
ンイメージエリアの各行の先頭アドレスとして、水平方
向基準信号が‘１’の間、アドレスをカウントアップす
る処理を実行することで移動処理が可能になる。

【０１４７】また、鏡像処理や回転処理も行なうことが
できる。ここでは、鏡像処理として、水平方向及び垂直
方向の鏡像処理が可能であり、回転処理は、９０゜，１
８０゜，２７０゜の回転処理が可能である。また、これ
らを組み合わせて行なうことができる。図１１ないし図
１８は、鏡像処理及び回転処理の一例の説明図である。
図１１〜図１４には書込時の鏡像処理及び回転処理を示
し、図１５〜図１８には読み出し時の鏡像処理及び回転
処理を示している。

【０１４８】まず、水平方向の鏡像処理は、図１１
（Ｂ）および図１５（Ｂ）に示している。水平方向の鏡
像処理は、設定値ＸＭＩＲを‘１’にする。この水平方
向の鏡像処理の場合、イメージメモリアクセスコントロ
ーラ２２，２３のアドレス変換部７４では、ディス初期
アドレス９５として図９の点Ｂ’のアドレスが出力され
る。そして、デコード部７３においてカウントアップ信
号９２として‘０’が出力され、アドレス生成部７６で
はＤロードアドレス１０２を初期値としてダウンカウン
トする。これにより、水平方向に逆向きアドレスを生成
することができ、水平方向の鏡像処理が可能となる。

【０１４９】次に、垂直方向の鏡像処理は、図１１
（Ｃ）および図１５（Ｃ）に示している。垂直方向の鏡
像処理は、設定値ＹＭＩＲを‘１’にする。この垂直方
向の鏡像処理の場合、イメージメモリアクセスコントロ
ーラ２２，２３のアドレス変換部７４では、ディス初期
アドレス９５として図９の点Ｃ’のアドレスが出力され
る。そして、デコード部７３において垂直方向加算信号
９４として‘０’が出力され、ロードデータ生成部７５
ではＤロードアドレス１０２として１ライン終了ごとに
イメージメモリ領域の水平方向の幅の設定値ＦＳＷを減
算する。この動作を１ページが終了するまで繰り返し行
なう。これにより、垂直方向に逆向きにＤロードアドレ
ス１０２を生成することができ、垂直方向の鏡像処理が
可能となる。

【０１５０】この水平方向の鏡像処理と垂直方向の鏡像
処理を組み合わせることが可能である。この場合、設定
値ＸＭＩＲと設定値ＹＭＩＲを‘１’にする。イメージ
メモリアクセスコントローラ２２，２３のアドレス変換
部７４では、ディス初期アドレス９５として図９の点
Ｄ’のアドレスが出力される。そして、デコード部７３
において、カウントアップ信号９２として‘０’が、ま
た垂直方向加算信号９４として‘０’が出力される。ロ
ードデータ生成部７５ではＤロードアドレス１０２とし
て１ライン終了ごとにイメージメモリ領域の水平方向の
幅の設定値ＦＳＷを減算し、出力する。また、アドレス
生成部７６ではロードデータ生成部７５から出力される
Ｄロードアドレス１０２を初期値としてダウンカウント
する。この動作を１ページが終了するまで繰り返し行な
う。これにより、垂直方向、水平方向ともに逆向きのア
ドレスを生成することができ、水平方向および垂直方向
の鏡像処理が可能となる。

【０１５１】次に、回転処理について説明する。回転処
理は、設定値ＲＯＴの値によってその回転角度が設定さ
れる。ここでは、９０°、１８０°、２７０°の回転が
可能である。書込時の９０°の回転処理では、図１２
（Ａ）に示すように水平方向のデータを垂直方向に右か
ら左へ書き込むことによって行なうことができる。

【０１５２】イメージメモリアクセスコントローラ２
２，２３のアドレス変換部７４では、ディス初期アドレ
ス９５として図９の点Ｂ’のアドレスが出力される。そ
して、デコード部７３において加算アドレス選択信号９
３として‘０’が、垂直方向加算信号９４として‘０’
が出力される。ロードデータ生成部７５では、加算アド
レス選択信号９３によって加減算値が‘１’にセットさ
れるとともに、垂直方向加算信号９４によって減算が指
定される。これにより、Ｄロードアドレス１０２は１ラ
インの終了ごとに‘１’だけ減算された値となる。

【０１５３】アドレス生成部７６では、水平方向加算信
号が‘１’、加算アドレス選択信号が‘０’であるの
で、ロードデータ生成部７５から出力されるＤロードア
ドレス１０２を初期値とし、１基準クロックサイクルご
とにイメージメモリの水平方向幅である設定値ＦＳＷが
加算され、内部アドレスとして出力される。

【０１５４】このように、ラインごとに１を減算した値
をディスティネーションイメージエリアの先頭アドレス
とし、水平方向基準信号が‘１’の間、１基準クロック
サイクルごとに設定値ＦＳＷを加算する処理を実行する
ことで書き込み時の９０゜の回転処理が可能である。

【０１５５】書き込み時の１８０゜の回転処理は、図１
３（Ａ）に示すように、水平方向、垂直方向ともに逆方
向から書き込みを行なえばよいが、これは上述の水平方
向及び垂直方向の鏡像処理と同様であり、同様の処理で
実現することができる。

【０１５６】書き込み時の２７０゜の回転処理は、図１
４（Ａ）に示すように水平方向のデータを垂直方向に下
から上へ、左から右へ書き込むことによって行なうこと
ができる。

【０１５７】イメージメモリアクセスコントローラ２
２，２３のアドレス変換部７４では、ディス初期アドレ
ス９５として図９の点Ｃ’のアドレスが出力される。そ
して、デコード部７３において加算アドレス選択信号９
３として‘０’が、垂直方向加算信号９４として‘１’
が出力される。ロードデータ生成部７５では、加算アド
レス選択信号９３によって加減算値が‘１’にセットさ
れるとともに、垂直方向加算信号９４によって加算が指
定される。これにより、Ｄロードアドレス１０２は１ラ
インの終了ごとに‘１’だけ加算された値となる。

【０１５８】アドレス生成部７６では、水平方向加算信
号が‘０’、加算アドレス選択信号が‘０’であるの
で、ロードデータ生成部７５から出力されるＤロードア
ドレス１０２を初期値とし、１基準クロックサイクルご
とにイメージメモリの水平方向幅である設定値ＦＳＷが
減算され、内部アドレスとして出力される。

【０１５９】このように、ラインごとに１を加算した値
をディスティネーションイメージエリアの先頭アドレス
とし、水平方向基準信号が‘１’の間、１基準クロック
サイクルごとに設定値ＦＳＷを減算する処理を実行する
ことで書き込み時の２７０゜の回転処理が可能である。

【０１６０】このような９０°、１８０°、２７０°の
回転処理と、水平方向、垂直方向、水平方向及び垂直方
向の鏡像処理を組み合わせて、種々の変換処理を行なう
ことができる。これらの組み合わせで行なえる書き込み
時の変換処理を図１１〜図１４に示している。図１１は
回転処理なし、図１２は９０°回転処理、図１３は１８
０°回転処理、図１４は２７０°回転処理時のメモリラ
イト動作を示しており、各図の（Ａ）は鏡像処理なし、
（Ｂ）は水平方向の鏡像処理、（Ｃ）は垂直方向の鏡像
処理、（Ｄ）は水平及び垂直方向の鏡像処理をそれぞれ
施した場合を示している。

【０１６１】イメージメモリの読み出し時にも、書き込
み時と同様にしてディス初期アドレス９５に出力される
開始点のアドレスと、デコード部７３から出力される水
平方向加算信号９１、垂直方向加算信号９４、カウント
アップ信号９２、加算アドレス選択信号９３の値の組み
合わせで、図１５〜図１８に示すように、９０°、１８
０°、２７０°の回転処理、水平方向、垂直方向、水平
及び垂直方向の鏡像処理、およびこれらの組み合わせの
変換処理を実行することができる。なお、図１９にこれ
らの変換処理時の設定値ＲＷ、ＲＯＴ、ＸＭＩＲ、ＹＭ
ＩＲの各値と、ディス初期アドレス９５として出力され
る初期アドレスの位置と、対応する変換処理を示す図番
を示している。

【０１６２】５−３．高速ページモードサイクル 高速ページモードにおけるメモリライト動作について説
明する。高速ページモードと通常のリードライトサイク
ルモードは、ＮＲＡＳ信号、ＮＣＡＳＬ信号、ＮＣＡＳ
Ｈ信号、ＮＷＥ信号の生成の仕方と、内部ＦＩＦＯへの
データの読み書きが異なるので、ここでは、その相違点
のみを説明する。

【０１６３】リードライトサイクルモードと同様に、イ
ネーブル信号６４と水平方向エリア信号、垂直方向エリ
ア信号が‘１’になって、イメージメモリアクセスコン
トローラ２２，２３の制御部７２で基準クロック信号８
５と水平方向基準同期信号８２、垂直方向基準同期信号
８１が生成されると、イメージメモリアクセスコントロ
ーラ２２，２３のイメージメモリアクセス部７７中のメ
モリ制御信号発生回路１４３では、アクセス同期信号１
０６がページモードＷＥ信号１６１となって出力され
る。

【０１６４】高速ページモードサイクルは、ＤＲＡＭに
対するロウアドレスを１回出力した後、ある一定の期間
はカラムアドレスのみを出力する。従って、ロウアドレ
スに桁上がりや桁下がりが生じた時は、高速ページモー
ドサイクルを一旦終了させ、再び、高速ページモードサ
イクルを発生させる必要がある。そのため、アドレス生
成部７６では、ロードデータ生成部７５からのＤロード
アドレス１０２をもとに内部アドレスを生成する際、カ
ウンタがカウントアップする時はカウント値が‘３ｆ
ｆ’（ｈ）になった時、カウントダウンする時はカウン
ト値が‘４００’（ｈ）になった時に、高速ページモー
ドサイクルを一時中断するページモード停止信号１０４
を‘０’にして、イメージメモリアクセス部７７のメモ
リ制御信号発生回路１４３に出力する。

【０１６５】メモリ制御信号発生回路１４３では、アク
セス同期信号１０６、基準クロック信号８５、ページモ
ード停止信号１０４によって、ページモードＷＥ信号１
６１、ページモードＲＡＳ信号１５９、ページモードＣ
ＡＳ信号１６０を生成し、制御信号選択回路１４４に出
力する。また、ページモード停止信号１０４はデータ制
御回路１４５内のＦＩＦＯ制御回路１７２にも出力さ
れ、ページモード停止信号が‘０’の時はデータを内部
のＦＩＦＯに書き込まないように動作する。以後、リー
ドライトサイクルモードと同様にして、ＦＩＦＯ出力デ
ータ１８５がデータ選択回路１７３で選択されてメモリ
データバス５７，５８上に出力され、順次イメージメモ
リ２７，２８に書き込まれていき、垂直方向基準同期信
号８２が‘０’になった時に終了する。

【０１６６】メモリリード動作は、リードライトサイク
ルモードの時のメモリライト動作との相違点と同様なの
で説明は省くが、この高速ページモードサイクルではメ
モリリードが高速に行なわれるので、外部機器１２，１
３の処理が間に合わない場合が発生する。このような場
合でも、ＦＩＦＯ制御回路１７２内のＦＩＦＯに一時的
に読み出したデータが格納されるので、転送速度を調整
することが可能である。

【０１６７】なお、上述の第２の実施の形態では、ホス
トコンピュータ１１と外部機器１２，１３を別に扱って
いるが、ホストコンピュータ１１も外部機器としてデー
タ選択器を介して接続することも可能である。また、外
部機器の数、イメージメモリの数は２つに限らない。ま
た、外部機器とイメージメモリが同数でなくてもよい。
イメージメモリアクセスコントローラはイメージメモリ
に対応して設けられる。また、データ選択器は外部機器
に対応して設けられる。データバスコントローラは、数
が少ないと並列的に入出力可能なバスの数を制限してし
まうことになるので、外部機器またはイメージメモリの
どちらかの数に合わせるとよい。

【０１６８】また、図２ではマスタイメージメモリコン
トローラとスレーブイメージメモリアクセスコントロー
ラの組を１組のみ示しているが、例えば、フルカラーの
画像を扱う画像処理装置では、これを４組設け、Ｃ，
Ｍ，Ｙ，Ｋに割り振ればよい。あるいは３組設け、Ｒ，
Ｇ，Ｂに割り振ることもできる。さらに、各組におい
て、スレーブイメージメモリアクセスコントローラとイ
メージメモリを増やしてもよい。

【０１６９】

【発明の効果】以上の説明から明らかなように、本発明
によれば、例えば、ホストコンピュータからの画像デー
タを片方のイメージメモリに書き込んでいる時に、もう
片方のイメージメモリからデータを読み出して外部機器
に出力することや、イメージメモリから読み出されたデ
ータを複数の外部機器に出力すること、さらに、片方の
イメージメモリからデータを読み出して外部機器に出力
している時に、フィル処理を利用して、もう片方のイメ
ージメモリをクリア処理したり、あるいは、コピー処理
を利用してテクスチャ画像を形成することができる。こ
のように、各メモリを分割して使用し、しかも並行して
入出力が可能であり、さらにイメージメモリに書き込ま
れた画像データを同時に複数の外部機器に出力するこ
と、複数の外部機器で読み取った画像データを同時にイ
メージメモリに書き込むことが可能であるので、メモリ
の使用効率を向上させ、プリント動作やスキャンイン動
作時にかかる時間を大幅に削減することができ、システ
ム動作のスループットの低下を避けることができる。ま
た、大きなイメージなど、メモリ容量を必要とする場合
には、複数のイメージメモリを１つのイメージメモリと
しても使用することができ、イメージメモリの利用性を
向上することができる。

【０１７０】また、データバスコントローラによってエ
リア信号やイメージメモリからの同期信号がインアクテ
ィブの時、予め設定された値を出力できるので、イメー
ジメモリへデータを書き込むたびにメモリをクリアする
必要がなく、メモリライト動作のスループット低下を極
力避けることができる。

【０１７１】さらに、コピー、ベリファイ、フィル等の
処理や、回転、鏡像、移動等の変換処理をライト時ある
いはリード時に行なうことができ、別途の処理を行なう
場合に比べて全体のスループットを向上させ、少ない構
成によって効率よく処理を行なえる画像処理装置を提供
することができる。本発明によれば、上述の効果のほ
か、種々の効果を奏する。

【図面の簡単な説明】

【図１】 本発明の画像処理装置の第１の実施の形態を
示す構成図である。

【図２】 本発明の画像処理装置の第２の実施の形態を
示す構成図である。

【図３】 イメージメモリアクセスコントローラの一例
を示す構成図である。

【図４】 制御部の一例を示す構成図である。

【図５】 イメージメモリアクセス部の一例を示す構成
図である。

【図６】 データ制御回路の一例を示す構成図である。

【図７】 データバスコントローラの一例を示す構成図
である。

【図８】 エリア信号発生器の一例を示す構成図であ
る。

【図９】 イメージエリアの説明図である。

【図１０】 移動処理の一例の説明図である。

【図１１】 鏡像処理及び回転処理の一例の説明図であ
り、書き込み時の回転処理なしの場合の説明図である。

【図１２】 鏡像処理及び回転処理の一例の説明図であ
り、書き込み時の９０°回転処理の場合の説明図であ
る。

【図１３】 鏡像処理及び回転処理の一例の説明図であ
り、書き込み時の１８０°回転処理の場合の説明図であ
る。

【図１４】 鏡像処理及び回転処理の一例の説明図であ
り、書き込み時の２７０°回転処理の場合の説明図であ
る。

【図１５】 鏡像処理及び回転処理の一例の説明図であ
り、読み出し時の回転処理なしの場合の説明図である。

【図１６】 鏡像処理及び回転処理の一例の説明図であ
り、読み出し時の９０°回転処理の場合の説明図であ
る。

【図１７】 鏡像処理及び回転処理の一例の説明図であ
り、読み出し時の１８０°回転処理の場合の説明図であ
る。

【図１８】 鏡像処理及び回転処理の一例の説明図であ
り、読み出し時の２７０°回転処理の場合の説明図であ
る。

【図１９】 鏡像処理及び回転処理の一例における設定
値とディス初期アドレスの対応を示す説明図である。

【符号の説明】

１…ホストコンピュータ、２…制御部、３…外部機器、
４…データ選択器、５…マスタイメージメモリアクセス
コントローラ、６…スレーブイメージメモリアクセスコ
ントローラ、７…イメージメモリ、８…バッファ、１１
…ホストコンピュータ、１２，１３…外部機器、１４〜
１６…Ｉ／Ｆブロック、１７…エリア信号発生器、１
８，１９…データ選択器、２０，２１…データバスコン
トローラ、２２…マスタイメージメモリアクセスコント
ローラ、２３…スレーブイメージメモリアクセスコント
ローラ、２４，２５…バスバッファ、２６…双方向バッ
ファ、２７，２８…イメージメモリ、２９…中央処理装
置、３１〜３３…画像データ、３４〜３６…同期信号、
３７…データバス、３８，３９…画像データバス、４０
〜４２…同期信号、４３，４４…リターン同期信号、４
５…エリア信号、４６…ビデオクロック信号、４７，４
８…画像データバス、４９，５０…データバス、５１，
５２…同期信号、５３…制御信号、５４…バッファディ
レクション信号、５５，５６…イネーブル信号、５７，
５８…メモリデータバス、５９〜６１…メモリ制御信
号、６２…データバス、６３…制御信号、６４…イネー
ブル信号、６５…応答信号、６６…処理終了信号。

Claims (16)

【特許請求の範囲】
1. 【請求項１】 外部機器と接続され複数のイメージメモ
   リに対して前記外部機器とのデータの入出力を実行する
   画像処理装置において、複数の前記イメージメモリに対
   してそれぞれ接続された複数のメモリアクセスコントロ
   ーラと、複数の前記メモリアクセスコントローラが前記
   イメージメモリにそれぞれ独立にアクセスする第１のモ
   ードあるいは前記メモリアクセスコントローラの１つで
   あるマスタコントローラが複数の前記イメージメモリを
   １つのイメージメモリとしてアクセスする第２のモード
   を選択して複数の前記メモリアクセスコントローラを制
   御する制御手段を有することを特徴とする画像処理装
   置。
2. 【請求項２】 前記第２のモードのときには、前記マス
   タコントローラから他のメモリアクセスコントローラで
   あるスレーブコントローラに対して制御信号が出力さ
   れ、該制御信号によりスレーブコントローラは前記イメ
   ージメモリに対してアクセスが禁止されることを特徴と
   する請求項１に記載の画像処理装置。
3. 【請求項３】 前記マスタコントローラと前記スレーブ
   コントローラは同じアーキテクチャーであることを特徴
   とする請求項２に記載の画像処理装置。
4. 【請求項４】 外部機器と接続され複数のイメージメモ
   リに対して前記外部機器とのデータの入出力を実行する
   画像処理装置において、前記外部機器に対応してデータ
   の入出力を制御するデータ選択器と、前記外部機器から
   入力される制御信号に基づいてデータバス上のデータが
   有効であることを示すエリア信号を出力するエリア信号
   発生器を有し、前記メモリアクセスコントローラは、前
   記エリア信号発生器から出力された前記エリア信号に基
   づいて動作することを特徴とする請求項１に記載の画像
   処理装置。
5. 【請求項５】 前記データ選択器及び前記イメージメモ
   リアクセスコントローラから入出力されるデータを制御
   するデータバスコントローラを有することを特徴とする
   請求項４に記載の画像処理装置。
6. 【請求項６】 前記データバスコントローラは、接続さ
   れている外部機器の数とイメージメモリの数のどちらか
   多い方の数だけ設けられていることを特徴とする請求項
   ５に記載の画像処理装置。
7. 【請求項７】 前記データバスコントローラは、１つの
   前記外部機器から入力されたデータをいくつかの前記メ
   モリアクセスコントローラへ出力可能であることを特徴
   とする請求項５に記載の画像処理装置。
8. 【請求項８】 前記データバスコントローラは、前記メ
   モリアクセスコントローラからのデータを他の１以上の
   前記メモリアクセスコントローラへ転送可能であること
   を特徴とする請求項５に記載の画像処理装置。
9. 【請求項９】 前記制御手段は、ホストコンピュータか
   らの指示に基づいて各部を制御し、前記データバスコン
   トローラは前記ホストコンピュータとのデータの入出力
   をも制御することを特徴とする請求項５に記載の画像処
   理装置。
10. 【請求項１０】 前記データバスコントローラは、デー
    タバス上のデータが無効である期間に所定の非有効デー
    タ値を入出力することを特徴とする請求項５に記載の画
    像処理装置。
11. 【請求項１１】 前記メモリアクセスコントローラは、
    前記エリア信号発生器から出力される前記エリア信号と
    与えられたアクセス位置情報に基づいてアドレス変換を
    行ない、前記イメージメモリに対するデータの読出また
    は書込を行なうことを特徴とする請求項４に記載の画像
    処理装置。
12. 【請求項１２】 前記メモリアクセスコントローラは、
    前記アドレス変換によってイメージの変換処理を行なう
    ことを特徴とする請求項１１に記載の画像処理装置。
13. 【請求項１３】 前記データ選択器は複数の前記イメー
    ジメモリから読み出されたデータのいずれも選択可能で
    あり、１つのイメージメモリから読み出されたデータを
    いくつかの前記データ選択器で選択して前記外部機器へ
    出力できることを特徴とする請求項４に記載の画像処理
    装置。
14. 【請求項１４】 前記メモリアクセスコントローラは、
    エリア信号発生器から出力されるエリア信号が有効でな
    くても、新たな同期信号に同期して前記イメージメモリ
    にアクセスするモードを有することを特徴とする請求項
    ４に記載の画像処理装置。
15. 【請求項１５】 前記メモリアクセスコントローラは、
    通常のアクセスモードとともに高速ページアクセスモー
    ドを有していることを特徴とする請求項４に記載の画像
    処理装置。
16. 【請求項１６】 前記メモリアクセスコントローラは、
    内部にＦＩＦＯを内蔵しており、該ＦＩＦＯにデータを
    書き込むタイミングを設定可能であることを特徴とする
    請求項４に記載の画像処理装置。