JPH09298483A - マイクロ波集積回路 - Google Patents
マイクロ波集積回路Info
- Publication number
- JPH09298483A JPH09298483A JP8130534A JP13053496A JPH09298483A JP H09298483 A JPH09298483 A JP H09298483A JP 8130534 A JP8130534 A JP 8130534A JP 13053496 A JP13053496 A JP 13053496A JP H09298483 A JPH09298483 A JP H09298483A
- Authority
- JP
- Japan
- Prior art keywords
- fet
- integrated circuit
- transmission
- microwave integrated
- transmission path
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Waveguide Switches, Polarizers, And Phase Shifters (AREA)
- Transceivers (AREA)
Abstract
(57)【要約】
【課題】 構成部品及び製造コストの削減並びに装置の
小型化を実現する。 【解決手段】 アンテナ端子ＡＮＴと送信端子ＴＸ間の
送信系とＡＮＴと受信端子ＲＸ間の受信系の切り換え接
続を行うアンテナスイッチ（ＡＳと略称）と、ＡＮＴと
ＲＸ間のあって受信信号を増幅する低雑音アンプＬＮＡ
と、をワンチップに集積化し、ＬＮＡの構成部品である
ＦＥＴ６をＡＳの受信側スイッチング素子として共用し
て構成部品の削減を図るもので、送信時は、ＡＳのＦＥ
Ｔ２をオン、ＦＥＴ１をオフにし、且つＬＮＡのＦＥＴ
６を減衰器として動作させて、送信信号をＴＸからＡＮ
Ｔに送出し、受信時は、ＬＮＡのＦＥＴ６を増幅器とし
て動作させて、ＡＳのＦＥＴ２をオフ、ＦＥＴ１をオン
にすることにより、受信信号をＡＮＴから増幅してＲＸ
に送出する。
小型化を実現する。 【解決手段】 アンテナ端子ＡＮＴと送信端子ＴＸ間の
送信系とＡＮＴと受信端子ＲＸ間の受信系の切り換え接
続を行うアンテナスイッチ（ＡＳと略称）と、ＡＮＴと
ＲＸ間のあって受信信号を増幅する低雑音アンプＬＮＡ
と、をワンチップに集積化し、ＬＮＡの構成部品である
ＦＥＴ６をＡＳの受信側スイッチング素子として共用し
て構成部品の削減を図るもので、送信時は、ＡＳのＦＥ
Ｔ２をオン、ＦＥＴ１をオフにし、且つＬＮＡのＦＥＴ
６を減衰器として動作させて、送信信号をＴＸからＡＮ
Ｔに送出し、受信時は、ＬＮＡのＦＥＴ６を増幅器とし
て動作させて、ＡＳのＦＥＴ２をオフ、ＦＥＴ１をオン
にすることにより、受信信号をＡＮＴから増幅してＲＸ
に送出する。
Description
【０００１】
【発明の属する技術分野】本発明はマイクロ波集積回路
に関する。
に関する。
【０００２】
【従来の技術】１９９４年４月より携帯端末装置の売り
切り制度が導入され、これと同時にパーソナルデジタル
セルラー（以後、ＰＤＣと略称する。）のサービスが開
始された。このＰＤＣの使用周波数は事業者により異な
り、800MHZ帯又は 1500MHZ帯である。また、１９９５年
７月よりパーソナルハンディーホーンシステム（以後、
ＰＨＳと略称する。）のサービスも東京と札幌で始ま
り、同年１０月には全国展開された。このＰＨＳの使用
周波数は 1900MHZ帯である。その結果、これらのシステ
ムに対応した端末装置が、簡便性の向上という観点か
ら、小型・軽量・低消費電力化を目指して、内外各社に
おいて活発に開発が行なわれ、商品も市販されている。
しかし、小型化への要求は更に強く、これに用いる部品
についても同様に益々小型化・高集積化が望まれてい
る。
切り制度が導入され、これと同時にパーソナルデジタル
セルラー（以後、ＰＤＣと略称する。）のサービスが開
始された。このＰＤＣの使用周波数は事業者により異な
り、800MHZ帯又は 1500MHZ帯である。また、１９９５年
７月よりパーソナルハンディーホーンシステム（以後、
ＰＨＳと略称する。）のサービスも東京と札幌で始ま
り、同年１０月には全国展開された。このＰＨＳの使用
周波数は 1900MHZ帯である。その結果、これらのシステ
ムに対応した端末装置が、簡便性の向上という観点か
ら、小型・軽量・低消費電力化を目指して、内外各社に
おいて活発に開発が行なわれ、商品も市販されている。
しかし、小型化への要求は更に強く、これに用いる部品
についても同様に益々小型化・高集積化が望まれてい
る。
【０００３】従来のＰＨＳとＰＤＣの無線部の構成例を
図４及び図５に示す。図４はＰＨＳであり、使用周波数
は1895〜1917MHZ であり、送信と受信は同一である（Ｔ
ＤＤ方式）。受信系では、アンテナＡＮＴ１から入り、
所望帯域の信号を選択的に通過する帯域通過フィルタ
（以後、ＢＰＦと略称する。）ＢＰＦ１ａを通過した受
信信号は、アンテナスイッチＳＷ１を介して、低雑音ア
ンプ（以後、ＬＮＡと略称する。）ＬＮＡ１に入り、こ
のＬＮＡ１で増幅され、ＢＰＦ１ｂを通った後、ミキサ
（以後、ＭＩＸと略称する。）ＭＩＸ１にて局部発振器
（以後、ＬＯと略称する。）ＬＯ１から出力され、バッ
ファアンプＢＡ１を介した信号を用いて第１ＩＦ周波数
の信号に変換される。続いて、ＢＰＦ２、ＩＦアンプＩ
Ａ１を通り、ＭＩＸ２にてＬＯ２から出力された信号と
混合することにより数ＭHz〜数十ＭHz帯の第２ＩＦ周波
数からなる信号に周波数変換された後、ＩＦアンプＩＡ
２を介してベースバンド部ＢＢ１に入り、ベースバンド
部ＢＢ１でデジタル信号が音声や画像データ等に変換さ
れる。
図４及び図５に示す。図４はＰＨＳであり、使用周波数
は1895〜1917MHZ であり、送信と受信は同一である（Ｔ
ＤＤ方式）。受信系では、アンテナＡＮＴ１から入り、
所望帯域の信号を選択的に通過する帯域通過フィルタ
（以後、ＢＰＦと略称する。）ＢＰＦ１ａを通過した受
信信号は、アンテナスイッチＳＷ１を介して、低雑音ア
ンプ（以後、ＬＮＡと略称する。）ＬＮＡ１に入り、こ
のＬＮＡ１で増幅され、ＢＰＦ１ｂを通った後、ミキサ
（以後、ＭＩＸと略称する。）ＭＩＸ１にて局部発振器
（以後、ＬＯと略称する。）ＬＯ１から出力され、バッ
ファアンプＢＡ１を介した信号を用いて第１ＩＦ周波数
の信号に変換される。続いて、ＢＰＦ２、ＩＦアンプＩ
Ａ１を通り、ＭＩＸ２にてＬＯ２から出力された信号と
混合することにより数ＭHz〜数十ＭHz帯の第２ＩＦ周波
数からなる信号に周波数変換された後、ＩＦアンプＩＡ
２を介してベースバンド部ＢＢ１に入り、ベースバンド
部ＢＢ１でデジタル信号が音声や画像データ等に変換さ
れる。
【０００４】また、送信系では、音声や画像等の送信デ
ータがベースバンド部ＢＢ１でデジタル化され、ＩＱ
（同相成分及び直交成分から成る）信号に変換された
後、ＩＦ帯（９０〜２５０MHZ ）で直交変調器ＴＨ１で
変調される。そして、上記受信系と同じＬＯ１からの信
号によりＭＩＸ３にて、１．９GHZ 帯にアップコンバー
トされ、帯域通過フィルタＢＰＦ１ｃを介してパワーア
ンプ（以後、ＰＡと略称する。）ＰＡ１で増幅され、ア
ンテナＡＮＴ１を通して出力パワー８０mWで送信され
る。
ータがベースバンド部ＢＢ１でデジタル化され、ＩＱ
（同相成分及び直交成分から成る）信号に変換された
後、ＩＦ帯（９０〜２５０MHZ ）で直交変調器ＴＨ１で
変調される。そして、上記受信系と同じＬＯ１からの信
号によりＭＩＸ３にて、１．９GHZ 帯にアップコンバー
トされ、帯域通過フィルタＢＰＦ１ｃを介してパワーア
ンプ（以後、ＰＡと略称する。）ＰＡ１で増幅され、ア
ンテナＡＮＴ１を通して出力パワー８０mWで送信され
る。
【０００５】一方、図５はＰＤＣ方式であり、900MHZ帯
及び 1500MHZ帯共に、送信では940〜956MHZ及び1429〜1
453MHZ 、受信では810 〜826MHZ及び1477〜1501MHZ と
いうように、使用周波数が異なり（ＦＤＤ方式）、更に
ＰＨＳより低い周波数を使用している。受信系では、ア
ンテナＡＮＴ１から入り、帯域通過フィルタＢＰＦ３を
通過した受信信号は、アンテナスイッチＳＷ２を介し
て、低雑音アンプＬＮＡ２に入り、このＬＮＡ２で増幅
され、ＢＰＦ４を通った後、ミキサＭＩＸ４にて局部発
振器ＬＯ３から出力され、バッファアンプＢＡ２から出
力された信号と混合し、第１ＩＦ周波数の信号に変換さ
れる。続いて、ＢＰＦ６を通り、ＭＩＸ５にて局部発振
器ＬＯ４から出力された信号と混合して数ＭHz〜数十Ｍ
Hz帯の第２ＩＦ周波数からなる信号に周波数変換された
後、ＩＦアンプＩＡ４を介してベースバンド部ＢＢ２に
入り、ベースバンド部ＢＢ２でデジタル信号が音声や画
像データ等に変換される。
及び 1500MHZ帯共に、送信では940〜956MHZ及び1429〜1
453MHZ 、受信では810 〜826MHZ及び1477〜1501MHZ と
いうように、使用周波数が異なり（ＦＤＤ方式）、更に
ＰＨＳより低い周波数を使用している。受信系では、ア
ンテナＡＮＴ１から入り、帯域通過フィルタＢＰＦ３を
通過した受信信号は、アンテナスイッチＳＷ２を介し
て、低雑音アンプＬＮＡ２に入り、このＬＮＡ２で増幅
され、ＢＰＦ４を通った後、ミキサＭＩＸ４にて局部発
振器ＬＯ３から出力され、バッファアンプＢＡ２から出
力された信号と混合し、第１ＩＦ周波数の信号に変換さ
れる。続いて、ＢＰＦ６を通り、ＭＩＸ５にて局部発振
器ＬＯ４から出力された信号と混合して数ＭHz〜数十Ｍ
Hz帯の第２ＩＦ周波数からなる信号に周波数変換された
後、ＩＦアンプＩＡ４を介してベースバンド部ＢＢ２に
入り、ベースバンド部ＢＢ２でデジタル信号が音声や画
像データ等に変換される。
【０００６】また、送信系では、音声や画像等の送信デ
ータがベースバンド部ＢＢ２でデジタル化され、ＩＱ
（同相成分及び直交成分から成る）信号に変換された
後、ＩＦ帯（９０〜２５０MHZ ）で直交変調器ＴＨ２で
変調される。そして、ＭＩＸ６にて局部発振器ＬＯ５か
ら出力され、バッファアンプＢＡ３を介した信号を用い
て900 ＭHz又は1500ＭHz帯にアップコンバートされた
後、ＢＰＦ５を介してＰＡ２で最大パワー８００mWまで
増幅され、アンテナＡＮＴ２を通して送信される。
ータがベースバンド部ＢＢ２でデジタル化され、ＩＱ
（同相成分及び直交成分から成る）信号に変換された
後、ＩＦ帯（９０〜２５０MHZ ）で直交変調器ＴＨ２で
変調される。そして、ＭＩＸ６にて局部発振器ＬＯ５か
ら出力され、バッファアンプＢＡ３を介した信号を用い
て900 ＭHz又は1500ＭHz帯にアップコンバートされた
後、ＢＰＦ５を介してＰＡ２で最大パワー８００mWまで
増幅され、アンテナＡＮＴ２を通して送信される。
【０００７】以上述べた無線ブロック図の例では、アン
テナスイッチＳＷとＬＮＡは分離されており、夫々のＩ
Ｃについて小型化が行なわれている。
テナスイッチＳＷとＬＮＡは分離されており、夫々のＩ
Ｃについて小型化が行なわれている。
【０００８】以下、アンテナスイッチＳＷ及びＬＮＡに
ついて詳細に述べる。図６はアンテナスイッチＳＷの基
本的な回路で、破線で囲んだ部分はＩＣチップであり、
ＬＷ１〜ＬＷ３はパッケージや評価用のチップキャリア
等にマウントした時のボンディングワイヤのインダクタ
を表す。
ついて詳細に述べる。図６はアンテナスイッチＳＷの基
本的な回路で、破線で囲んだ部分はＩＣチップであり、
ＬＷ１〜ＬＷ３はパッケージや評価用のチップキャリア
等にマウントした時のボンディングワイヤのインダクタ
を表す。
【０００９】この回路は、例えば、電圧Ｖ１をＨｉｇｈ
（高），電圧Ｖ２をＬｏｗ（低）にすると、ＦＥＴ（電
界効果型トランジスタ）２及びＦＥＴ３がオン、ＦＥＴ
１及びＦＥＴ４がオフとなり、ＡＮＴＸ−ＴＸ間が導通
し、ＡＮＴＸ−ＲＸ間が遮断される。また、逆にＶ1 を
Ｌｏｗ，Ｖ2 をＨｉｇｈにすると、ＦＥＴ２及びＦＥＴ
３がオフ、ＦＥＴ１及びＦＥＴ４がオンとなり、ＡＮＴ
Ｘ−ＴＸ間が遮断し、ＡＮＴＸ−ＲＸ間が導通し、スイ
ッチ動作が行なわれる。なお、ＦＥＴ１〜ＦＥＴ４とし
てマイクロ波等の高い周波数帯域に適しているＭＥＳ
（Metal Semiconductor ）ＦＥＴ等を用いることが望ま
しい。
（高），電圧Ｖ２をＬｏｗ（低）にすると、ＦＥＴ（電
界効果型トランジスタ）２及びＦＥＴ３がオン、ＦＥＴ
１及びＦＥＴ４がオフとなり、ＡＮＴＸ−ＴＸ間が導通
し、ＡＮＴＸ−ＲＸ間が遮断される。また、逆にＶ1 を
Ｌｏｗ，Ｖ2 をＨｉｇｈにすると、ＦＥＴ２及びＦＥＴ
３がオフ、ＦＥＴ１及びＦＥＴ４がオンとなり、ＡＮＴ
Ｘ−ＴＸ間が遮断し、ＡＮＴＸ−ＲＸ間が導通し、スイ
ッチ動作が行なわれる。なお、ＦＥＴ１〜ＦＥＴ４とし
てマイクロ波等の高い周波数帯域に適しているＭＥＳ
（Metal Semiconductor ）ＦＥＴ等を用いることが望ま
しい。
【００１０】しかし、このようなスイッチＩＣでは導通
状態でも、ＦＥＴの有するオン抵抗等の寄生成分により
損失が発生する。受信系ではこの損失がシステムの雑音
指数に直接影響を及ぼして、受信感度が悪くなるので、
この受信感度悪化防止のために、例えば、ＦＥＴ４のオ
ン抵抗を減らす努力が払われている。ところが、一般に
オン抵抗を減らすには、ＦＥＴのゲート幅を大きくすれ
ば良いわけであるが、これはチップサイズの増大につな
がり、小型化と相反することとなる。従って、チップの
小型化にも自ずと限界があり、現在はこの挿入損失が１
９００MHZ で０．６〜０．７dBのもので、チップサイズ
０．５mm×１．１mmのものが実用化されている。（例え
ば、１９９３年電子情報通信学会秋季大会論文集、Ｐ
２−４１６、「Ｃ−５６ ＋３Ｖ／０Ｖ動作、高性能、
小型ＧａＡｓ ＦＥＴ ＳＰＤＴＳｗｉｔｃｈ Ｉ
Ｃ」、宇田尚典、澤井徹郎外３名、ＩＥＥＥ ＪＯＲ
ＮＡＬ ＯＦ ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩ
Ｔ ，ＶＯＬ．２９，ＮＯ．１０，ＯＣＴＯＢＥＲ １
９９４，Ｐ１２６２〜１２６９，Ｈｉｇｈ−Ｐｅｒｆｏ
ｒｍａｎｃｅ ＧａＡｓ Ｓｗｉｔｃｈ ＩＣ's Ｆａ
ｂｒｉｃａｔｅｄ Ｕｓｉｎｇ ＦＥＴ's ｗｉｔｈ
Ｔｗｏ Ｋｉｎｄ ｏｆ Ｐｉｎｃｈ−ｏｆｆＶｏｌｔ
ａｇｅｓ ａｎｄ ａ Ｓｙｍｍｅｔｒｉｃａｌ Ｐａ
ｔｔｅｒｎＣｏｎｆｉｇｕｒａｔｉｏｎ，Ｈｉｓａｎｏ
ｒｉ Ｕｄａ，Ｔａｋａｓｈｉ Ｙａｍａｄａ，Ｔｅｔ
ｓｕｒｏ Ｓａｗａｉ，Ｋａｏｒｕ Ｎｏｇａｗａ，ａ
ｎｄＹａｓｏｏ Ｈａｒａｄａ 参照）
状態でも、ＦＥＴの有するオン抵抗等の寄生成分により
損失が発生する。受信系ではこの損失がシステムの雑音
指数に直接影響を及ぼして、受信感度が悪くなるので、
この受信感度悪化防止のために、例えば、ＦＥＴ４のオ
ン抵抗を減らす努力が払われている。ところが、一般に
オン抵抗を減らすには、ＦＥＴのゲート幅を大きくすれ
ば良いわけであるが、これはチップサイズの増大につな
がり、小型化と相反することとなる。従って、チップの
小型化にも自ずと限界があり、現在はこの挿入損失が１
９００MHZ で０．６〜０．７dBのもので、チップサイズ
０．５mm×１．１mmのものが実用化されている。（例え
ば、１９９３年電子情報通信学会秋季大会論文集、Ｐ
２−４１６、「Ｃ−５６ ＋３Ｖ／０Ｖ動作、高性能、
小型ＧａＡｓ ＦＥＴ ＳＰＤＴＳｗｉｔｃｈ Ｉ
Ｃ」、宇田尚典、澤井徹郎外３名、ＩＥＥＥ ＪＯＲ
ＮＡＬ ＯＦ ＳＯＬＩＤ−ＳＴＡＴＥ ＣＩＲＣＵＩ
Ｔ ，ＶＯＬ．２９，ＮＯ．１０，ＯＣＴＯＢＥＲ １
９９４，Ｐ１２６２〜１２６９，Ｈｉｇｈ−Ｐｅｒｆｏ
ｒｍａｎｃｅ ＧａＡｓ Ｓｗｉｔｃｈ ＩＣ's Ｆａ
ｂｒｉｃａｔｅｄ Ｕｓｉｎｇ ＦＥＴ's ｗｉｔｈ
Ｔｗｏ Ｋｉｎｄ ｏｆ Ｐｉｎｃｈ−ｏｆｆＶｏｌｔ
ａｇｅｓ ａｎｄ ａ Ｓｙｍｍｅｔｒｉｃａｌ Ｐａ
ｔｔｅｒｎＣｏｎｆｉｇｕｒａｔｉｏｎ，Ｈｉｓａｎｏ
ｒｉ Ｕｄａ，Ｔａｋａｓｈｉ Ｙａｍａｄａ，Ｔｅｔ
ｓｕｒｏ Ｓａｗａｉ，Ｋａｏｒｕ Ｎｏｇａｗａ，ａ
ｎｄＹａｓｏｏ Ｈａｒａｄａ 参照）
【００１１】一方、ＬＮＡにおいても同様のことがいえ
る。図７はこのＬＮＡの回路構成の一例を示す図であ
る。この図において破線で囲んだ部分はＩＣチップであ
り、ＬＷ４〜ＬＷ８はパッケージや評価用のチップキャ
リア等にマウントした時のボンディングワイヤのインダ
クタを表す。また、Ｃc は外付けのチップコンデンサ
（通常１０００pF）である。
る。図７はこのＬＮＡの回路構成の一例を示す図であ
る。この図において破線で囲んだ部分はＩＣチップであ
り、ＬＷ４〜ＬＷ８はパッケージや評価用のチップキャ
リア等にマウントした時のボンディングワイヤのインダ
クタを表す。また、Ｃc は外付けのチップコンデンサ
（通常１０００pF）である。
【００１２】この回路では、ＦＥＴの前段にキャパシタ
Ｃ１、インダクタＬ１及び抵抗Ｒ３で構成された入力整
合回路及びバイアス回路と、インダクタＬ３、インダク
タＬ４及びキャパシタＣ２で構成された出力整合回路及
びバイアス回路で構成されている。ここでＬ４は負帰還
インダクタであり、一般的に所定値まではこの値が大き
い程ＬＮＡの利得は小さくなるが、安定性が良くなり、
入出力の整合が取り易くなる。また、ＬＮＡの場合スイ
ッチとは異なり、整合回路を小さくするにはＦＥＴのゲ
ート幅を大きくすればよく、設計時に整合回路とＦＥＴ
のチップ面積を考慮して、ゲート幅を決定する。しか
し、ゲート幅が大きくなると同じ利得及び雑音指数等の
特性を得るためには消費電流が増加する。従って、これ
らの特性を満足したうえで、小型化を図るのにも自ずと
限界がある。（例えば、１９９５年電子情報通信学会エ
レクトロニクスソサイエティ大会論文集、Ｐ９６、「Ｃ
−４０４ Ｌ帯小型・超低雑音ＭＭＩＣ増幅器」西田昌
生、平井利和、澤井徹郎 外３名、参照）
Ｃ１、インダクタＬ１及び抵抗Ｒ３で構成された入力整
合回路及びバイアス回路と、インダクタＬ３、インダク
タＬ４及びキャパシタＣ２で構成された出力整合回路及
びバイアス回路で構成されている。ここでＬ４は負帰還
インダクタであり、一般的に所定値まではこの値が大き
い程ＬＮＡの利得は小さくなるが、安定性が良くなり、
入出力の整合が取り易くなる。また、ＬＮＡの場合スイ
ッチとは異なり、整合回路を小さくするにはＦＥＴのゲ
ート幅を大きくすればよく、設計時に整合回路とＦＥＴ
のチップ面積を考慮して、ゲート幅を決定する。しか
し、ゲート幅が大きくなると同じ利得及び雑音指数等の
特性を得るためには消費電流が増加する。従って、これ
らの特性を満足したうえで、小型化を図るのにも自ずと
限界がある。（例えば、１９９５年電子情報通信学会エ
レクトロニクスソサイエティ大会論文集、Ｐ９６、「Ｃ
−４０４ Ｌ帯小型・超低雑音ＭＭＩＣ増幅器」西田昌
生、平井利和、澤井徹郎 外３名、参照）
【００１３】以上のように、これらのＩＣ部分を更に小
型化するには、図８に示すようにアンテナスイッチＳＷ
と低雑音増幅器ＬＡＮを、図９に示すようにこれらを一
体化したＩＣにすることが考えられる。
型化するには、図８に示すようにアンテナスイッチＳＷ
と低雑音増幅器ＬＡＮを、図９に示すようにこれらを一
体化したＩＣにすることが考えられる。
【００１４】しかし、この図９に示した例では、単に、
アンテナスイッチＳＷとＬＮＡを同一チップ上に作製し
ただけであり、集積化を行なうことによりシステムに用
いる部品点数は減少するが、肝心のＩＣチップ自身のチ
ップサイズはほとんど変わらず、電源部分が共通化でき
る以外の利点はなく、チップの低コスト化にはならない
という問題がある。
アンテナスイッチＳＷとＬＮＡを同一チップ上に作製し
ただけであり、集積化を行なうことによりシステムに用
いる部品点数は減少するが、肝心のＩＣチップ自身のチ
ップサイズはほとんど変わらず、電源部分が共通化でき
る以外の利点はなく、チップの低コスト化にはならない
という問題がある。
【００１５】
【発明が解決しようとする課題】本発明は前記のような
問題点を解消するためになされたもので、本発明の目的
は、ＬＮＡとアンテナスイッチＳＷを集積化することに
より、ＩＣのチップサイズをより小型化し、高歩留り・
低コスト化することにより、延いては端末装置等の小型
化を実現することである。
問題点を解消するためになされたもので、本発明の目的
は、ＬＮＡとアンテナスイッチＳＷを集積化することに
より、ＩＣのチップサイズをより小型化し、高歩留り・
低コスト化することにより、延いては端末装置等の小型
化を実現することである。
【００１６】
【課題を解決するための手段】本発明のマイクロ波集積
回路は、少なくとも２つの伝送経路を切り換えるスイッ
チ回路を有するマイクロ波集積回路において、前記スイ
ッチ回路を構成する少なくとも１つの能動素子が増幅機
能を有するものである。
回路は、少なくとも２つの伝送経路を切り換えるスイッ
チ回路を有するマイクロ波集積回路において、前記スイ
ッチ回路を構成する少なくとも１つの能動素子が増幅機
能を有するものである。
【００１７】本発明のマイクロ波集積回路は、第１の伝
送経路と第２の伝送経路との切り換え接続を行う切り換
え接続用スイッチ回路と前記第１の伝送経路用のアンプ
とを集積化したマイクロ波集積回路であって、前記スイ
ッチ回路のスイッチング素子と前記アンプの増幅用素子
を１つの能動素子で共用してなるものである。
送経路と第２の伝送経路との切り換え接続を行う切り換
え接続用スイッチ回路と前記第１の伝送経路用のアンプ
とを集積化したマイクロ波集積回路であって、前記スイ
ッチ回路のスイッチング素子と前記アンプの増幅用素子
を１つの能動素子で共用してなるものである。
【００１８】本発明のマイクロ波集積回路は、受信用伝
送経路と送信用伝送経路との切り換え接続を行う切り換
え接続用スイッチ回路と前記受信用伝送経路用のアンプ
とを集積化した通信用のマイクロ波集積回路であって、
前記スイッチ回路の受信経路中に受信時に増幅機能を有
し、送信時に減衰機能を有する能動素子を有するもので
ある。
送経路と送信用伝送経路との切り換え接続を行う切り換
え接続用スイッチ回路と前記受信用伝送経路用のアンプ
とを集積化した通信用のマイクロ波集積回路であって、
前記スイッチ回路の受信経路中に受信時に増幅機能を有
し、送信時に減衰機能を有する能動素子を有するもので
ある。
【００１９】本発明のマイクロ波集積回路は、前記能動
素子が、スイッチング素子である。
素子が、スイッチング素子である。
【００２０】本発明のマイクロ波集積回路は、前記能動
素子が電界効果トランジスタからなるものである。
素子が電界効果トランジスタからなるものである。
【００２１】本発明のマイクロ波集積回路は、前記能動
素子がデュアルゲートＦＥＴからなるものである。
素子がデュアルゲートＦＥＴからなるものである。
【００２２】本発明のマイクロ波集積回路は、前記能動
素子がＭＥＳＦＥＴからなるものである。
素子がＭＥＳＦＥＴからなるものである。
【００２３】本発明のマイクロ波集積回路は、受信用伝
送経路と送信用伝送経路を切り換えるＦＥＴからなるス
イッチ回路を有するマイクロ波集積回路であって、前記
スイッチ回路は、受信用伝送経路中に少なくとも直列に
接続されたソース接地の第１のＦＥＴを有するものであ
る。
送経路と送信用伝送経路を切り換えるＦＥＴからなるス
イッチ回路を有するマイクロ波集積回路であって、前記
スイッチ回路は、受信用伝送経路中に少なくとも直列に
接続されたソース接地の第１のＦＥＴを有するものであ
る。
【００２４】本発明のマイクロ波集積回路は、前記スイ
ッチ回路は、送信用伝送経路中に少なくとも直列に接続
されるスイッチング素子としての第２のＦＥＴを有する
と共に、前記受信用伝送経路中の第１のＦＥＴのゲート
と前記送信用伝送経路間に直列に接続され且つソース接
地してなる第３のＦＥＴを有するものである。
ッチ回路は、送信用伝送経路中に少なくとも直列に接続
されるスイッチング素子としての第２のＦＥＴを有する
と共に、前記受信用伝送経路中の第１のＦＥＴのゲート
と前記送信用伝送経路間に直列に接続され且つソース接
地してなる第３のＦＥＴを有するものである。
【００２５】本発明のマイクロ波集積回路は、前記第
１、第３のＦＥＴが共通ゲートバイアスにて制御される
ものである。
１、第３のＦＥＴが共通ゲートバイアスにて制御される
ものである。
【００２６】本発明のマイクロ波集積回路は、受信用伝
送経路と送信用伝送経路を切り換えるＦＥＴからなるス
イッチ回路を有するマイクロ波集積回路であって、前記
スイッチ回路は、受信用伝送経路中に少なくとも直列に
接続されたソース接地の第１のＦＥＴとその前段にゲー
ト及びドレインを介して直列に接続される第４のＦＥＴ
とを有するものである。
送経路と送信用伝送経路を切り換えるＦＥＴからなるス
イッチ回路を有するマイクロ波集積回路であって、前記
スイッチ回路は、受信用伝送経路中に少なくとも直列に
接続されたソース接地の第１のＦＥＴとその前段にゲー
ト及びドレインを介して直列に接続される第４のＦＥＴ
とを有するものである。
【００２７】本発明のマイクロ波集積回路は、送信状態
において、前記第４のＦＥＴをオフとすると共に、前記
第１のＦＥＴのドレインバイアスをオフとするものであ
る。
において、前記第４のＦＥＴをオフとすると共に、前記
第１のＦＥＴのドレインバイアスをオフとするものであ
る。
【００２８】
【発明の実施の形態】以下、本発明の実施の形態を図面
に基づいて説明する。
に基づいて説明する。
【００２９】図１は本発明の特徴を表す図で、ＰＨＳに
用いるスイッチＳＷ及び低雑音アンプＬＮＡからなるＩ
Ｃの回路構成であり、送信系は従来と同じ方式で構成
し、受信系はデュアルゲートＦＥＴを用いたアンプで構
成したものであり、送信系における送信端子ＴＸとアン
テナ端子ＡＮＴＸとの間には、ＦＥＴ１とＦＥＴ２とが
設けられ、受信系におけるアンテナ端子ＡＮＴＸと受信
端子ＲＸとの間には、デュアルゲートＦＥＴ６が設けら
れている。
用いるスイッチＳＷ及び低雑音アンプＬＮＡからなるＩ
Ｃの回路構成であり、送信系は従来と同じ方式で構成
し、受信系はデュアルゲートＦＥＴを用いたアンプで構
成したものであり、送信系における送信端子ＴＸとアン
テナ端子ＡＮＴＸとの間には、ＦＥＴ１とＦＥＴ２とが
設けられ、受信系におけるアンテナ端子ＡＮＴＸと受信
端子ＲＸとの間には、デュアルゲートＦＥＴ６が設けら
れている。
【００３０】前記送信系に用いられるＦＥＴ２は送信端
子ＴＸとアンテナ端子ＡＮＴＸ間に存在しそのゲートは
抵抗Ｒ２を介して制御用電圧端子Ｖｌに接続され、ＦＥ
Ｔ１は送信端子ＴＸとグランド間に接続され、該ＦＥＴ
１のゲートは抵抗Ｒ１を介して制御用電圧端子Ｖ２に接
続されている。
子ＴＸとアンテナ端子ＡＮＴＸ間に存在しそのゲートは
抵抗Ｒ２を介して制御用電圧端子Ｖｌに接続され、ＦＥ
Ｔ１は送信端子ＴＸとグランド間に接続され、該ＦＥＴ
１のゲートは抵抗Ｒ１を介して制御用電圧端子Ｖ２に接
続されている。
【００３１】前記受信系に用いられるデュアルゲートＦ
ＥＴ６はアンテナ端子ＡＮＴＸと受信端子ＲＸとの間に
存在し、デュアルゲートＦＥＴ６はスイッチング素子と
増幅器の２つの動作を行い、低雑音アンプＬＮＡの構成
部品の一部であり、デュアルゲートＦＥＴ６の一方のゲ
ート端子は低雑音アンプＬＮＡの構成部品であるインダ
クタＬ１、抵抗Ｒ３及びインダクタＬ５を介して電圧端
子ＶG に接続され、他方のゲート端子は抵抗Ｒ４を介し
て制御用電圧端子Ｖ２に接続されている。
ＥＴ６はアンテナ端子ＡＮＴＸと受信端子ＲＸとの間に
存在し、デュアルゲートＦＥＴ６はスイッチング素子と
増幅器の２つの動作を行い、低雑音アンプＬＮＡの構成
部品の一部であり、デュアルゲートＦＥＴ６の一方のゲ
ート端子は低雑音アンプＬＮＡの構成部品であるインダ
クタＬ１、抵抗Ｒ３及びインダクタＬ５を介して電圧端
子ＶG に接続され、他方のゲート端子は抵抗Ｒ４を介し
て制御用電圧端子Ｖ２に接続されている。
【００３２】デュアルゲートＦＥＴ６を用いた低雑音ア
ンプＬＮＡでは、第１ゲート電圧ＶG を一定（固定）に
し、第２ゲートバイアス電圧Ｖ２を可変にした状態で用
い、前記第２ゲートバイアス電圧Ｖ２を変化させること
により、利得を可変にすることができる。しかし、第２
ゲートバイアス電圧Ｖ２をデュアルゲートＦＥＴ自身の
ピンチオフ電圧より深くすることにより、利得はゼロよ
り小さくなり、更に小さくすることにより減衰器として
働く。
ンプＬＮＡでは、第１ゲート電圧ＶG を一定（固定）に
し、第２ゲートバイアス電圧Ｖ２を可変にした状態で用
い、前記第２ゲートバイアス電圧Ｖ２を変化させること
により、利得を可変にすることができる。しかし、第２
ゲートバイアス電圧Ｖ２をデュアルゲートＦＥＴ自身の
ピンチオフ電圧より深くすることにより、利得はゼロよ
り小さくなり、更に小さくすることにより減衰器として
働く。
【００３３】例えば、ＦＥＴ６のピンチオフが電圧が−
１Ｖ、第１ゲート電圧ＶG が−０．３Ｖの場合、ＦＥＴ
６の最大安定利得（ＭＳＧ）は以下の表１のとおりであ
る。
１Ｖ、第１ゲート電圧ＶG が−０．３Ｖの場合、ＦＥＴ
６の最大安定利得（ＭＳＧ）は以下の表１のとおりであ
る。
【００３４】
【表１】
【００３５】なお、図１で破線で囲んだ部分はＩＣチッ
プを示しており、ＬＷ１〜ＬＷ５は、パッケージやチッ
プキャリアにマウントした時のボンディングワイヤのイ
ンダクタを表し、Ｃc は外付けのチップコンデンサ（通
常１０００pF）である。また、ＦＥＴ１、ＦＥＴ２及び
ＦＥＴ６としてマイクロ波等の高い周波数帯域に適して
いるＭＥＳ（Metal Semiconductor ）ＦＥＴ等を用いる
ことが望ましい。
プを示しており、ＬＷ１〜ＬＷ５は、パッケージやチッ
プキャリアにマウントした時のボンディングワイヤのイ
ンダクタを表し、Ｃc は外付けのチップコンデンサ（通
常１０００pF）である。また、ＦＥＴ１、ＦＥＴ２及び
ＦＥＴ６としてマイクロ波等の高い周波数帯域に適して
いるＭＥＳ（Metal Semiconductor ）ＦＥＴ等を用いる
ことが望ましい。
【００３６】図１を用いて、送信時及び受信時の動作を
説明する。送信時は、Ｖ１をＨｉｇｈ、Ｖ２をＬｏｗに
する。その結果、ＦＥＴ２がオン、ＦＥＴ１がオフとな
り、送信側のＡＮＴＸ−ＴＸ間が導通する。この時受信
側は、Ｖ２とデュアルゲートＦＥＴ６の第２ゲートが接
続されているため、デュアルゲートＦＥＴ６にはピンチ
オフ電圧よりも深い電圧が印加され、オフ状態になる
（即ち、ＦＥＴ６は減衰器として動作する）。例えば、
ＦＥＴ６にゲート幅６００μｍのデュアルゲートＦＥＴ
（ピンチオフ電圧：−１Ｖ）を用いた場合、Ｖ２に−３
Ｖが印加されるとＡＮＴＸ−ＲＸ間のアイソレーション
は１５ｄＢとなる。以上、通信時には、ドレインバイア
スＶD をオフ（０Ｖ）として、ＦＥＴ６を減衰器として
動作でき、アイソレーションを高めることができる。
説明する。送信時は、Ｖ１をＨｉｇｈ、Ｖ２をＬｏｗに
する。その結果、ＦＥＴ２がオン、ＦＥＴ１がオフとな
り、送信側のＡＮＴＸ−ＴＸ間が導通する。この時受信
側は、Ｖ２とデュアルゲートＦＥＴ６の第２ゲートが接
続されているため、デュアルゲートＦＥＴ６にはピンチ
オフ電圧よりも深い電圧が印加され、オフ状態になる
（即ち、ＦＥＴ６は減衰器として動作する）。例えば、
ＦＥＴ６にゲート幅６００μｍのデュアルゲートＦＥＴ
（ピンチオフ電圧：−１Ｖ）を用いた場合、Ｖ２に−３
Ｖが印加されるとＡＮＴＸ−ＲＸ間のアイソレーション
は１５ｄＢとなる。以上、通信時には、ドレインバイア
スＶD をオフ（０Ｖ）として、ＦＥＴ６を減衰器として
動作でき、アイソレーションを高めることができる。
【００３７】逆に、受信時は、Ｖ１をＬｏｗ、Ｖ２をＨ
ｉｇｈにする。その結果、ＦＥＴ２がオフ、ＦＥＴ６及
びＦＥＴ１がオンになり、送信側のＴＸ−ＡＮＴ間は遮
断状態になる。一方、前記ＦＥＴ６のオンにより、受信
側のＡＮＴＸ−ＲＸ間は導通状態となり、ＦＥＴ６は増
幅器として動作すると共に、前記ＦＥＴ１のオンによ
り、送信側（ＡＮＴＸ−ＴＸ間）に漏れた信号はオン状
態のＦＥＴ１を介して接地側に流れる。
ｉｇｈにする。その結果、ＦＥＴ２がオフ、ＦＥＴ６及
びＦＥＴ１がオンになり、送信側のＴＸ−ＡＮＴ間は遮
断状態になる。一方、前記ＦＥＴ６のオンにより、受信
側のＡＮＴＸ−ＲＸ間は導通状態となり、ＦＥＴ６は増
幅器として動作すると共に、前記ＦＥＴ１のオンによ
り、送信側（ＡＮＴＸ−ＴＸ間）に漏れた信号はオン状
態のＦＥＴ１を介して接地側に流れる。
【００３８】以上のような回路構成にすることにより、
アンテナスイッチＳＷと低雑音アンプＬＮＡを別々に設
ける場合と比べて、アンテナスイッチＳＷの損失分がな
くなるため、システム全体の雑音指数が小さくなるとい
う効果を奏する。
アンテナスイッチＳＷと低雑音アンプＬＮＡを別々に設
ける場合と比べて、アンテナスイッチＳＷの損失分がな
くなるため、システム全体の雑音指数が小さくなるとい
う効果を奏する。
【００３９】また、図２は、デュアルゲートＦＥＴ６の
代わりにシングルゲートＦＥＴ５を用いた例である。こ
の場合、前記ＦＥＴ５のゲートはＬ１を介して電圧端子
Ｖ２に接続されている。
代わりにシングルゲートＦＥＴ５を用いた例である。こ
の場合、前記ＦＥＴ５のゲートはＬ１を介して電圧端子
Ｖ２に接続されている。
【００４０】先ず、送信時は、Ｖ１をＨｉｇｈ、Ｖ２を
Ｌｏｗにする。その結果、ＦＥＴ２がオン、ＦＥＴ１が
オフとなり、送信側のＡＮＴＸ−ＴＸ間が導通する。こ
の時、受信側は、Ｖ２とＦＥＴ５のゲートが抵抗Ｒ３を
介して接続されているため、ＦＥＴ５にはピンチオフ電
圧よりも深い電圧が印加され、オフ状態になる（即ち、
ＦＥＴ５は減衰器として動作する）。例えば、ＦＥＴ５
にゲート幅４００μｍのシングルゲートＦＥＴ（ピンチ
オフ電圧：−１Ｖ）を用いた場合、Ｖ２が−３Ｖである
とＡＮＴＸ−ＲＸ間のアイソレーションは１５ｄＢとな
り、遮断状態になる。以上、送信時には、ドレインバイ
アスＶD をオフ（０Ｖ）として、ＦＥＴ５を減衰器とし
て動作でき、アイソレーションを高めることができる。
Ｌｏｗにする。その結果、ＦＥＴ２がオン、ＦＥＴ１が
オフとなり、送信側のＡＮＴＸ−ＴＸ間が導通する。こ
の時、受信側は、Ｖ２とＦＥＴ５のゲートが抵抗Ｒ３を
介して接続されているため、ＦＥＴ５にはピンチオフ電
圧よりも深い電圧が印加され、オフ状態になる（即ち、
ＦＥＴ５は減衰器として動作する）。例えば、ＦＥＴ５
にゲート幅４００μｍのシングルゲートＦＥＴ（ピンチ
オフ電圧：−１Ｖ）を用いた場合、Ｖ２が−３Ｖである
とＡＮＴＸ−ＲＸ間のアイソレーションは１５ｄＢとな
り、遮断状態になる。以上、送信時には、ドレインバイ
アスＶD をオフ（０Ｖ）として、ＦＥＴ５を減衰器とし
て動作でき、アイソレーションを高めることができる。
【００４１】逆に、受信時は、Ｖ１をＬｏｗ、Ｖ２をＨ
ｉｇｈにする。その結果、ＦＥＴ２がオフ、ＦＥＴ５及
びＦＥＴ１がオンになり、送信側のＴＸ−ＡＮＴＸ間は
遮断状態になる。一方、前記ＦＥＴ５のオンにより、受
信側のＡＮＴＸ−ＲＸ間は導通状態となり、ＦＥＴ５は
増幅器として動作すると共に、前記ＦＥＴ１のオンによ
り、送信側（ＡＮＴＸ−ＴＸ間）に漏れた信号はＦＥＴ
１のソースを介して接地側に流れる。なお、図２で破線
で囲んだ部分はＩＣチップを示しており、ＬＷ１〜ＬＷ
４は、パッケージやチップキャリアにマウントした時の
ボンディングワイヤのインダクタを表し、Ｃc は外付け
のチップコンデンサ（通常１０００pF）である。また、
ＦＥＴ１、ＦＥＴ２及びＦＥＴ５としてミリ波等の高い
周波数帯域に適しているＭＥＳ（Metal Semiconductor
）ＦＥＴ等を用いることが望ましい。
ｉｇｈにする。その結果、ＦＥＴ２がオフ、ＦＥＴ５及
びＦＥＴ１がオンになり、送信側のＴＸ−ＡＮＴＸ間は
遮断状態になる。一方、前記ＦＥＴ５のオンにより、受
信側のＡＮＴＸ−ＲＸ間は導通状態となり、ＦＥＴ５は
増幅器として動作すると共に、前記ＦＥＴ１のオンによ
り、送信側（ＡＮＴＸ−ＴＸ間）に漏れた信号はＦＥＴ
１のソースを介して接地側に流れる。なお、図２で破線
で囲んだ部分はＩＣチップを示しており、ＬＷ１〜ＬＷ
４は、パッケージやチップキャリアにマウントした時の
ボンディングワイヤのインダクタを表し、Ｃc は外付け
のチップコンデンサ（通常１０００pF）である。また、
ＦＥＴ１、ＦＥＴ２及びＦＥＴ５としてミリ波等の高い
周波数帯域に適しているＭＥＳ（Metal Semiconductor
）ＦＥＴ等を用いることが望ましい。
【００４２】以上ような回路構成にすることにより、ア
ンテナスイッチＳＷと低雑音アンプＬＮＡを別々に設け
る場合と比べて、ＡＮＴＸ−アンテナスイッチＳＷ間で
発生する挿入損失分がなくなるため、システム全体の雑
音指数が小さくなるという効果を奏する。
ンテナスイッチＳＷと低雑音アンプＬＮＡを別々に設け
る場合と比べて、ＡＮＴＸ−アンテナスイッチＳＷ間で
発生する挿入損失分がなくなるため、システム全体の雑
音指数が小さくなるという効果を奏する。
【００４３】一般に移動体通信の場合、送信系に強度の
大きな信号（例えば、ＰＨＳの場合、１００ｍＷ）が通
過するため、受信系に印加される信号強度が増幅器（図
２中のＦＥＴ４）の耐圧よりも大きくなる恐れがあり好
ましくない。以下にこの問題を解決する実施形態を示
す。
大きな信号（例えば、ＰＨＳの場合、１００ｍＷ）が通
過するため、受信系に印加される信号強度が増幅器（図
２中のＦＥＴ４）の耐圧よりも大きくなる恐れがあり好
ましくない。以下にこの問題を解決する実施形態を示
す。
【００４４】図３は、前記図２のＦＥＴ５の入力側にゲ
ート接地のＦＥＴ４を用いた例である。この場合、ＦＥ
Ｔ４のゲートは抵抗Ｒ６を介して電圧端子Ｖ２に接続さ
れている。先ず、送信時は、Ｖ１をＨｉｇｈ、Ｖ２をＬ
ｏｗにする。その結果、ＦＥＴ２がオン、ＦＥＴ１とＦ
ＥＴ４がオフとなり、送信側のＡＮＴＸ−ＴＸ間が導通
する。この時、受信側はＦＥＴ４がオフ状態である。こ
の状態のみで通常は１０ｄＢのアイソレーションが得ら
れる。
ート接地のＦＥＴ４を用いた例である。この場合、ＦＥ
Ｔ４のゲートは抵抗Ｒ６を介して電圧端子Ｖ２に接続さ
れている。先ず、送信時は、Ｖ１をＨｉｇｈ、Ｖ２をＬ
ｏｗにする。その結果、ＦＥＴ２がオン、ＦＥＴ１とＦ
ＥＴ４がオフとなり、送信側のＡＮＴＸ−ＴＸ間が導通
する。この時、受信側はＦＥＴ４がオフ状態である。こ
の状態のみで通常は１０ｄＢのアイソレーションが得ら
れる。
【００４５】そして、より高いアイソレーションが必要
な場合には、本実施形態では、ＦＥＴ５のドレインバイ
アスＶD をオフ（０Ｖ）にし、ＦＥＴ５を減衰器として
動作することにより、アイソレーション５〜１５ｄＢを
得ることができる。従って、ＡＮＴＸ−ＲＸ間のアイソ
レーションは１５〜２５ｄＢとなる。図１及び図２に示
したものよりも高アイソレーションとなる。
な場合には、本実施形態では、ＦＥＴ５のドレインバイ
アスＶD をオフ（０Ｖ）にし、ＦＥＴ５を減衰器として
動作することにより、アイソレーション５〜１５ｄＢを
得ることができる。従って、ＡＮＴＸ−ＲＸ間のアイソ
レーションは１５〜２５ｄＢとなる。図１及び図２に示
したものよりも高アイソレーションとなる。
【００４６】逆に、受信時は、Ｖ１をＬｏｗ、Ｖ２をＨ
ｉｇｈにする。その結果、ＦＥＴ２がオフ、ＦＥＴ４及
びＦＥＴ１がオンになり、送信側のＴＸ−ＡＮＴ間は遮
断状態になる。一方、前記ＦＥＴ４のオンにより、受信
側のＡＮＴＸ−ＲＸ間は導通状態となり、ＦＥＴ４は増
幅器として動作すると共に、前記ＦＥＴ１のオンによ
り、送信側（ＡＮＴＸ−ＴＸ間）に漏れた信号はＦＥＴ
１のソースを介して接地側に流れる。なお、図３で破線
で囲んだ部分はＩＣチップを示しており、ＬＷ１〜ＬＷ
４は、パッケージやチップキャリアにマウントした時の
ボンディングワイヤのインダクタを表し、Ｃc は外付け
のチップコンデンサ（通常１０００pF）である。また、
ＦＥＴ１、ＦＥＴ２、ＦＥＴ４及びＦＥＴ５としてマイ
クロ波等の高い周波数帯域に適しているＭＥＳ（Metal
Semiconductor ）ＦＥＴ等を用いることが望ましい。
ｉｇｈにする。その結果、ＦＥＴ２がオフ、ＦＥＴ４及
びＦＥＴ１がオンになり、送信側のＴＸ−ＡＮＴ間は遮
断状態になる。一方、前記ＦＥＴ４のオンにより、受信
側のＡＮＴＸ−ＲＸ間は導通状態となり、ＦＥＴ４は増
幅器として動作すると共に、前記ＦＥＴ１のオンによ
り、送信側（ＡＮＴＸ−ＴＸ間）に漏れた信号はＦＥＴ
１のソースを介して接地側に流れる。なお、図３で破線
で囲んだ部分はＩＣチップを示しており、ＬＷ１〜ＬＷ
４は、パッケージやチップキャリアにマウントした時の
ボンディングワイヤのインダクタを表し、Ｃc は外付け
のチップコンデンサ（通常１０００pF）である。また、
ＦＥＴ１、ＦＥＴ２、ＦＥＴ４及びＦＥＴ５としてマイ
クロ波等の高い周波数帯域に適しているＭＥＳ（Metal
Semiconductor ）ＦＥＴ等を用いることが望ましい。
【００４７】以上のような回路構成にすることにより、
アンテナスイッチＳＷと低雑音アンプＬＮＡを別々に設
ける場合と比べて、前記図１及び図２に示したもの程で
はないとしても入力側の挿入損失が小さくなるため、シ
ステム全体の雑音指数が小さくなるという効果を奏す
る。
アンテナスイッチＳＷと低雑音アンプＬＮＡを別々に設
ける場合と比べて、前記図１及び図２に示したもの程で
はないとしても入力側の挿入損失が小さくなるため、シ
ステム全体の雑音指数が小さくなるという効果を奏す
る。
【００４８】以上、ＰＨＳ用ＩＣを例にとり、本発明に
ついて説明したが、本発明は、このようなシステムだけ
でなく、ＰＤＣ、ページャ又はアナログ携帯電話等のシ
ステムに対しても有効である。更に、本発明は、ＧＳＭ
やＤＥＣＴ等の海外のアンテナスイッチを使用する携帯
電話システムにも有効であることは言うまでもない。
ついて説明したが、本発明は、このようなシステムだけ
でなく、ＰＤＣ、ページャ又はアナログ携帯電話等のシ
ステムに対しても有効である。更に、本発明は、ＧＳＭ
やＤＥＣＴ等の海外のアンテナスイッチを使用する携帯
電話システムにも有効であることは言うまでもない。
【００４９】
【発明の効果】本発明により、少なくとも２つの伝送経
路の切り換え接続を行う切り換えスイッチ回路を構成す
る能動素子に増幅機能を有するものを用いることによ
り、前記スイッチ回路を構成する素子を削減することが
でき、その結果、チップサイズを小型化することができ
る。
路の切り換え接続を行う切り換えスイッチ回路を構成す
る能動素子に増幅機能を有するものを用いることによ
り、前記スイッチ回路を構成する素子を削減することが
でき、その結果、チップサイズを小型化することができ
る。
【００５０】本発明により、第１の伝送経路と第２の伝
送経路との切り換え接続を行う切り換え接続用スイッチ
回路と第１の伝送経路用のアンプとを集積化する際に、
少なくとも１個のＦＥＴを省くことができるので、チッ
プサイズを小型化することができる。その結果、従来の
ものと比較して、小型、低コスト且つ高歩留りなＩＣが
実現でき、端末装置の等の小型化に大きく寄与する。
送経路との切り換え接続を行う切り換え接続用スイッチ
回路と第１の伝送経路用のアンプとを集積化する際に、
少なくとも１個のＦＥＴを省くことができるので、チッ
プサイズを小型化することができる。その結果、従来の
ものと比較して、小型、低コスト且つ高歩留りなＩＣが
実現でき、端末装置の等の小型化に大きく寄与する。
【００５１】更に、前記のような回路構成を採用するこ
とにより、第１の伝送経路と第２の伝送経路との切り換
え接続を行う切り換え接続用スイッチ回路の挿入損失の
全部又は一部が除去されるため、システム全体の雑音指
数は小さくなり、受信感度も向上するという、特性上の
効果も有する。
とにより、第１の伝送経路と第２の伝送経路との切り換
え接続を行う切り換え接続用スイッチ回路の挿入損失の
全部又は一部が除去されるため、システム全体の雑音指
数は小さくなり、受信感度も向上するという、特性上の
効果も有する。
【図１】本発明のスイッチＳＷ及び低雑音アンプＬＮＡ
からなるＩＣの回路構成の一実施の形態を示す図であ
る。
からなるＩＣの回路構成の一実施の形態を示す図であ
る。
【図２】本発明のスイッチＳＷ及び低雑音アンプＬＮＡ
からなるＩＣの回路構成の他の実施の形態を示す図であ
る。
からなるＩＣの回路構成の他の実施の形態を示す図であ
る。
【図３】本発明のスイッチＳＷ及び低雑音アンプＬＮＡ
からなるＩＣの回路構成の更に他の実施の形態を示す図
である。
からなるＩＣの回路構成の更に他の実施の形態を示す図
である。
【図４】従来の移動体通信システムにおけるＰＨＳの無
線部の構成例を示す図である。
線部の構成例を示す図である。
【図５】従来の移動体通信システムにおけるＰＤＣの無
線部の構成例を示す図である。
線部の構成例を示す図である。
【図６】従来の移動体通信システムにおけるアンテナス
イッチＳＷの回路構成の一例を示す図である。
イッチＳＷの回路構成の一例を示す図である。
【図７】従来の移動体通信システムにおける低雑音アン
プＬＮＡの回路構成の一例を示す図である。
プＬＮＡの回路構成の一例を示す図である。
【図８】従来の移動体通信システムにおける受信部のブ
ロック構成の一例を示す図である。
ロック構成の一例を示す図である。
【図９】従来の移動体通信システムにおける受信部のブ
ロック構成の他の一例を示す図である。
ロック構成の他の一例を示す図である。
ＡＮＴＸ アンテナ端子（又は入出力端子） ＲＸ 受信端子 ＴＸ 送信端子 Ｖｌ 制御用電圧端子 Ｖ２ 制御用電圧端子 ＶG 第１ゲート電圧端子 ＶD ドレインバイアス電圧端子 ＦＥＴ６ デュアルゲートＦＥＴ ＦＥＴ５ シングルゲートＦＥＴ ＦＥＴ４ ゲート接地のＦＥＴ ＬＮＡ 低雑音アンプ Ｌ１〜Ｌ３ インダクタ ＬＷ１〜ＬＷ５ ボンディングワイヤのインダクタ Ｃ１、Ｃ２ 容量 Ｃc 外付けのチップコンデンサ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 宇田 尚典 大阪府守口市京阪本通２丁目５番５号 三 洋電機株 式会社内 (72)発明者 原田 八十雄 大阪府守口市京阪本通２丁目５番５号 三 洋電機株 式会社内
Claims (12)
- 【請求項１】 少なくとも２つの伝送経路を切り換える
スイッチ回路を有するマイクロ波集積回路において、前
記スイッチ回路を構成する少なくとも１つの能動素子が
増幅機能を有することを特徴とするマイクロ波集積回
路。 - 【請求項２】 第１の伝送経路と第２の伝送経路との切
り換え接続を行う切り換え接続用スイッチ回路と前記第
１の伝送経路用のアンプとを集積化したマイクロ波集積
回路であって、前記スイッチ回路はスイッチング素子と
前記アンプの増幅用素子を１つの能動素子で共用してな
るマイクロ波集積回路。 - 【請求項３】 受信用伝送経路と送信用伝送経路との切
り換え接続を行う切り換え接続用スイッチ回路と前記受
信用伝送経路用のアンプとを集積化した通信用のマイク
ロ波集積回路であって、前記スイッチ回路の受信経路中
に受信時に増幅機能を有し、送信時に減衰機能を有する
能動素子を有することを特徴とするマイクロ波集積回
路。 - 【請求項４】 前記能動素子は、スイッチング素子であ
ることを特徴とする請求項１、２又は３記載のマイクロ
波集積回路。 - 【請求項５】 前記能動素子が電界効果トランジスタか
らなることを特徴とする請求項１、２又は３記載のマイ
クロ波集積回路。 - 【請求項６】 前記能動素子がデュアルゲートＦＥＴか
らなることを特徴とする請求項１、２、３、４又は５記
載のマイクロ波集積回路。 - 【請求項７】 前記能動素子がＭＥＳＦＥＴからなるこ
とを特徴とする請求項１、２、３、４、５又は６記載の
マイクロ波集積回路。 - 【請求項８】 受信用伝送経路と送信用伝送経路を切り
換えるＦＥＴからなるスイッチ回路を有するマイクロ波
集積回路であって、前記スイッチ回路は、受信用伝送経
路中に少なくとも直列に接続されたソース接地の第１の
ＦＥＴを有することを特徴とするマイクロ波集積回路。 - 【請求項９】 前記スイッチ回路は、送信用伝送経路中
に少なくとも直列に接続されるスイッチング素子として
の第２のＦＥＴを有すると共に、前記受信用伝送経路中
の第１のＦＥＴのゲートと前記送信用伝送経路間に直列
に接続され且つソース接地してなる第３のＦＥＴを有す
ることを特徴とする請求項８記載のマイクロ波集積回
路。 - 【請求項１０】 前記第１、第３のＦＥＴが共通ゲート
バイアスにて制御されることを特徴とする請求項９記載
のマイクロ波集積回路。 - 【請求項１１】 受信用伝送経路と送信用伝送経路を切
り換えるＦＥＴからなるスイッチ回路を有するマイクロ
波集積回路であって、前記スイッチ回路は、受信用伝送
経路中に少なくとも直列に接続されたソース接地の第１
のＦＥＴとその前段に直列に接続される第４のＦＥＴと
を有することを特徴とするマイクロ波集積回路。 - 【請求項１２】 送信状態において、前記第４のＦＥＴ
をオフとすると共に、前記第１のＦＥＴのドレインバイ
アスをオフとすることを特徴とする請求項１１記載のマ
イクロ波集積回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8130534A JPH09298483A (ja) | 1996-04-30 | 1996-04-30 | マイクロ波集積回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8130534A JPH09298483A (ja) | 1996-04-30 | 1996-04-30 | マイクロ波集積回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09298483A true JPH09298483A (ja) | 1997-11-18 |
Family
ID=15036600
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8130534A Pending JPH09298483A (ja) | 1996-04-30 | 1996-04-30 | マイクロ波集積回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09298483A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009290896A (ja) * | 2006-01-17 | 2009-12-10 | Hitachi Metals Ltd | 高周波回路部品及びこれを用いた通信装置 |
| JP2013168906A (ja) * | 2012-02-17 | 2013-08-29 | Sony Corp | 集積回路および無線通信装置 |
-
1996
- 1996-04-30 JP JP8130534A patent/JPH09298483A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2009290896A (ja) * | 2006-01-17 | 2009-12-10 | Hitachi Metals Ltd | 高周波回路部品及びこれを用いた通信装置 |
| JP5245413B2 (ja) * | 2006-01-17 | 2013-07-24 | 日立金属株式会社 | 高周波回路部品及びこれを用いた通信装置 |
| JP2013168906A (ja) * | 2012-02-17 | 2013-08-29 | Sony Corp | 集積回路および無線通信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6298244B1 (en) | Dual-band, dual-mode power amplifier | |
| JP3458586B2 (ja) | マイクロ波ミキサー回路とダウンコンバータ | |
| JP3332194B2 (ja) | スイツチ半導体集積回路及び通信端末装置 | |
| US5590412A (en) | Communication apparatus using common amplifier for transmission and reception | |
| US6188877B1 (en) | Dual-band, dual-mode power amplifier with reduced power loss | |
| US6341216B1 (en) | Transmitter-receiver circuit for radio communication and semiconductor integrated circuit device | |
| US20050079829A1 (en) | Antenna switch | |
| US7031689B2 (en) | Differential radio | |
| JP2848502B2 (ja) | マイクロ波半導体スイッチ | |
| WO1998006174A1 (fr) | Circuit integre haute frequence pour emetteur-recepteur radio haute frequence exempt de fuites de puissance haute frequence | |
| EP1772964B1 (en) | High-frequency switch circuit | |
| US20050107043A1 (en) | Integration of diversity switch in combination with a T/R switch for a radio transceiver on a single chip | |
| JPH11103215A (ja) | マイクロ波ミキサー回路とダウンコンバータ | |
| US7425876B2 (en) | Antenna switch circuit and high frequency module having the same | |
| JPH11274804A (ja) | 高周波スイッチ | |
| GB2344236A (en) | Multiple band mixer with common local oscillator | |
| JPH09284168A (ja) | マイクロ波集積回路及びこのマイクロ波集積回路を 用いた通信システム用端末装置 | |
| US7228110B2 (en) | Low cost high frequency device having compact mounting area, high frequency amplification method, wireless communication device and mobile telephone including low cost and high frequency circuit having compact mounting area | |
| KR101931682B1 (ko) | 단일안테나의 동작을 위한 TLT(Transmission Line Transformer)를 포함하는 SPDT 스위치 구조 | |
| JPH09298483A (ja) | マイクロ波集積回路 | |
| JP3393441B2 (ja) | 通信端末装置 | |
| JPH08148953A (ja) | 増幅器及び通信装置 | |
| US6816030B2 (en) | Impedance matching circuit for rejecting an image signal via a microstrip structure | |
| US7643814B2 (en) | Reception arrangement with preamplifier circuit | |
| JPH0629811A (ja) | Ｆｅｔスイッチ |