JPH09288602A - 障害情報記憶装置の書込み保護装置とリセット制御方法 - Google Patents

Abstract

(57)【要約】 【課題】障害情報を記憶する障害レジスタ等の内容をガ
ードするための障害情報記憶装置の書込み保護装置に関
し、リセット線によるリセットがされても障害レジスタ
の障害情報を保護できるようにすることを目的とする。 【解決手段】障害検出時に該障害情報記憶手段への上書
きを禁止する上書きガード制御手段と、該上書きガード
制御手段によるガード状態を上位装置からのクリア指示
でリセットするクリア指示制御手段とを備え、該上書き
ガード制御手段はリセット線によるリセット信号ではガ
ード状態がリセットされないように構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、電子装置等におけ
る障害監視情報を記憶する障害レジスタ等の内容をガー
ドするための障害情報記憶装置の書込み保護装置とリセ
ット制御方法に関するものである。

【０００２】

【従来の技術】図８にはかかる障害レジスタを備えた電
子システムの構成例が示される。図中、１１は上位ＣＰ
Ｕ、１２はメモリ、１３は監視制御部であり、これらの
装置１１、１２、１３はバス１４を介して相互に接続さ
れる。監視制御部１３はバスの障害等を監視する部分で
あり、バスに障害が発生するとその障害を検出し、内部
の障害レジスタにその障害検出情報を記憶する。この障
害検出情報は上位ＣＰＵ１１により適宜読み出される。

【０００３】図９には監視制御部１３の構成例が示され
る。図中、１は監視対象のバス１４とのインタフェース
を行うバスインタフェース制御部である。４は障害レジ
スタを含む各種の制御用レジスタからなる制御レジスタ
部である。３は制御レジスタ書込み読出し制御部であ
り、バスインタフェース制御部１を介して入力された入
力バスデータを制御レジスタ部４に書き込んだり、ある
いは制御レジスタ部４から読み出したデータをバスイン
タフェース部１に出力バスデータとして出力したりする
制御を行う回路である。２は監視対象バス１４の障害状
態を監視し、障害が発生したらそれを検出して制御レジ
スタ部４に監視状態通知（障害検出情報の通知）を行う
回路である。この障害検出情報は制御レジスタ部４の障
害レジスタに記憶される。これらのバスインタフェース
制御部１、障害監視制御部２、制御レジスタ書込み読出
し制御部３、制御レジスタ部４にはリセット線５がそれ
ぞれ接続されており、このリセット線５を介してリセッ
ト信号が入力されたときには各々リセットされる。

【０００４】図１０には制御レジスタ部４における障害
レジスタに係る部分の構成が示される。図１０におい
て、４１は障害監視結果（障害検出情報）を格納する障
害レジスタであり、障害監視制御部２から監視状態通知
として障害検出情報がデータ端子に入力される。この障
害レジスタ４１は、レジスタ上書きガード制御部４２か
らガード要求信号が入力されていないときは、障害監視
制御部２から障害検出情報が入力されるとこれを書き込
むことが常にできる。一方、レジスタ上書きガード制御
部４２からガード要求信号が入力されているときは、そ
の間は障害検出信号が入力されても障害レジスタ４１へ
の書込み動作（上書き）は停止され、ガード要求がされ
る前の障害検出情報を保持する。

【０００５】レジスタ上書きガード制御部４２は、障害
監視制御部２から障害検出情報が入力されると、ガード
要求信号を継続して発生して障害レジスタ４１のイネー
ブル端子に送出する。また、リセット信号がオアゲート
４４を介して入力されるようになっており、このリセッ
ト信号が入力されると、ガード要求信号の発生を停止す
る（すなわちガード要求をクリアする）。また、図示し
ないガードクリア用制御レジスタから障害レジスタ・ク
リア指示信号がオアゲート４４を介して入力されるよう
になっており、このクリア信号が入力されたときもガー
ド要求信号の発生を停止する。

【０００６】この従来の監視制御部１３における障害発
生時の動作を図１２のフローチャートを参照して以下に
説明する。障害監視制御部２での状態監視（例えば、監
視対象バスでのクロック断等）の結果、障害の発生が検
出されると（ステップＳ１１）、その障害検出情報を障
害レジスタ４１に送ってこの障害レジスタ４１に書き込
むとともに（ステップＳ１２）、レジスタ上書きガード
制御部４２にガード要求信号をセットすることで、以降
に発生した障害検出情報が障害レジスタ４１に書き込ま
れる（すなわち上書きされる）ことを禁止する。これ
は、一つの障害が発生するとその波及効果として次々に
障害が発生する可能性があるが、障害に対する処置を行
うには最初に発生した障害内容が重要であるから、この
最初の障害内容だけを障害レジスタ４１に記憶するよう
にするためである。

【０００７】監視制御部１３は障害が発生したことを上
位装置（例えば上位ＣＰＵ１１）に通知する（ステップ
Ｓ１３）。上位ＣＰＵ１１はこの障害発生通知に応答し
て、監視制御部１３に対して障害情報読出し要求を行
う。この障害情報読出し要求はバスインタフェース制御
部１を通じて制御レジスタ書込み読出し制御部３に送ら
れる。これにより制御レジスタ書込み読出し制御部３は
制御レジスタ部４の障害レジスタ４１から障害内容を読
み出し（ステップＳ１４）、バスインタフェース制御部
１を通じて上位ＣＰＵ１１に送出する。

【０００８】上位ＣＰＵ１１は通知された障害内容に基
づいてその障害の処置をする。そして、障害の処置完了
後、上位ＣＰＵ１１は監視制御部１３に対して障害内容
が格納された障害レジスタ４１をクリアする障害レジス
タ・クリア指示を行う（ステップＳ１５）。このクリア
指示は、ガードクリア用制御レジスタに障害レジスタ・
クリア指示を書き込んで、レジスタ上書きガード制御部
４２からのガード要求信号の出力を停止するとともに、
障害レジスタ４１をリセットすることで行う（ステップ
Ｓ１６）。この障害レジスタ・クリア指示により、障害
レジスタ４１は再び障害検出情報を書き込める状態（す
なわち障害監視状態）となる。

【０００９】この従来の構成では、システム立上げ時の
パワーオンリセット時にリセット線５により監視制御部
１３をリセットする場合、リセット線５が障害レジスタ
４１、障害監視制御部２、制御レジスタ書込み読出し制
御部３、制御レジスタ部４にそれぞれ入力されているた
め、制御レジスタ部４における障害レジスタ４１のレジ
スタ上書きガード制御部４２もリセットされる。これ
は、システム立上げ時のパワーオン直後は各レジスタの
値が不定のため、障害が発生しても障害レジスタに保持
できない可能性があるから、パワーオンに伴うパワーオ
ンリセットで制御レジスタの内容をいったんリセットす
るようにしたためである。。

【００１０】図１１にはこのリセット時の従来のタイム
チャートが示される。図示するように、例えば障害監視
制御部２からの監視状態通知（図１１）が障害“未検
出”から障害“検出”に変わると、障害レジスタ４１に
障害検出情報（図１１）が保持されるとともに、レジ
スタ上書きガード制御部４２が“ノーガード”からガー
ド要求信号が出力されている“ガード”状態に切り換え
られ（図１１）、それにより障害レジスタ４１への上
書きがガードされる。

【００１１】この後、リセット信号（図１１）が“ｏ
ｆｆ”から“ｏｎ”になると、障害監視制御部２の障害
状態通知が“検出”から“未検出”にリセットされると
ともに、レジスタ上書きガード制御部４２も“ガード”
から“ノーガード”状態にリセットされる。この結果、
障害レジスタ４１に保持されている障害検出情報は上書
き可能な状態となり、障害監視制御部２で新たな障害検
出がされると、現在の障害検出情報はその上に新たな障
害検出情報で上書きされて消失する。

【００１２】

【発明が解決しようとする課題】従来方法では、障害発
生時に上位装置が障害レジスタから障害情報を読み取っ
た後には、上位装置からの障害レジスタ・クリア指示に
より障害レジスタの障害情報をクリアしている。しか
し、障害を通知する障害通知バス等に障害が発生した場
合には、上位装置はバスを通じて監視制御部にアクセス
することができなくなるので、そのままでは障害内容を
読み取ることも障害レジスタ・クリア指示を発行するこ
ともできない。よって、かかる場合には、障害発生箇所
の周辺回路に対してリセットをかける必要があり、監視
制御部１３にもリセット線を通じてリセットがかかる。
このリセット線によるリセットでは、レジスタ上書きガ
ード制御部４２もリセットされて障害レジスタ４１は
“ノーガード“となるため、リセット解除後に再び障害
が発生すると、障害レジスタ４１は上書きされてしま
い、最初に発生した障害内容が消滅するおそれがある。
この結果、上位装置は、障害の処置を行うにも、障害内
容が分からなくなるため、対処できなくなる。

【００１３】このような問題点を防ぐには、監視制御部
へのリセット線を他の回路へのリセット線とは別に設け
て、監視制御部のリセットと他の回路とのリセットを別
々に管理することが考えられる。しかし、この方法で
は、リセット線の数が増えて装置のハードウェア規模を
大きくしてしまうし、リセット処理が複雑化する。

【００１４】本発明はかかる問題点に鑑みてなされたも
のであり、リセット線によるリセットがされても障害レ
ジスタの障害情報を保護できるようにすることを目的と
する。

【００１５】

【課題を解決するための手段】上述の課題を解決するた
めに、本発明に係る障害情報記憶装置の書込み保護装置
は、障害検出時に該障害情報記憶手段への上書きを禁止
する上書きガード制御手段と、該上書きガード制御手段
によるガード状態を上位装置からのクリア指示でリセッ
トするクリア指示制御手段とを備え、該上書きガード制
御手段はリセット線によるリセット信号ではガード状態
がリセットされないように構成する。

【００１６】また本発明に係る障害情報記憶装置の書込
み保護装置のリセット制御方法は、パワーオンリセット
によるパワーオンリセット初期設定シーケンス中に上位
装置からの障害情報記憶装置のクリア指示を含ませ、障
害発生時のリセットによる初期設定シーケンス中には上
位装置からの障害情報記憶装置のクリア指示を含ませな
いように構成する。

【００１７】

【作用】上書きガード制御手段をリセット線によりリセ
ットしないように構成し、そのリセットは、上位装置か
らのレジスタアクセス等によるソフトリセットで行う。
このため、パワーオンリセット時の初期設定動作の中に
ソフトリセット手順を入れる。

【００１８】

【発明の実施の形態】以下、図面を参照して本発明の実
施例を説明する。図２は本発明の一実施例としての障害
情報記憶装置の書込み保護装置を組み込んだシステムの
例を示す。このシステムはバス間データ転送システムで
あり、第一バス２６、２７にそれぞれ接続された装置
（上位ＣＰＵ２１、メモリ２２、２４）がバスインタフ
ェース回路２３、２５、第二バス２８を通してバス間デ
ータ転送を行うためのものである。このシステムにおけ
るバスインタフェース回路２３、２５に書込み保護装置
が搭載される。

【００１９】図３にはこのバスインタフェース回路２
３、２５の構成例が示される。図中、バスインタフェー
ス制御部１、障害監視制御部２、制御レジスタ書込み読
出し制御部３、制御レジスタ部４は従来技術で説明した
ものと同様の回路であるが、相違点としてこの実施例回
路では、リセット線５はバスインタフェース制御部１、
障害監視制御部２、制御レジスタ書込み読出し制御部３
にだけ接続されていて、制御レジスタ部４には接続され
ていない。

【００２０】図４には制御レジスタ部４の構成例が示さ
れる。障害レジスタ４１、レジスタ上書きガード制御部
４２は従来技術で説明したものと同様の回路であるが、
相違点として、レジスタ上書きガード制御部４２にはリ
セット信号が入力されるようになっておらず、障害レジ
スタ・クリア用の制御レジスタ４３からの障害レジスタ
・クリア指示信号が入力できるようになっている。レジ
スタ上書きガード制御部４２はこの障害レジスタ・クリ
ア指示信号が入力されると、発生していたガード要求信
号を停止（リセット）する。この制御レジスタ４３は障
害レジスタ・クリアビットとして機能するもので、上位
ＣＰＵ２１から障害レジスタ・クリア指示があったとき
に障害レジスタ・クリアビットを書き込むことで、レジ
スタ上書きガード制御部４２に対して障害レジスタ・ク
リア指示信号を送出することができる。

【００２１】図５にはこの実施例装置における障害レジ
スタ書込みガードを説明するためのタイムチャートが示
される。図示するように、例えば障害監視制御部２から
の監視状態通知（図５）が障害“未検出”から障害
“検出”に変わると、障害レジスタ４１に障害検出情報
（図５）が保持されるとともに、レジスタ上書きガー
ド制御部４２が“ノーガード”からガード要求信号が出
力されている“ガード”状態に切り換えられ（図５
）、それにより障害レジスタ４１への上書きがガード
される。

【００２２】この後、リセット信号（図５）が“ｏｆ
ｆ”から“ｏｎ”になると、障害監視制御部２の障害状
態通知が“検出”から“未検出”にリセットされるが、
このリセット信号は制御レジスタ部４には入力されない
ため、レジスタ上書きガード制御部４２は“ガード”の
状態を保つ。この結果、障害レジスタ４１に保持されて
いる障害検出情報はリセット信号が入力されてもガード
状態のままであり、障害監視制御部２で新たな障害検出
がされても、現在の障害検出情報は上書きされることな
くそのまま保持され、失われることはない。

【００２３】一方、制御レジスタ４３に上位ＣＰＵ２１
から障害レジスタ・クリア指示が行われて同制御レジス
タ４３からの障害レジスタ・クリア指示信号が“ｏｆ
ｆ”から“ｏｎ”になると、レジスタ上書きガード制御
部４２は“ガード”から“ノーガード”の状態に切り替
わり、この結果、障害レジスタ４１に保持されている障
害検出情報は上書き可能な状態となる。よって、以降は
障害監視制御部２で新たな障害検出がされると、現在の
障害検出情報は上書きされて消失する

【００２４】図６には、この実施例システムのバスイン
タフェース回路をパワーオン直後にリセット（すなわち
パワーオンリセット）する時の初期設定プロトコルに従
うパワーオンリセット初期設定シーケンスが示される。
従来のバスインタフェースのパワーオンリセット初期設
定シーケンスとの相違は、シーケンスの中に障害レジス
タ・クリア指示が追加されている点である。

【００２５】図６のパワーオンリセット初期設定シーケ
ンスを説明する。上位ＣＰＵ２１からパワーオンリセッ
トが行われると、障害レジスタ４１を含む制御レジスタ
部４以外の回路（バスインタフェース制御部１、障害監
視制御部２、制御レジスタ書込み読出し制御部３など）
がリセットされて各回路のレジスタ類等の内容がクリア
される。そして、各回路への初期設定１〜ｎが順次に行
われ，その後、上位ＣＰＵ２１から障害レジスタ・クリ
ア指示がされる。このクリア指示により制御レジスタ４
３に障害レジスタ・クリア信号が設定されてレジスタ上
書きガード制御部４２が“ノーガード”状態（ガード要
求信号の停止状態）となり、障害レジスタ４１の上書き
が可能となるとともにその内容はクリアされる。このク
リアは例えば障害レジスタ・クリア指示時に障害レジス
タ４１に“０”データを入力することなどで行える。こ
の後、初期設定完了通知がバスインタフェース回路から
上記ＣＰＵ２１に送出され、バスインタフェース回路は
データの中継動作を開始する。

【００２６】次に、バスインタフェース回路を制御する
ための、上位ＣＰＵのリセット処理について図７のフロ
ーチャートを参照して説明する。上位ＣＰＵが行うリセ
ットとしてはシステム立上げ時に行うパワーオンリセッ
トと障害発生時に行うリセットとがある。よって、リセ
ットが発生したら（ステップＳ１）、そのリセットがパ
ワーオンリセットかそれ以外のリセットかを判定する
（ステップＳ２）。

【００２７】パワーオンリセットであった場合には、前
述の図６で説明したバスインタフェース（ＢＩＦ）のパ
ワーオンリセット初期設定シーケンスを行う（ステップ
Ｓ６）。この時、前述したように、パワーオンリセット
初期設定シーケンス中では、障害レジスタのクリアと障
害レジスタ上書きガードのクリアを実行する。このパワ
ーオンリセット初期設定終了後は、中継動作を開始する
（ステップＳ７）。

【００２８】一方、リセットがパワーオンリセット以外
の、障害等によるリセットであった場合、バスインタフ
ェースのＢＩＦ初期設定シーケンスを行う（ステップＳ
３）。このＢＩＦ初期設定シーケンスでは、障害レジス
タのクリアと障害レジスタ上書きガードのクリアを行わ
ないようにする。これにより、障害レジスタ４１の内容
は消失が防止されて最初の障害情報が保持され続ける。
上位ＣＰＵ２１はバスインタフェースから障害情報を読
み出し、障害内容の解析を行う（ステップＳ４）。障害
内容解析後、再び上位ＣＰＵ２１よりリセットする（ス
テップＳ５）。そのあと、バスインタフェースのパワー
オンリセット初期設定シーケンスを行う（ステップＳ
６）。このパワーオンリセット初期設定シーケンスで
は、障害レジスタのクリアと障害レジスタ上書きガード
のクリアが実施されるので、次の障害発生に備えること
ができる。

【００２９】図１には本実施例におけるレジスタ上書き
ガード制御部４２の状態遷移が示される。この実施例で
は、障害監視制御部２で障害未検出の時は障害監視制御
部２はアイドル状態（すなわち“ノーガード”状態）に
あり、障害が検出されると障害レジスタ４１を“ガー
ド”状態に設定する。この障害レジスタ“ガード”状態
は障害監視制御部２での障害検出、障害未検出にかかわ
らず継続されるが、障害レジスタ・クリア指示がされる
と、この障害レジスタ“ガード”状態からアイドル状態
に強制遷移される。

【００３０】このように、本実施例装置では、レジスタ
上書きガード制御部４２に対してリセット線によるリセ
ットをせず、代わりに、そのリセットは上位ＣＰＵ２１
からのレジスタ・アクセス（ソフトリセット）により行
う。そのために、障害監視制御装置の初期設定動作の中
に、ソフトリセット手順を入れるようにしている。

【００３１】本発明の実施にあたっては種々の変形形態
が可能である。例えば上述の実施例では本発明装置をバ
スインタフェース回路に適用した場合について説明した
が、本発明はこれに限られるものではなく、障害情報を
障害レジスタ等に保持する装置一般に適用できるもので
ある。

【００３２】

【発明の効果】以上説明したように、本発明によれば、
パワーオンリセット後（初期設定後）のリセット、例え
ば障害発生検出時のリセット線によるリセットを行って
も、障害レジスタの障害情報と上書きガ−ドにはリセッ
トがかけられないから、その内容が消失することを防止
でき、上位装置は障害発生に対してその障害内容に応じ
た適切な処置を行うことができるようになる。

【図面の簡単な説明】

【図１】実施例のレジスタ上書きガード制御部の状態遷
移を説明する状態遷移図である。

【図２】実施例が適用されるバス間データ転送システム
を示すブロック図である。

【図３】実施例システムにおけるバスインタフェース回
路の構成例を示すブロック図である。

【図４】実施例システムのバスインタフェース回路にお
ける制御レジスタ部の構成例を示す図である。

【図５】実施例システムにおける障害レジスタの書込み
ガードを説明するタイムチャートである。

【図６】実施例システムにおけるパワーオンリセット時
の初期設定シーケンスを示す図である。

【図７】実施例システムにおける上位ＣＰＵのリセット
時の処理を示すフローチャートである。

【図８】書込み保護装置が適用されるシステムの例を示
す図である。

【図９】従来の監視制御部の構成例を示す図である。

【図１０】従来の監視制御部における制御レジスタ部の
構成例を示す図である。

【図１１】従来装置における障害レジスタの書込みガー
ドを説明するタイムチャートである。

【図１２】従来装置における障害検出通知手順を説明す
るフローチャートである。

【符号の説明】

１ バスインタフェース制御部 ２ 障害監視制御部 ３ 制御レジスタ書込み読出し制御部 ４ 制御レジスタ部 ５ リセット線 １１、２１ 上位ＣＰＵ １２、２２、２４メモリ １３ 監視制御部 １４、２６〜２８バス ４１ 障害レジスタ ４２ レジスタ上書きガード制御部 ４３ 障害レジスタ・リクア指示用の制御レジスタ

───────────────────────────────────────────────────── フロントページの続き (72)発明者 岡崎 眞 神奈川県川崎市中原区上小田中４丁目１番 １号 富士通株式会社内 (72)発明者 保坂 徳夫 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内 (72)発明者 青木 道宏 東京都新宿区西新宿三丁目19番２号 日本 電信電話株式会社内

Claims (2)

【特許請求の範囲】
1. 【請求項１】障害を監視して障害検出時に障害情報を格
   納する障害情報記憶装置の書込み保護装置であって、 障害検出時に該障害情報記憶手段への上書きを禁止する
   上書きガード制御手段と、 該上書きガード制御手段によるガード状態を上位装置か
   らのクリア指示でリセットするクリア指示制御手段とを
   備え、 該上書きガード制御手段はリセット線によるリセット信
   号ではガード状態がリセットされないように構成した障
   害情報記憶装置の書込み保護装置。
2. 【請求項２】請求項１記載の障害情報記憶装置の書込み
   保護装置のリセット制御方法であって、パワーオンリセ
   ットによるパワーオンリセット初期設定シーケンス中に
   上位装置からの障害情報記憶装置のクリア指示を含ま
   せ、障害発生時のリセットによる初期設定シーケンス中
   には上位装置からの障害情報記憶装置のクリア指示を含
   ませないようにした障害情報記憶装置のリセット制御方
   法。