JPH09283531A - フィールド終端ボンディングパッド電極を使用する高電圧バイポーラトランジスタ - Google Patents
フィールド終端ボンディングパッド電極を使用する高電圧バイポーラトランジスタInfo
- Publication number
- JPH09283531A JPH09283531A JP8348351A JP34835196A JPH09283531A JP H09283531 A JPH09283531 A JP H09283531A JP 8348351 A JP8348351 A JP 8348351A JP 34835196 A JP34835196 A JP 34835196A JP H09283531 A JPH09283531 A JP H09283531A
- Authority
- JP
- Japan
- Prior art keywords
- dielectric layer
- base
- collector
- emitter
- bonding pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 10
- 238000000034 method Methods 0.000 claims description 7
- 239000004020 conductor Substances 0.000 claims 1
- 230000015556 catabolic process Effects 0.000 description 24
- 239000000463 material Substances 0.000 description 24
- 229920001721 polyimide Polymers 0.000 description 15
- 239000004642 Polyimide Substances 0.000 description 14
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 14
- 229910052710 silicon Inorganic materials 0.000 description 14
- 239000010703 silicon Substances 0.000 description 14
- 238000012546 transfer Methods 0.000 description 14
- 239000004065 semiconductor Substances 0.000 description 13
- 238000004519 manufacturing process Methods 0.000 description 12
- 230000005684 electric field Effects 0.000 description 11
- 239000012535 impurity Substances 0.000 description 10
- 229910052581 Si3N4 Inorganic materials 0.000 description 9
- 108091006146 Channels Proteins 0.000 description 8
- 238000001465 metallisation Methods 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- GPXJNWSHGFTCBW-UHFFFAOYSA-N Indium phosphide Chemical compound [In]#P GPXJNWSHGFTCBW-UHFFFAOYSA-N 0.000 description 7
- 235000012239 silicon dioxide Nutrition 0.000 description 7
- 239000000377 silicon dioxide Substances 0.000 description 7
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 6
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 6
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 5
- 238000012545 processing Methods 0.000 description 5
- 230000002441 reversible effect Effects 0.000 description 5
- 238000000151 deposition Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 238000000623 plasma-assisted chemical vapour deposition Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 150000001875 compounds Chemical class 0.000 description 3
- 238000002474 experimental method Methods 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 230000008901 benefit Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 238000005336 cracking Methods 0.000 description 2
- 230000032798 delamination Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 230000007246 mechanism Effects 0.000 description 2
- 230000003071 parasitic effect Effects 0.000 description 2
- 238000012360 testing method Methods 0.000 description 2
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 108010075750 P-Type Calcium Channels Proteins 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 241000219492 Quercus Species 0.000 description 1
- 230000002411 adverse Effects 0.000 description 1
- 238000004458 analytical method Methods 0.000 description 1
- 230000002547 anomalous effect Effects 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 238000000354 decomposition reaction Methods 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000006731 degradation reaction Methods 0.000 description 1
- 230000002939 deleterious effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001066 destructive effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 239000010408 film Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000002955 isolation Methods 0.000 description 1
- 230000007774 longterm Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 239000002798 polar solvent Substances 0.000 description 1
- 230000003449 preventive effect Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 239000000700 radioactive tracer Substances 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 230000000717 retained effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/402—Field plates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
- H01L29/41708—Emitter or collector electrodes for bipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/02—Bonding areas ; Manufacturing methods related thereto
- H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01004—Beryllium [Be]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01005—Boron [B]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01014—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01015—Phosphorus [P]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01019—Potassium [K]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01023—Vanadium [V]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01032—Germanium [Ge]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01049—Indium [In]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/049—Nitrides composed of metals from groups of the periodic table
- H01L2924/0504—14th Group
- H01L2924/05042—Si3N4
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10329—Gallium arsenide [GaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/1026—Compound semiconductors
- H01L2924/1032—III-V
- H01L2924/10336—Aluminium gallium arsenide [AlGaAs]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/13—Discrete devices, e.g. 3 terminal devices
- H01L2924/1304—Transistor
- H01L2924/1305—Bipolar Junction Transistor [BJT]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30105—Capacitance
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/3025—Electromagnetic shielding
Abstract
(57)【要約】
【課題】 本発明は、高電圧で高い動作速度のバイポー
ラトランジスタを得ることを目的とする。 【解決手段】 基板10a 上のコレクタ14の第１の部分上
に設けたベース15と、その上のエミッタ18およびエミッ
タコンタクト13と、コレクタ14の第２の部分とベース15
の一部分上の支持誘電体層16と、コレクタ14と接触し支
持誘電体層16上に設けたフィールド終端電極22と、フィ
ールド終端電極22を覆う第２の誘電体層23と、第２の誘
電体層23、支持誘電体層16、エミッタ18、エミッタコン
タクト13を覆って設けられた厚い誘電体層24とを備え、
厚い誘電体層24はボンディングパッド16と、パッド接続
部26と、ベース15およびエミッタコンタクト13に対する
開口部を有し、ボンディングパッドは支持誘電体層16と
フィールド終端電極22の上方の開口部に配置されてベー
ス15と接触していることを特徴とする。
ラトランジスタを得ることを目的とする。 【解決手段】 基板10a 上のコレクタ14の第１の部分上
に設けたベース15と、その上のエミッタ18およびエミッ
タコンタクト13と、コレクタ14の第２の部分とベース15
の一部分上の支持誘電体層16と、コレクタ14と接触し支
持誘電体層16上に設けたフィールド終端電極22と、フィ
ールド終端電極22を覆う第２の誘電体層23と、第２の誘
電体層23、支持誘電体層16、エミッタ18、エミッタコン
タクト13を覆って設けられた厚い誘電体層24とを備え、
厚い誘電体層24はボンディングパッド16と、パッド接続
部26と、ベース15およびエミッタコンタクト13に対する
開口部を有し、ボンディングパッドは支持誘電体層16と
フィールド終端電極22の上方の開口部に配置されてベー
ス15と接触していることを特徴とする。
Description
【０００１】
【発明の属する技術分野】本発明は、一般的にバイポー
ラトランジスタおよびその製造方法に関し、特に、フィ
ールド終端ボンディングパッド電極を使用する高電圧バ
イポーラトランジスタおよびその製造方法に関する。
ラトランジスタおよびその製造方法に関し、特に、フィ
ールド終端ボンディングパッド電極を使用する高電圧バ
イポーラトランジスタおよびその製造方法に関する。
【０００２】
【従来の技術】バイポーラトランジスタ技術はよく知ら
れており、それは、Shockley, Bardeen, Brattain によ
る１９４８年のゲルマニウム接合トランジスタの発明に
溯る。１９５１年にShockleyはバイポーラトランジスタ
において階段ヘテロ接合をエミッタ・ベース接合として
使用することを提唱し、それは米国特許第2,569,347 号
明細書において開示されている。その時から、ひ化ガリ
ウム（ＧａＡｓ）およびりん化インジウム（ＩｎＰ）に
おいて単一および二重のヘテロ接合バイポーラトランジ
スタの両者の製造が注目されるようになった。そのよう
なトランジスタに関する説明は、例えば、参照文献（J.
Ren 等によるJ.Vac.Sci.Technol B Vol.12, No.5, pp.2
916-2928, Sep.,1994 、A.W.Hanson等によるIEEE Elect
ron DeviceLetters, Vol.14, No.1, pp.25-27, June, 1
994、W.Liu 等によるIEEE Electron Device Letters, V
ol.15, No.6, pp.190-192, June, 1994、K.Kurishima
等によるIEEE Transaction on Electron Devices, Vol.
41, No.8, pp.1319-1326, August, 1994、W.E.Stanchin
a 等によるTech. Dig., p VIA-6,、およびP.M.Asbeck等
によるPaper MA.1, Second International Conference
on InP and Related Materials, Conf. Proc., pp.2-5
）に記載されている。
れており、それは、Shockley, Bardeen, Brattain によ
る１９４８年のゲルマニウム接合トランジスタの発明に
溯る。１９５１年にShockleyはバイポーラトランジスタ
において階段ヘテロ接合をエミッタ・ベース接合として
使用することを提唱し、それは米国特許第2,569,347 号
明細書において開示されている。その時から、ひ化ガリ
ウム（ＧａＡｓ）およびりん化インジウム（ＩｎＰ）に
おいて単一および二重のヘテロ接合バイポーラトランジ
スタの両者の製造が注目されるようになった。そのよう
なトランジスタに関する説明は、例えば、参照文献（J.
Ren 等によるJ.Vac.Sci.Technol B Vol.12, No.5, pp.2
916-2928, Sep.,1994 、A.W.Hanson等によるIEEE Elect
ron DeviceLetters, Vol.14, No.1, pp.25-27, June, 1
994、W.Liu 等によるIEEE Electron Device Letters, V
ol.15, No.6, pp.190-192, June, 1994、K.Kurishima
等によるIEEE Transaction on Electron Devices, Vol.
41, No.8, pp.1319-1326, August, 1994、W.E.Stanchin
a 等によるTech. Dig., p VIA-6,、およびP.M.Asbeck等
によるPaper MA.1, Second International Conference
on InP and Related Materials, Conf. Proc., pp.2-5
）に記載されている。
【０００３】上述のアプリケーションに加えて、現在、
ＶＨＦ共振パワーコンバータ等において使用するために
例えば２００Ｖ以上の動作電圧を有する高速スイッチン
グトランジスタが必要とされている。今まで、この必要
を満たすような装置は存在していなかった。シリコン技
術を使用すると、基本的に可聴周波数で高電圧スイッチ
ングを達成することができ、また、低電圧で高速スイッ
チングを達成することができる。ＶＨＦ周波数でのＧａ
Ａｓベースのヘテロ接合バイポーラトランジスタの高電
圧スイッチングは、最上の市販のシリコン装置よりも一
層高い電力利得および効率を有する本発明の出願人によ
って開発されてきた。しかしながら、本発明の前には、
共振パワーコンバータのための２００Ｖ以上の動作電圧
を有する信頼度の高いＶＨＦスイッチングトランジスタ
を提供する装置は存在しなかった。
ＶＨＦ共振パワーコンバータ等において使用するために
例えば２００Ｖ以上の動作電圧を有する高速スイッチン
グトランジスタが必要とされている。今まで、この必要
を満たすような装置は存在していなかった。シリコン技
術を使用すると、基本的に可聴周波数で高電圧スイッチ
ングを達成することができ、また、低電圧で高速スイッ
チングを達成することができる。ＶＨＦ周波数でのＧａ
Ａｓベースのヘテロ接合バイポーラトランジスタの高電
圧スイッチングは、最上の市販のシリコン装置よりも一
層高い電力利得および効率を有する本発明の出願人によ
って開発されてきた。しかしながら、本発明の前には、
共振パワーコンバータのための２００Ｖ以上の動作電圧
を有する信頼度の高いＶＨＦスイッチングトランジスタ
を提供する装置は存在しなかった。
【０００４】
【発明が解決しようとする課題】ｐ−ｎ接合の破壊電圧
およびシリコン技術における信頼性の改良に対して、参
照文献（A.S.Grove 等によるIEEE Trans. 14 Electron
Dev., ED-14, No,3, pp.157-162 (1967)、およびD.S.Zo
roglu 等によるIEEE Trans. Electron Dev., ED-19, N
o,8, pp.4-8(1972)等）に開示されているようなフィー
ルドプレートおよび等電位リングの使用がよく知られて
いる。しかしながら、これらの構造は同心のリングであ
り、これらの文献において、本発明で使用されているよ
うなオーバーラップ構造に関する記載はなかった。
およびシリコン技術における信頼性の改良に対して、参
照文献（A.S.Grove 等によるIEEE Trans. 14 Electron
Dev., ED-14, No,3, pp.157-162 (1967)、およびD.S.Zo
roglu 等によるIEEE Trans. Electron Dev., ED-19, N
o,8, pp.4-8(1972)等）に開示されているようなフィー
ルドプレートおよび等電位リングの使用がよく知られて
いる。しかしながら、これらの構造は同心のリングであ
り、これらの文献において、本発明で使用されているよ
うなオーバーラップ構造に関する記載はなかった。
【０００５】従って、本発明の目的は、改良された高電
圧バイポーラトランジスタおよびその製造方法を提供す
ることである。
圧バイポーラトランジスタおよびその製造方法を提供す
ることである。
【０００６】
【課題を解決するための手段】上述およびその他の目的
を達成するために、本発明によって、ボンディングパッ
ド電極とその下の半導体材料との間に位置されたシール
ド電極（すなわちフィールド終端電極）を具備している
高電圧バイポーラトランジスタおよびその製造方法が提
供される。シールド電極は、２つの隔離している誘電体
層の間に挟まれている。ボンディングパッド電極に高電
圧を与えることによって、ボンディングパッド電極とシ
ールド電極との間に電界が設定され、下に位置する半導
体材料への電界の侵入およびその半導体材料の反転を防
ぐ。このオーバーラップしたフィールド終端構造を使用
することによって、漏洩電流は低く、破壊電圧は高く維
持される。ボンディングパッド電極の下に効果的なフィ
ールド終端を設けることに加えて、本発明のオーバーラ
ップしたフィールド終端構造は、より小型のトランジス
タ構造を提供する。
を達成するために、本発明によって、ボンディングパッ
ド電極とその下の半導体材料との間に位置されたシール
ド電極（すなわちフィールド終端電極）を具備している
高電圧バイポーラトランジスタおよびその製造方法が提
供される。シールド電極は、２つの隔離している誘電体
層の間に挟まれている。ボンディングパッド電極に高電
圧を与えることによって、ボンディングパッド電極とシ
ールド電極との間に電界が設定され、下に位置する半導
体材料への電界の侵入およびその半導体材料の反転を防
ぐ。このオーバーラップしたフィールド終端構造を使用
することによって、漏洩電流は低く、破壊電圧は高く維
持される。ボンディングパッド電極の下に効果的なフィ
ールド終端を設けることに加えて、本発明のオーバーラ
ップしたフィールド終端構造は、より小型のトランジス
タ構造を提供する。
【０００７】本発明は、シリコンならびにIII-V 族ベー
スのバイポーラトランジスタにおける現在の技術を改良
し、従来広いバンド幅および高い動作電圧を組合わせる
そのような装置は存在しなかった。最高性能のシリコン
バイポーラスイッチング装置でさえ、本発明のひ化ガリ
ウムベースの装置のベース・コレクタ破壊電圧２５０Ｖ
と比較して５０Ｖに過ぎない。本発明のトランジスタ
は、同じ周波数でシリコントランジスタよりも広いバン
ド幅、高い電力利得および効率を有している。ベース・
コレクタ破壊電圧が約５０Ｖ以上のIII-V 族化合物バイ
ポーラトランジスタは他には存在しない。また、本発明
のフィールド終端ボンディングパッド電極を使用するよ
うなシリコンあるいはIII-V 族化合物の装置は存在しな
い。
スのバイポーラトランジスタにおける現在の技術を改良
し、従来広いバンド幅および高い動作電圧を組合わせる
そのような装置は存在しなかった。最高性能のシリコン
バイポーラスイッチング装置でさえ、本発明のひ化ガリ
ウムベースの装置のベース・コレクタ破壊電圧２５０Ｖ
と比較して５０Ｖに過ぎない。本発明のトランジスタ
は、同じ周波数でシリコントランジスタよりも広いバン
ド幅、高い電力利得および効率を有している。ベース・
コレクタ破壊電圧が約５０Ｖ以上のIII-V 族化合物バイ
ポーラトランジスタは他には存在しない。また、本発明
のフィールド終端ボンディングパッド電極を使用するよ
うなシリコンあるいはIII-V 族化合物の装置は存在しな
い。
【０００８】本発明の概念は、バイポーラトランジスタ
がホモ接合、単一あるいは二重ヘテロ接合のいずれであ
るかに関わらず、任意の材料のシステムに製造された任
意のバイポーラトランジスタに適用される。軽量で低コ
ストの効率の高い共振パワーコンバータにおいて使用さ
れる高電圧で高速度のスイッチングトランジスタに対す
る要求は増加する一方である。ひ化ガリウム（ＧａＡ
ｓ）およびりん化インジウム（ＩｎＰ）等の高速度の半
導体材料で製造されたバイポーラトランジスタは、この
臨界的な要求を満たすことができる。しかしながら、こ
れらの材料の金属的／化学的特性のために、製造プロセ
スの期間中に耐えることのできる最大の温度は約３５０
℃に制限される。この温度の制限によって、誘電体層が
接合部のパッシベーションを形成する方法が決定され、
ボンディングパッド支持層を製造することができる。典
型的に、これらの誘電体層は、２００乃至２５０℃でプ
ラズマ増強化学気相付着（ＰＥＣＶＤ）によって堆積さ
れる。誘電体の厚さの実際の制限は、亀裂および半導体
表面からの層剥離を生じる前の約１ミクロンである。ト
ランジスタの動作中、この適切に薄い誘電体層は２００
Ｖ以上の電位差を受け、ボンディングパッド電極が半導
体材料の上方の誘電体表面の最上部に位置されている場
合、誘起された電界は下方に位置する半導体材料の反転
を生じさせるのに十分なものであり、結果として漏洩電
流は極端に高くなり、破壊電圧は低くなる。
がホモ接合、単一あるいは二重ヘテロ接合のいずれであ
るかに関わらず、任意の材料のシステムに製造された任
意のバイポーラトランジスタに適用される。軽量で低コ
ストの効率の高い共振パワーコンバータにおいて使用さ
れる高電圧で高速度のスイッチングトランジスタに対す
る要求は増加する一方である。ひ化ガリウム（ＧａＡ
ｓ）およびりん化インジウム（ＩｎＰ）等の高速度の半
導体材料で製造されたバイポーラトランジスタは、この
臨界的な要求を満たすことができる。しかしながら、こ
れらの材料の金属的／化学的特性のために、製造プロセ
スの期間中に耐えることのできる最大の温度は約３５０
℃に制限される。この温度の制限によって、誘電体層が
接合部のパッシベーションを形成する方法が決定され、
ボンディングパッド支持層を製造することができる。典
型的に、これらの誘電体層は、２００乃至２５０℃でプ
ラズマ増強化学気相付着（ＰＥＣＶＤ）によって堆積さ
れる。誘電体の厚さの実際の制限は、亀裂および半導体
表面からの層剥離を生じる前の約１ミクロンである。ト
ランジスタの動作中、この適切に薄い誘電体層は２００
Ｖ以上の電位差を受け、ボンディングパッド電極が半導
体材料の上方の誘電体表面の最上部に位置されている場
合、誘起された電界は下方に位置する半導体材料の反転
を生じさせるのに十分なものであり、結果として漏洩電
流は極端に高くなり、破壊電圧は低くなる。
【０００９】本発明の種々の特徴および利点は、添付図
面に関連して以下の詳細な説明に関して容易に理解さ
れ、そこにおいて、参照符号は同一の素子を示してい
る。
面に関連して以下の詳細な説明に関して容易に理解さ
れ、そこにおいて、参照符号は同一の素子を示してい
る。
【００１０】
【発明の実施の形態】半導体表面上の電荷の重要性およ
び下部の基板材料の電気特性におけるそれらの影響がか
なりの期間に渡って知られてきたことが前置きとして述
べられる。これは本発明に関連すると考えられ、既知の
技術と本発明によって提供される最新の技術との間の橋
渡しを行うために本明細書において詳細に説明される。
び下部の基板材料の電気特性におけるそれらの影響がか
なりの期間に渡って知られてきたことが前置きとして述
べられる。これは本発明に関連すると考えられ、既知の
技術と本発明によって提供される最新の技術との間の橋
渡しを行うために本明細書において詳細に説明される。
【００１１】移動する表面電荷の存在は、ある種の表面
現象を考慮に入れるために何人かの研究者によって注目
されてきた。参照文献（例えば、W.L.Brown によるPhy
s. Rev.91, p518, 1953）において、表面電荷の移動に
よるゲルマニウム中のバイアスおよび周囲環境依存表面
コンダクタンスについて説明されている。参照文献（St
atz 等によるPhys Rev.111, p169, 1958）において、表
面チャンネルにおける導電率の変化を考慮した電荷の移
動について記載されている。参照文献（Atalla等による
Suppl.Proc.Inst.Elec.Engrs.(London), Pt.B 106,(195
3)1130）において、ｐ−ｎ接合の酸化された表面上で電
界が反対の電荷のイオンを分離するモデル（古典的な
“Atalla Model”）について説明されており、そこにお
いて、光電流によって観察されるようなチャンネルの広
がりおよびダイオードの電流−電圧特性の“ドリフト”
について説明されている。さらに、様々な研究者によっ
て、半導体材料を被覆している酸化表面上の電荷移動の
機構に対するモデルが提唱されている。１９６４年のSh
ockley等による参照文献“Mobile Electric Charges on
insulating Oxides with Applications to Oxidized p-
n Junctions”（Surface Science,2,277 (1964)）にお
いて、“Atalla Model”の信頼性が実験に基づいて証明
されている。この決定的な研究において、Shockley等
は、漏洩電流および酸化シリコンｐ−ｎ接合の異常破壊
に対する表面電荷の影響を証明している。
現象を考慮に入れるために何人かの研究者によって注目
されてきた。参照文献（例えば、W.L.Brown によるPhy
s. Rev.91, p518, 1953）において、表面電荷の移動に
よるゲルマニウム中のバイアスおよび周囲環境依存表面
コンダクタンスについて説明されている。参照文献（St
atz 等によるPhys Rev.111, p169, 1958）において、表
面チャンネルにおける導電率の変化を考慮した電荷の移
動について記載されている。参照文献（Atalla等による
Suppl.Proc.Inst.Elec.Engrs.(London), Pt.B 106,(195
3)1130）において、ｐ−ｎ接合の酸化された表面上で電
界が反対の電荷のイオンを分離するモデル（古典的な
“Atalla Model”）について説明されており、そこにお
いて、光電流によって観察されるようなチャンネルの広
がりおよびダイオードの電流−電圧特性の“ドリフト”
について説明されている。さらに、様々な研究者によっ
て、半導体材料を被覆している酸化表面上の電荷移動の
機構に対するモデルが提唱されている。１９６４年のSh
ockley等による参照文献“Mobile Electric Charges on
insulating Oxides with Applications to Oxidized p-
n Junctions”（Surface Science,2,277 (1964)）にお
いて、“Atalla Model”の信頼性が実験に基づいて証明
されている。この決定的な研究において、Shockley等
は、漏洩電流および酸化シリコンｐ−ｎ接合の異常破壊
に対する表面電荷の影響を証明している。
【００１２】１９６７年のGrove 等による参照文献“Ef
fect of Surface Fields on The Breakdown Voltage of
Planar Si p-n Junctions”において、プレーナシリコ
ンｐ−ｎ接合の破壊電圧におけるフィールドプレートお
よび表面電界の影響が説明されている。これに続くこれ
らおよび別の研究者による文献において、接合部の破壊
電圧および信頼性を向上するためにフィールドプレート
およびガードリングを使用することが記載されている。
これは、例えば上述のZoroglu 等による文献において論
じられている。Zoroglu 等による文献における“オーバ
ーラップ”は、支持誘電体層を覆う金属層を意味してい
る。この初期の研究以来、従来の高電圧の拡散シリコン
バイポーラトランジスタの製造においてフィールドプレ
ートまたは“延長されたベースコンタクト”ならびにガ
ードリングが使用されてきた。
fect of Surface Fields on The Breakdown Voltage of
Planar Si p-n Junctions”において、プレーナシリコ
ンｐ−ｎ接合の破壊電圧におけるフィールドプレートお
よび表面電界の影響が説明されている。これに続くこれ
らおよび別の研究者による文献において、接合部の破壊
電圧および信頼性を向上するためにフィールドプレート
およびガードリングを使用することが記載されている。
これは、例えば上述のZoroglu 等による文献において論
じられている。Zoroglu 等による文献における“オーバ
ーラップ”は、支持誘電体層を覆う金属層を意味してい
る。この初期の研究以来、従来の高電圧の拡散シリコン
バイポーラトランジスタの製造においてフィールドプレ
ートまたは“延長されたベースコンタクト”ならびにガ
ードリングが使用されてきた。
【００１３】上述のものと対照的に、本発明によるバイ
ポーラトランジスタおよびその製造方法は、メサエッチ
ング処理を使用して装置の分離が達成されるエピタキシ
ャル成長された装置構造である。ベース・コレクタ接合
の破壊電圧の最適化は、接合をエッチングで成型するこ
とによって達成され、従来の表面フィールドプレートを
使用せずにほぼ理想的な（バルク）破壊が実現される。
しかしながら、ベース・エミッタボンディングパッド電
極と、トランジスタのベースおよびエミッタコンタクト
との関連した相互接続部は、装置の表面上に存在し、か
つ誘電体層によってこの表面から分離されていなければ
ならない。この場合において、ベース・コレクタ（およ
びエミッタ・コレクタ）の全体の電位は、ボンディング
パッド電極とその下部の半導体材料の表面との間に与え
られる。破壊電圧の増強に対してフィールドプレートは
使用されないが、ボンディングパッド電極および相互接
続部はフィールドプレートとして動作し、通常このタイ
プの構造で生じる設計上の問題を有する。トランジスタ
が２００Ｖ以上のベース・コレクタ電圧で動作した場
合、ボンディングパッド電極およびそれと相互接続して
いる金属被覆の下の半導体材料の表面反転が生じ得る。
さらに、反転の区域は、表面の電荷の移動のためにボン
ディングパッド電極および相互接続金属被覆の境界を越
えて延在することもあり、その結果、半導体と誘電体と
の境界において導電性チャンネルが時間と共に成長す
る。このチャンネルがトランジスタの縁部まで“成長”
することができる場合、フィールドによって誘起された
接合の破壊電圧は結果的に非常に低いものになる。シリ
コン処理技術に携わっている当業者には、チャンネルス
トップ拡散を金属被覆のガードリング構造と組合わせる
ことによってこの故障モードを防ぐことができる。しか
しながら、本発明は、特有のオーバーラップ・ボンディ
ングパッド構造と協働するガードリングを利用して“フ
ィールド終端ボンディングパッド電極”と呼ばれるもの
を形成する。
ポーラトランジスタおよびその製造方法は、メサエッチ
ング処理を使用して装置の分離が達成されるエピタキシ
ャル成長された装置構造である。ベース・コレクタ接合
の破壊電圧の最適化は、接合をエッチングで成型するこ
とによって達成され、従来の表面フィールドプレートを
使用せずにほぼ理想的な（バルク）破壊が実現される。
しかしながら、ベース・エミッタボンディングパッド電
極と、トランジスタのベースおよびエミッタコンタクト
との関連した相互接続部は、装置の表面上に存在し、か
つ誘電体層によってこの表面から分離されていなければ
ならない。この場合において、ベース・コレクタ（およ
びエミッタ・コレクタ）の全体の電位は、ボンディング
パッド電極とその下部の半導体材料の表面との間に与え
られる。破壊電圧の増強に対してフィールドプレートは
使用されないが、ボンディングパッド電極および相互接
続部はフィールドプレートとして動作し、通常このタイ
プの構造で生じる設計上の問題を有する。トランジスタ
が２００Ｖ以上のベース・コレクタ電圧で動作した場
合、ボンディングパッド電極およびそれと相互接続して
いる金属被覆の下の半導体材料の表面反転が生じ得る。
さらに、反転の区域は、表面の電荷の移動のためにボン
ディングパッド電極および相互接続金属被覆の境界を越
えて延在することもあり、その結果、半導体と誘電体と
の境界において導電性チャンネルが時間と共に成長す
る。このチャンネルがトランジスタの縁部まで“成長”
することができる場合、フィールドによって誘起された
接合の破壊電圧は結果的に非常に低いものになる。シリ
コン処理技術に携わっている当業者には、チャンネルス
トップ拡散を金属被覆のガードリング構造と組合わせる
ことによってこの故障モードを防ぐことができる。しか
しながら、本発明は、特有のオーバーラップ・ボンディ
ングパッド構造と協働するガードリングを利用して“フ
ィールド終端ボンディングパッド電極”と呼ばれるもの
を形成する。
【００１４】図１のａおよびｂを参照すると、本発明に
よって解決される問題が図示されている。図１のｂは、
図１のａにおいてダイ平面の斜視図として示されている
従来の通常のバイポーラトランジスタ10の断面図であ
り、表面の電荷の移動による装置の故障を防ぐために通
常使用されるチャンネルストップあるいはガードリング
構造を使用せずに構成されている。図１のｂの従来のバ
イポーラトランジスタ10の断面図は、図１のａのダイ平
面の線１ａ−１ａに沿った断面図である。簡単にするた
めに、ベースコンタクト11およびボンディングパッド12
を含んでいる領域だけが示されている。トランジスタ10
はＮ−Ｐ−Ｎ型として示されているが、その解析はＰ−
Ｎ−Ｐ型の構造にも同様に適用される。トランジスタ10
は、エミッタ13が接地された形態で示されている。
よって解決される問題が図示されている。図１のｂは、
図１のａにおいてダイ平面の斜視図として示されている
従来の通常のバイポーラトランジスタ10の断面図であ
り、表面の電荷の移動による装置の故障を防ぐために通
常使用されるチャンネルストップあるいはガードリング
構造を使用せずに構成されている。図１のｂの従来のバ
イポーラトランジスタ10の断面図は、図１のａのダイ平
面の線１ａ−１ａに沿った断面図である。簡単にするた
めに、ベースコンタクト11およびボンディングパッド12
を含んでいる領域だけが示されている。トランジスタ10
はＮ−Ｐ−Ｎ型として示されているが、その解析はＰ−
Ｎ−Ｐ型の構造にも同様に適用される。トランジスタ10
は、エミッタ13が接地された形態で示されている。
【００１５】トランジスタ10は、コレクタバイアス電圧
が印加された基板10a （Ｎ＋の基板10a として示され
る）を含んでいる。コレクタ14（この例においては軽く
ドープされたＮ−である）は、基板10a の上部表面に隣
接して形成され、Ｎ＋の基板10a の上部に設けられた全
体がＮ−の層として示されている。コレクタ14は、真性
の部分14i および不純物を含む部分14e を有している。
空乏層17は、トランジスタの動作中に形成されたコレク
タ14の上部表面に隣接して示されている。ベース15（Ｐ
＋のベース15）は、コレクタ14の真性部分14i の上部に
形成されている。ボンディングパッド誘電体層16は、コ
レクタ14の不純物を含む部分14e の上方に形成され、わ
ずかにベース15とオーバーラップしている。ベースコン
タクト11はベース15上に形成され、ベース・ボンディン
グパッド12はベースコンタクト11に結合しているボンデ
ィングパッド誘電体層上に形成され、エミッタ18はベー
ス15上に形成され、エミッタコンタクト13はエミッタ18
上に形成されている。
が印加された基板10a （Ｎ＋の基板10a として示され
る）を含んでいる。コレクタ14（この例においては軽く
ドープされたＮ−である）は、基板10a の上部表面に隣
接して形成され、Ｎ＋の基板10a の上部に設けられた全
体がＮ−の層として示されている。コレクタ14は、真性
の部分14i および不純物を含む部分14e を有している。
空乏層17は、トランジスタの動作中に形成されたコレク
タ14の上部表面に隣接して示されている。ベース15（Ｐ
＋のベース15）は、コレクタ14の真性部分14i の上部に
形成されている。ボンディングパッド誘電体層16は、コ
レクタ14の不純物を含む部分14e の上方に形成され、わ
ずかにベース15とオーバーラップしている。ベースコン
タクト11はベース15上に形成され、ベース・ボンディン
グパッド12はベースコンタクト11に結合しているボンデ
ィングパッド誘電体層上に形成され、エミッタ18はベー
ス15上に形成され、エミッタコンタクト13はエミッタ18
上に形成されている。
【００１６】動作において、ベース・エミッタ接合が順
方向バイアスされている状態では、ベースコンタクト11
上の電圧は接地電位の１Ｖ以内になる。それ故に、コレ
クタ14に逆方向バイアスを与えることによって、基本的
にベース・コレクタ接合とベースボンディングパッド12
との間の全体の電位を与えることとなり、ボンディング
パッドは、電極16とコレクタ14の不純物を含む部分14e
の表面とを相互接続する。コレクタのバイアスの値が低
い場合、コレクタ14の不純物を含む部分14e の表面は空
乏になり、それは空乏層17として示される。コレクタ14
に与えられたバイアスがさらに増加すると、コレクタ14
の不純物を含む部分14e の表面は反転し、すなわち、正
の移動電荷（正孔）が誘電体16とＮ−コレクタ14との間
の境界に引付けられる。この反転層は、反転層19として
示されている。反転を生じさせるために要求される逆方
向バイアスの大きさは、誘電体16の厚さと、その誘電定
数と、誘電体16とコレクタ14の不純物を含む部分14e と
の間の境界における表面状態密度と、誘電体16とコレク
タ14の不純物を含む部分14e との間の境界におけるフェ
ルミレベルの位置と、コレクタ14のドーピングの量とを
含む幾つかの要因に依存する。
方向バイアスされている状態では、ベースコンタクト11
上の電圧は接地電位の１Ｖ以内になる。それ故に、コレ
クタ14に逆方向バイアスを与えることによって、基本的
にベース・コレクタ接合とベースボンディングパッド12
との間の全体の電位を与えることとなり、ボンディング
パッドは、電極16とコレクタ14の不純物を含む部分14e
の表面とを相互接続する。コレクタのバイアスの値が低
い場合、コレクタ14の不純物を含む部分14e の表面は空
乏になり、それは空乏層17として示される。コレクタ14
に与えられたバイアスがさらに増加すると、コレクタ14
の不純物を含む部分14e の表面は反転し、すなわち、正
の移動電荷（正孔）が誘電体16とＮ−コレクタ14との間
の境界に引付けられる。この反転層は、反転層19として
示されている。反転を生じさせるために要求される逆方
向バイアスの大きさは、誘電体16の厚さと、その誘電定
数と、誘電体16とコレクタ14の不純物を含む部分14e と
の間の境界における表面状態密度と、誘電体16とコレク
タ14の不純物を含む部分14e との間の境界におけるフェ
ルミレベルの位置と、コレクタ14のドーピングの量とを
含む幾つかの要因に依存する。
【００１７】装置表面上で電荷の移動がない場合、ボン
ディングパッド12の下部にある空乏層17および反転層19
は、ボンディングパッド12の端部において終端する。し
かしながら、室内の空気等、周囲に湿気がある場合、表
面の電荷は、ボンディンパッド12の縁部における横方向
の高い電界のために装置の表面に沿って移動する。この
現象は、参照文献（E.H.Snowによる“A Study of Failu
re Mechanisms in Silicon Planar Transistors ”（De
c, 1965, RADC Contract））において論じられている。
負の電荷（装置の表面上の分離された水の分子からのＯ
Ｈ−イオン）は、ボンディングパッド12の縁部から移動
して最終的にはトランジスタ10の縁部に到達する。ｐ型
チャンネルは、Ｐ＋のベース15をトランジスタ10の縁部
まで伸長させるので、電子なだれがベース・コレクタ接
合のバルク絶縁破壊値よりもはるかに低い値でトランジ
スタ10の縁部において生じ得る。
ディングパッド12の下部にある空乏層17および反転層19
は、ボンディングパッド12の端部において終端する。し
かしながら、室内の空気等、周囲に湿気がある場合、表
面の電荷は、ボンディンパッド12の縁部における横方向
の高い電界のために装置の表面に沿って移動する。この
現象は、参照文献（E.H.Snowによる“A Study of Failu
re Mechanisms in Silicon Planar Transistors ”（De
c, 1965, RADC Contract））において論じられている。
負の電荷（装置の表面上の分離された水の分子からのＯ
Ｈ−イオン）は、ボンディングパッド12の縁部から移動
して最終的にはトランジスタ10の縁部に到達する。ｐ型
チャンネルは、Ｐ＋のベース15をトランジスタ10の縁部
まで伸長させるので、電子なだれがベース・コレクタ接
合のバルク絶縁破壊値よりもはるかに低い値でトランジ
スタ10の縁部において生じ得る。
【００１８】上述の問題の解決法は２つある。第１は、
ボンディングパッド誘電体層16の下部のコレクタ14の軽
くドープされた不純物を含む部分14e の表面の反転を防
ぐことであり、第２は、装置の上部表面上の電荷の移動
を防ぐ、あるいは、異常破壊特性が生じないようにそれ
を影響のない状態にしておくことである。表面反転は、
ボンディングパッド12およびボンディングパッド誘電体
層16の厚さを十分な厚さ（数マイクロメートル）にし、
その誘電定数を低く（４以下）することによって避けら
れることができ、それによって、ボンディングパッド誘
電体層16とコレクタ14の不純物を含む部分14e との間の
境界において、ベース・コレクタ全体のバイアス状態に
対して電荷の変位が無視できるようにする。トランジス
タ10の縁部への電荷の移動は、上述のガードリング構造
を使用することによって防ぐことができる。
ボンディングパッド誘電体層16の下部のコレクタ14の軽
くドープされた不純物を含む部分14e の表面の反転を防
ぐことであり、第２は、装置の上部表面上の電荷の移動
を防ぐ、あるいは、異常破壊特性が生じないようにそれ
を影響のない状態にしておくことである。表面反転は、
ボンディングパッド12およびボンディングパッド誘電体
層16の厚さを十分な厚さ（数マイクロメートル）にし、
その誘電定数を低く（４以下）することによって避けら
れることができ、それによって、ボンディングパッド誘
電体層16とコレクタ14の不純物を含む部分14e との間の
境界において、ベース・コレクタ全体のバイアス状態に
対して電荷の変位が無視できるようにする。トランジス
タ10の縁部への電荷の移動は、上述のガードリング構造
を使用することによって防ぐことができる。
【００１９】先に指摘されたように、ひ化ガリウム（Ｇ
ａＡｓ）およびりん化インジウム（ＩｎＰ）等の材料で
作られたバイポーラトランジスタの優れた電気特性によ
って、それらは高速度で高電圧のアプリケーションに理
想的に適したものである。シリコンとの比較においてこ
れらの材料の少数キャリア寿命は本質的に短いので、そ
れらは高速スイッチングアプリケーションにおける使用
に非常に適している。しかしながら、これらのIII-V 族
化合物を使用することによって、製造中にそれらが受け
る最大の許容可能な温度に制限が課される。温度が４５
０℃を超過すると、ＧａＡｓ表面からひ素Ａｓが蒸発
し、結果的にガリウムのパドルが形成される。ＩｎＰの
場合、リンが蒸発し、結果的にインジウムのパドルが形
成される。
ａＡｓ）およびりん化インジウム（ＩｎＰ）等の材料で
作られたバイポーラトランジスタの優れた電気特性によ
って、それらは高速度で高電圧のアプリケーションに理
想的に適したものである。シリコンとの比較においてこ
れらの材料の少数キャリア寿命は本質的に短いので、そ
れらは高速スイッチングアプリケーションにおける使用
に非常に適している。しかしながら、これらのIII-V 族
化合物を使用することによって、製造中にそれらが受け
る最大の許容可能な温度に制限が課される。温度が４５
０℃を超過すると、ＧａＡｓ表面からひ素Ａｓが蒸発
し、結果的にガリウムのパドルが形成される。ＩｎＰの
場合、リンが蒸発し、結果的にインジウムのパドルが形
成される。
【００２０】従って、分解を防ぐように高温処理サイク
ル中にこれらの材料を保護するためにはかなりの配慮が
なされなければならない。しかしながら、これらの防止
のための手段は、これらの材料を使用する装置を製造す
るための処理ステップとは調和しない。さらに、コンタ
クト金属の拡散は、約３５０℃以上の温度ではこれらの
材料において深刻な問題となる。結果的に、高温熱成長
酸化物等の、通常シリコン処理に使用される誘電体層を
堆積するための技術は、ＧａＡｓおよびＩｎＰベースの
バイポーラトランジスタの製造において使用できない。
これらの材料に対して誘電体を堆積するために通常使用
される技術は、プラズマ増強化学気相付着（ＰＥＣＶ
Ｄ）である。窒化シリコンおよび二酸化シリコンの薄膜
は、室温乃至３５０℃の範囲の温度で堆積できる。この
堆積技術を使用して薄膜の亀裂あるいは層剥離の前に達
成される最大の厚さは約１μｍであり、それは厚い誘電
体を供給することができない。この問題は、３乃至３．
５の誘電定数を有しているポリイミドの厚い層を使用す
ることによって軽減される。ポリイミドの薄膜は１０μ
ｍ以上の厚さで使用され、これらの薄膜は十分に温度の
制限内である２５０℃で適切に形成される。
ル中にこれらの材料を保護するためにはかなりの配慮が
なされなければならない。しかしながら、これらの防止
のための手段は、これらの材料を使用する装置を製造す
るための処理ステップとは調和しない。さらに、コンタ
クト金属の拡散は、約３５０℃以上の温度ではこれらの
材料において深刻な問題となる。結果的に、高温熱成長
酸化物等の、通常シリコン処理に使用される誘電体層を
堆積するための技術は、ＧａＡｓおよびＩｎＰベースの
バイポーラトランジスタの製造において使用できない。
これらの材料に対して誘電体を堆積するために通常使用
される技術は、プラズマ増強化学気相付着（ＰＥＣＶ
Ｄ）である。窒化シリコンおよび二酸化シリコンの薄膜
は、室温乃至３５０℃の範囲の温度で堆積できる。この
堆積技術を使用して薄膜の亀裂あるいは層剥離の前に達
成される最大の厚さは約１μｍであり、それは厚い誘電
体を供給することができない。この問題は、３乃至３．
５の誘電定数を有しているポリイミドの厚い層を使用す
ることによって軽減される。ポリイミドの薄膜は１０μ
ｍ以上の厚さで使用され、これらの薄膜は十分に温度の
制限内である２５０℃で適切に形成される。
【００２１】ボンディングパッド誘電体層16に対して使
用される厚いポリイミド膜によって電荷移動および表面
反転の悪影響が排除されるという事実は、説明の目的の
ためにＩｎＰ材料においてバイポーラトランジスタ10を
製造することによって証明される。材料の一部分はボン
ディングパッド誘電体層16として１μｍの窒化シリコン
と共に処理され、一方、別の部分はボンディングパッド
誘電体層16として３μｍのポリイミドと共に処理され
た。その他の全ての処理ステップは同じである。窒化シ
リコンのボンディングパッド誘電体層16を使用したサン
プルにおいて、製造プロセスが完了した後に室温でベー
ス・コレクタ破壊電圧のカーブトレーサ測定を行うと、
電荷の移動およびチャンネル形成という古典的な徴候が
現れた。破壊電圧は、最初は１５０Ｖであったが、数秒
のうちに漏洩電流が急激に増加し、それと共に破壊電圧
が約２Ｖに減少した。ベース・コレクタのバイアスを取
除くことによって、表面の電荷が再びプレストレスト状
態に再分布された。再度破壊電圧を測定するとそれは１
５０Ｖであり、その後すぐに２Ｖに移行した。中和され
ているか、あるいは表面の電荷がその場所に“凍結”さ
れている表面被覆を適用すると、破壊電圧は長時間１５
０Ｖに固定されることができる。これは、表面電荷の移
動および破壊電圧の劣化におけるその役割を証明するた
めに役立つが、長期間に渡る信頼度を獲得するための最
高の解決策ではない。
用される厚いポリイミド膜によって電荷移動および表面
反転の悪影響が排除されるという事実は、説明の目的の
ためにＩｎＰ材料においてバイポーラトランジスタ10を
製造することによって証明される。材料の一部分はボン
ディングパッド誘電体層16として１μｍの窒化シリコン
と共に処理され、一方、別の部分はボンディングパッド
誘電体層16として３μｍのポリイミドと共に処理され
た。その他の全ての処理ステップは同じである。窒化シ
リコンのボンディングパッド誘電体層16を使用したサン
プルにおいて、製造プロセスが完了した後に室温でベー
ス・コレクタ破壊電圧のカーブトレーサ測定を行うと、
電荷の移動およびチャンネル形成という古典的な徴候が
現れた。破壊電圧は、最初は１５０Ｖであったが、数秒
のうちに漏洩電流が急激に増加し、それと共に破壊電圧
が約２Ｖに減少した。ベース・コレクタのバイアスを取
除くことによって、表面の電荷が再びプレストレスト状
態に再分布された。再度破壊電圧を測定するとそれは１
５０Ｖであり、その後すぐに２Ｖに移行した。中和され
ているか、あるいは表面の電荷がその場所に“凍結”さ
れている表面被覆を適用すると、破壊電圧は長時間１５
０Ｖに固定されることができる。これは、表面電荷の移
動および破壊電圧の劣化におけるその役割を証明するた
めに役立つが、長期間に渡る信頼度を獲得するための最
高の解決策ではない。
【００２２】図２のａ乃至ｄにおいて、上述の実験にお
いて得られた結果が示されている。試験の目的で、ベー
ス・コレクタの最大の逆方向バイアス電圧は１００Ｖで
あった。ゼロ電圧は、水平軸の最も左側にあり、ゼロ電
流は垂直軸の中間にある。図２のａおよびｂにおいて、
室内で１００Ｖの逆方向バイアスを与えてから約２秒後
の１μｍの窒化シリコン誘電体層16を有するサンプルの
ベース・コレクタI-V特性が示されている。１００Ｖの
際の特性は、写真を撮れるほど十分に長い間安定ではな
かったが、ほぼオーム特性まで劣化した。バイアスは取
除かれ、装置の表面はイソプロピルアルコールで被覆さ
れ、特性が再度測定された。結果は図２のｂにおいて示
されている。イソプロピルアルコール等の有極性溶剤
は、表面の電荷を中和し、その移動を防ぐ。表面が湿っ
ている限りでは、図２のｂの特性は維持された。アルコ
ールの蒸発の際に、特性は図２のａのものに戻った。次
に除去可能な非揮発性のレジンが装置の表面に与えら
れ、その絶縁破壊特性が測定された。逆方向バイアスは
安定な１００Ｖで観察され、それは図２のｂのものと同
一であった。この特性は、試験期間である４８時間変化
しなかった。
いて得られた結果が示されている。試験の目的で、ベー
ス・コレクタの最大の逆方向バイアス電圧は１００Ｖで
あった。ゼロ電圧は、水平軸の最も左側にあり、ゼロ電
流は垂直軸の中間にある。図２のａおよびｂにおいて、
室内で１００Ｖの逆方向バイアスを与えてから約２秒後
の１μｍの窒化シリコン誘電体層16を有するサンプルの
ベース・コレクタI-V特性が示されている。１００Ｖの
際の特性は、写真を撮れるほど十分に長い間安定ではな
かったが、ほぼオーム特性まで劣化した。バイアスは取
除かれ、装置の表面はイソプロピルアルコールで被覆さ
れ、特性が再度測定された。結果は図２のｂにおいて示
されている。イソプロピルアルコール等の有極性溶剤
は、表面の電荷を中和し、その移動を防ぐ。表面が湿っ
ている限りでは、図２のｂの特性は維持された。アルコ
ールの蒸発の際に、特性は図２のａのものに戻った。次
に除去可能な非揮発性のレジンが装置の表面に与えら
れ、その絶縁破壊特性が測定された。逆方向バイアスは
安定な１００Ｖで観察され、それは図２のｂのものと同
一であった。この特性は、試験期間である４８時間変化
しなかった。
【００２３】この実験によって、以下の重要な点が明ら
かにされた。第１に、シリコンバイポーラトランジスタ
におけるバイポーラトランジスタの破壊電圧に対する表
面反転および電荷移動の悪影響は、ＧａＡｓおよびＩｎ
Ｐ等の別の材料のシステムにおいても同じように作用す
る。第２に、トランジスタのボンディングパッド12およ
びパッドの接続部の下に配置されたポリイミド等の厚い
ボンディングパッド誘電体層16は、表面の電荷が下部の
半導体材料と相互作用することを阻止する。これは、図
２のｃおよびｄに示されたベース・コレクタの破壊電圧
の安定性によって実証されている。
かにされた。第１に、シリコンバイポーラトランジスタ
におけるバイポーラトランジスタの破壊電圧に対する表
面反転および電荷移動の悪影響は、ＧａＡｓおよびＩｎ
Ｐ等の別の材料のシステムにおいても同じように作用す
る。第２に、トランジスタのボンディングパッド12およ
びパッドの接続部の下に配置されたポリイミド等の厚い
ボンディングパッド誘電体層16は、表面の電荷が下部の
半導体材料と相互作用することを阻止する。これは、図
２のｃおよびｄに示されたベース・コレクタの破壊電圧
の安定性によって実証されている。
【００２４】低い誘電定数を有している厚いボンディン
グパッド誘電体層16によって所望された結果が生じたこ
とは示されてきたが、トランジスタ10へワイヤボンディ
ングするための最適なプラットフォームは提供されな
い。接続のための最適なプラットフォームは、ポリイミ
ドより良好なボンディングパッドの密着性および機械的
安定性を提供する窒化シリコンあるいは二酸化シリコン
のいずれかを具備しているボンディングパッド誘電体層
16を使用して達成される。これに基づいて、トランジス
タ10' の断面図が図３において示されている。特に、図
３において、ボンディングパッド接続部支持層19として
使用される厚いポリイミドと、ボンディングパッド支持
誘電体16に対する窒化シリコン（あるいは二酸化シリコ
ン）とを有しているトランジスタ10' の断面図が示され
ている。窒化シリコン、二酸化シリコン、あるいは（ボ
ンディングパッド支持誘電体16を構成している）別の適
切な誘電体等の誘電体アイランドは、ボンディングパッ
ド12が位置される領域において定められる。この誘電体
アイランドは、最大のベース・コレクタ電圧に耐える
（離す）ために十分に厚い。ボンドパッド接続部支持層
19を具備しているポリイミドの層19は、トランジスタ1
0' の表面全体の上に堆積され、ウィンドウ21は、金属
コンタクト13のためにベース・エミッタ金属被覆ならび
にボンディングパッド誘電体層16に対して開かれてい
る。このトランジスタ10' に対して、ベースおよびエミ
ッタのボンディングパッド12,13 に高電圧を与えること
によって、図３に示されているように、ボンディングパ
ッド相互接続電極26の下部の不純物を含むコレクタ14e
が反転される。しかしながら、トランジスタ10' の表面
全体の領域において表面反転を防ぐことが望ましいの
で、最終的に好ましい構造は、図４を参照して説明され
る。
グパッド誘電体層16によって所望された結果が生じたこ
とは示されてきたが、トランジスタ10へワイヤボンディ
ングするための最適なプラットフォームは提供されな
い。接続のための最適なプラットフォームは、ポリイミ
ドより良好なボンディングパッドの密着性および機械的
安定性を提供する窒化シリコンあるいは二酸化シリコン
のいずれかを具備しているボンディングパッド誘電体層
16を使用して達成される。これに基づいて、トランジス
タ10' の断面図が図３において示されている。特に、図
３において、ボンディングパッド接続部支持層19として
使用される厚いポリイミドと、ボンディングパッド支持
誘電体16に対する窒化シリコン（あるいは二酸化シリコ
ン）とを有しているトランジスタ10' の断面図が示され
ている。窒化シリコン、二酸化シリコン、あるいは（ボ
ンディングパッド支持誘電体16を構成している）別の適
切な誘電体等の誘電体アイランドは、ボンディングパッ
ド12が位置される領域において定められる。この誘電体
アイランドは、最大のベース・コレクタ電圧に耐える
（離す）ために十分に厚い。ボンドパッド接続部支持層
19を具備しているポリイミドの層19は、トランジスタ1
0' の表面全体の上に堆積され、ウィンドウ21は、金属
コンタクト13のためにベース・エミッタ金属被覆ならび
にボンディングパッド誘電体層16に対して開かれてい
る。このトランジスタ10' に対して、ベースおよびエミ
ッタのボンディングパッド12,13 に高電圧を与えること
によって、図３に示されているように、ボンディングパ
ッド相互接続電極26の下部の不純物を含むコレクタ14e
が反転される。しかしながら、トランジスタ10' の表面
全体の領域において表面反転を防ぐことが望ましいの
で、最終的に好ましい構造は、図４を参照して説明され
る。
【００２５】図４において、本発明のバイポーラトラン
ジスタ10''の好ましい実施形態が示されている。本発明
のバイポーラトランジスタ10''を形成するために使用さ
れる製造プロセスは、以下のようなものである。窒化シ
リコンあるいは二酸化シリコンのいずれかを具備してい
る第１の誘電体層21が堆積され、示されているようにエ
ッチングされる。第１の誘電体層21の厚さ（公称1000乃
至2000オングストローム）は臨界的ではなく、その理由
は、それとその下の半導体材料との間にバイアスが与え
られていないからである。次に、金属ガードリングの金
属被覆22が示されているように形成され、それはコレク
タ14の不純物を含む部分14e にオーム接続されている。
このガードリングの金属被覆22は、本発明の中心である
フィールド終端電極22を形成する。第２の誘電体層23
（寄生キャパシタンスを減少させるために二酸化シリコ
ンであることが好ましい）は、約１μｍの厚さに堆積さ
れ、示されているようにパターン化される。その後、ト
ランジスタ10''の表面は、３乃至４μｍのポリイミドの
厚い層24で被覆される。ウィンドウ25は、ボンディング
パッド12、パッド接続電極26、ベースおよびエミッタコ
ンタクト11,13 の金属被覆を形成するためにポリイミド
の層24にエッチングされる。
ジスタ10''の好ましい実施形態が示されている。本発明
のバイポーラトランジスタ10''を形成するために使用さ
れる製造プロセスは、以下のようなものである。窒化シ
リコンあるいは二酸化シリコンのいずれかを具備してい
る第１の誘電体層21が堆積され、示されているようにエ
ッチングされる。第１の誘電体層21の厚さ（公称1000乃
至2000オングストローム）は臨界的ではなく、その理由
は、それとその下の半導体材料との間にバイアスが与え
られていないからである。次に、金属ガードリングの金
属被覆22が示されているように形成され、それはコレク
タ14の不純物を含む部分14e にオーム接続されている。
このガードリングの金属被覆22は、本発明の中心である
フィールド終端電極22を形成する。第２の誘電体層23
（寄生キャパシタンスを減少させるために二酸化シリコ
ンであることが好ましい）は、約１μｍの厚さに堆積さ
れ、示されているようにパターン化される。その後、ト
ランジスタ10''の表面は、３乃至４μｍのポリイミドの
厚い層24で被覆される。ウィンドウ25は、ボンディング
パッド12、パッド接続電極26、ベースおよびエミッタコ
ンタクト11,13 の金属被覆を形成するためにポリイミド
の層24にエッチングされる。
【００２６】ベース・コレクタバイアスを与えることに
よって、ベース（およびエミッタ）ボンディングパッド
12,13 とフィールド終端電極22との間に電界を設定する
ことができる。５×１０6 Ｖ／ｃｍ程度であるこの電界
は、ボンディングパッド12およびフィールド終端電極22
によって定められた構造内に限定されている。この領域
のコレクタ14の不純物を含む部分14e を通る外部の電界
はない。フィールド終端電極22の下方の第１の誘電体層
21とコレクタ14の不純物を含む部分14e の表面との間の
境界は、ベースコレクタ電圧に関係なく、第１の誘電体
層21の堆積の後のままで残されている。フィールド終端
電極22は、ボンディングパッド12からコレクタ14の不純
物を含む部分14e に達する外縁の電界の影響を減少させ
るのに必要な量だけボンディングパッド12よりも大きく
作られている。転移は、ボンディングパッド誘電体層16
を構成している第２の誘電体層23から厚いポリイミドの
層24へボンディングパッド12の領域内で行われ、それに
よって、ボンディングパッド12の外側の全ての金属被覆
が厚いポリイミド層24上にあることが確実にされる。厚
いポリイミド層24をボンディングパッド接続電極26に対
する支持層として使用することの付加的な利点は、それ
によってパッド接続電極26とコレクタ14の下部の不純物
を含む部分14e との間の寄生キャパシタンスを減少させ
ることである。
よって、ベース（およびエミッタ）ボンディングパッド
12,13 とフィールド終端電極22との間に電界を設定する
ことができる。５×１０6 Ｖ／ｃｍ程度であるこの電界
は、ボンディングパッド12およびフィールド終端電極22
によって定められた構造内に限定されている。この領域
のコレクタ14の不純物を含む部分14e を通る外部の電界
はない。フィールド終端電極22の下方の第１の誘電体層
21とコレクタ14の不純物を含む部分14e の表面との間の
境界は、ベースコレクタ電圧に関係なく、第１の誘電体
層21の堆積の後のままで残されている。フィールド終端
電極22は、ボンディングパッド12からコレクタ14の不純
物を含む部分14e に達する外縁の電界の影響を減少させ
るのに必要な量だけボンディングパッド12よりも大きく
作られている。転移は、ボンディングパッド誘電体層16
を構成している第２の誘電体層23から厚いポリイミドの
層24へボンディングパッド12の領域内で行われ、それに
よって、ボンディングパッド12の外側の全ての金属被覆
が厚いポリイミド層24上にあることが確実にされる。厚
いポリイミド層24をボンディングパッド接続電極26に対
する支持層として使用することの付加的な利点は、それ
によってパッド接続電極26とコレクタ14の下部の不純物
を含む部分14e との間の寄生キャパシタンスを減少させ
ることである。
【００２７】フィールド終端電極22の付加的な機能は、
従来のガードリングにまさるものである。厚いポリイミ
ド層24によってボンディングパッド12とコレクタ14の不
純物を含む部分14e の表面との間の非常に弱い相互作用
が確実にされるが、表面の空乏化が生じ得る。これがど
の程度まで生じるかは、別の要因と合わせて、ベース・
コレクタバイアスの大きさに依存する。しかしながら、
フィールド終端電極22の存在によって、図４に示されて
いるように、フィールド終端電極22の内縁部における空
乏層17の外縁部が“クランプ”される。ボンディングパ
ッド12の外縁部からトランジスタ10''の縁部への電荷の
移動は影響がなく、それは、誘起された電界がフィール
ド終端電極22の金属被覆上で終端するからである。
従来のガードリングにまさるものである。厚いポリイミ
ド層24によってボンディングパッド12とコレクタ14の不
純物を含む部分14e の表面との間の非常に弱い相互作用
が確実にされるが、表面の空乏化が生じ得る。これがど
の程度まで生じるかは、別の要因と合わせて、ベース・
コレクタバイアスの大きさに依存する。しかしながら、
フィールド終端電極22の存在によって、図４に示されて
いるように、フィールド終端電極22の内縁部における空
乏層17の外縁部が“クランプ”される。ボンディングパ
ッド12の外縁部からトランジスタ10''の縁部への電荷の
移動は影響がなく、それは、誘起された電界がフィール
ド終端電極22の金属被覆上で終端するからである。
【００２８】以上、フィールド終端ボンディングパッド
電極を使用する高電圧バイポーラトランジスタおよびそ
の製造方法が説明されてきた。説明された実施形態は、
単に本発明の原理の代表的な応用である多数の特定の実
施形態の幾つかを示しているだけである。明らかに、多
数の様々な別の構成が本発明の技術的範囲から逸脱せず
に当業者によって容易に実施されることができる。
電極を使用する高電圧バイポーラトランジスタおよびそ
の製造方法が説明されてきた。説明された実施形態は、
単に本発明の原理の代表的な応用である多数の特定の実
施形態の幾つかを示しているだけである。明らかに、多
数の様々な別の構成が本発明の技術的範囲から逸脱せず
に当業者によって容易に実施されることができる。
【図１】表面の電荷の移動のために生じる装置の故障を
防ぐために通常使用されるチャンネルストップ構造ある
いはガードリング構造を有さずに製造された従来のバイ
ポーラトランジスタの斜視図と、そのバイポーラトラン
ジスタの断面図。
防ぐために通常使用されるチャンネルストップ構造ある
いはガードリング構造を有さずに製造された従来のバイ
ポーラトランジスタの斜視図と、そのバイポーラトラン
ジスタの断面図。
【図２】本発明の開発中に行われた実験の結果を示すグ
ラフ図。
ラフ図。
【図３】ボンディングパッド接続体支持層として使用さ
れる厚いポリイミドと、ボンディングパッド支持層とし
て使用される窒化シリコン、二酸化シリコン、あるいは
別の適当な誘電体とを有するトランジスタ構造の断面
図。
れる厚いポリイミドと、ボンディングパッド支持層とし
て使用される窒化シリコン、二酸化シリコン、あるいは
別の適当な誘電体とを有するトランジスタ構造の断面
図。
【図４】本発明の原理に従ったバイポーラトランジスタ
の好ましい実施形態の断面図。
の好ましい実施形態の断面図。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マイケル・ジー・ケース アメリカ合衆国、カリフォルニア州 91360、サウザンド・オークス、サンドバ ーグ・ストリート 211 (72)発明者 チャン・エヌ・ヌグエン アメリカ合衆国、カリフォルニア州 92320、ニューベリー・パーク、ウエス ト・ヒルクレスト・ナンバー203 2080
Claims (2)
- 【請求項１】 基板と、 基板上に配置されたコレクタと、 コレクタの第１の部分上に配置されたベースと、 ベース上に配置されたエミッタと、 エミッタ上に配置されたエミッタコンタクトと、 コレクタの第２の部分上およびベースの一部分上に配置
された支持誘電体層と、 コレクタと接触している支持誘電体層上に配置されたフ
ィールド終端電極と、 フィールド終端電極を覆って配置された第２の誘電体層
と、 第２の誘電体層、支持誘電体層、エミッタ、エミッタコ
ンタクトの露出された部分を覆って配置された厚い誘電
体層とを具備し、 厚い誘電体層は、ボンディングパッドと、パッド接続部
と、ベースおよびエミッタコンタクトとに対する位置に
おいて開口部を有し、 支持誘電体層およびフィールド終端電極の上方の開口部
に配置されたボンディングパッドは、厚い誘電体層上に
配置されてベースと接触していることを特徴とする高電
圧バイポーラトランジスタ。 - 【請求項２】 基板を設け、 基板上にコレクタを形成し、 コレクタの第１の部分の上にベースを形成し、 ベース上にエミッタを形成し、 エミッタ上にエミッタコンタクトを形成し、 コレクタの第２の部分上およびベースの一部分上に支持
誘電体層を形成し、 コレクタと接触する支持誘電体層上にフィールド終端電
極を形成し、 フィールド終端電極を覆って第２の誘電体層を形成し、 第２の誘電体層、支持誘電体層、エミッタ、およびエミ
ッタコンタクトの露出された部分を覆って厚い誘電体層
を形成し、 ボンディングパッドと、パッド接続部と、ベースおよび
エミッタコンタクトとに対する位置において厚い誘電体
層に開口部を形成し、 ベースに接触させるために支持誘電体層およびフィール
ド終端電極の上方の開口部の中および厚い誘電体層の上
にボンディングパッドを形成するステップを含んでいる
高電圧バイポーラトランジスタの製造方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US08/578,796 US5606195A (en) | 1995-12-26 | 1995-12-26 | High-voltage bipolar transistor utilizing field-terminated bond-pad electrodes |
| US578796 | 1995-12-26 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09283531A true JPH09283531A (ja) | 1997-10-31 |
| JP3187732B2 JP3187732B2 (ja) | 2001-07-11 |
Family
ID=24314353
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP34835196A Expired - Fee Related JP3187732B2 (ja) | 1995-12-26 | 1996-12-26 | フィールド終端ボンディングパッド電極を使用する高電圧バイポーラトランジスタ |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US5606195A (ja) |
| EP (1) | EP0782198B1 (ja) |
| JP (1) | JP3187732B2 (ja) |
| DE (1) | DE69612605T2 (ja) |
| ES (1) | ES2155920T3 (ja) |
| IL (1) | IL119901A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006190762A (ja) * | 2005-01-05 | 2006-07-20 | Sony Corp | 半導体レーザ |
| KR100810019B1 (ko) * | 2003-08-29 | 2008-03-07 | 인터내셔널 비지네스 머신즈 코포레이션 | 선택가능한 자기-정렬을 갖는 융기된 외인성 베이스를 갖는바이폴라 트랜지스터 및 그 형성 방법 |
Families Citing this family (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5814875A (en) * | 1995-01-31 | 1998-09-29 | Nippon Steel Corporation | Semiconductor device and method of manufacturing the same apparatus and method for providing semiconductor devices having a field shield element between devices |
| SE509780C2 (sv) * | 1997-07-04 | 1999-03-08 | Ericsson Telefon Ab L M | Bipolär effekttransistor och framställningsförfarande |
| US7327030B2 (en) * | 2005-12-16 | 2008-02-05 | Atmel Corporation | Apparatus and method incorporating discrete passive components in an electronic package |
| US7662698B2 (en) * | 2006-11-07 | 2010-02-16 | Raytheon Company | Transistor having field plate |
| US10227767B2 (en) | 2017-02-10 | 2019-03-12 | Tide Stop LLC | Flexible check valve for fluid control |
| EP3490006A1 (en) * | 2017-11-24 | 2019-05-29 | Nexperia B.V. | Semiconductor device with edge termination structure and method of manufacture |
Family Cites Families (13)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US2569347A (en) | 1948-06-26 | 1951-09-25 | Bell Telephone Labor Inc | Circuit element utilizing semiconductive material |
| GB1245765A (en) * | 1967-10-13 | 1971-09-08 | Gen Electric | Surface diffused semiconductor devices |
| US3573571A (en) * | 1967-10-13 | 1971-04-06 | Gen Electric | Surface-diffused transistor with isolated field plate |
| NL7312547A (nl) * | 1973-09-12 | 1975-03-14 | Philips Nv | Halfgeleiderinrichting, werkwijze ter vervaardiging daarvan en schakeling bevattende de inrichting. |
| JPS5999766A (ja) * | 1982-11-29 | 1984-06-08 | Nec Corp | 半導体集積回路装置 |
| US4885628A (en) * | 1984-08-22 | 1989-12-05 | Hitachi, Ltd. | Semiconductor integrated circuit device |
| KR890004495B1 (ko) * | 1984-11-29 | 1989-11-06 | 가부시끼가이샤 도오시바 | 반도체 장치 |
| US4868921A (en) * | 1986-09-05 | 1989-09-19 | General Electric Company | High voltage integrated circuit devices electrically isolated from an integrated circuit substrate |
| JPH03235367A (ja) * | 1990-02-13 | 1991-10-21 | Mitsubishi Electric Corp | 半導体集積回路装置 |
| JPH03254137A (ja) * | 1990-03-05 | 1991-11-13 | Toshiba Corp | 半導体集積回路装置 |
| KR100234550B1 (ko) * | 1990-04-02 | 1999-12-15 | 클라크 3세 존 엠 | 증가된 항복 전압을 지닌 트랜지스터 디바이스 및 제조방법 |
| US5455189A (en) * | 1994-02-28 | 1995-10-03 | National Semiconductor Corporation | Method of forming BICMOS structures |
| US5401682A (en) * | 1994-03-11 | 1995-03-28 | United Microelectronics Corp. | Method of fabricating high voltage junction termination extension structure for a semiconductor integrated circuit device |
-
1995
- 1995-12-26 US US08/578,796 patent/US5606195A/en not_active Expired - Fee Related
-
1996
- 1996-12-18 ES ES96120399T patent/ES2155920T3/es not_active Expired - Lifetime
- 1996-12-18 DE DE69612605T patent/DE69612605T2/de not_active Expired - Fee Related
- 1996-12-18 EP EP96120399A patent/EP0782198B1/en not_active Expired - Lifetime
- 1996-12-24 IL IL11990196A patent/IL119901A/xx not_active IP Right Cessation
- 1996-12-26 JP JP34835196A patent/JP3187732B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100810019B1 (ko) * | 2003-08-29 | 2008-03-07 | 인터내셔널 비지네스 머신즈 코포레이션 | 선택가능한 자기-정렬을 갖는 융기된 외인성 베이스를 갖는바이폴라 트랜지스터 및 그 형성 방법 |
| JP2006190762A (ja) * | 2005-01-05 | 2006-07-20 | Sony Corp | 半導体レーザ |
Also Published As
| Publication number | Publication date |
|---|---|
| IL119901A (en) | 1999-12-22 |
| DE69612605D1 (de) | 2001-05-31 |
| EP0782198A2 (en) | 1997-07-02 |
| EP0782198B1 (en) | 2001-04-25 |
| US5606195A (en) | 1997-02-25 |
| ES2155920T3 (es) | 2001-06-01 |
| JP3187732B2 (ja) | 2001-07-11 |
| DE69612605T2 (de) | 2002-06-20 |
| EP0782198A3 (en) | 1997-12-17 |
| IL119901A0 (en) | 1997-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4587712A (en) | Method for making vertical channel field controlled device employing a recessed gate structure | |
| US5665614A (en) | Method for making fully self-aligned submicron heterojunction bipolar transistor | |
| US6894362B2 (en) | Method and apparatus for a self-aligned heterojunction bipolar transistor using dielectric assisted metal liftoff process | |
| JPH088418A (ja) | 負差分抵抗素子を有する論理回路およびその製造方法 | |
| JPH0541520A (ja) | 半導体装置 | |
| US5155561A (en) | Permeable base transistor having an electrode configuration for heat dissipation | |
| US5677562A (en) | Planar P-N junction semiconductor structure with multilayer passivation | |
| US4839310A (en) | High mobility transistor with opposed-gates | |
| US5171697A (en) | Method of forming multiple layer collector structure for bipolar transistors | |
| JP3187732B2 (ja) | フィールド終端ボンディングパッド電極を使用する高電圧バイポーラトランジスタ | |
| US6812533B2 (en) | SOI based bipolar transistor having a majority carrier accumulation layer as subcollector | |
| JPH07176539A (ja) | バイポーラトランジスタにおける多層広バンドギャップコレクタ構造 | |
| US6303940B1 (en) | Charge injection transistor using high-k dielectric barrier layer | |
| US4549193A (en) | Field effect transistor device utilizing critical buried channel connecting source and drain | |
| US4692993A (en) | Schottky barrier charge coupled device (CCD) manufacture | |
| US5391897A (en) | Status induction semiconductor device | |
| Ueda et al. | A new vertical double diffused MOSFET—the self-aligned terraced-gate MOSFET | |
| US4910562A (en) | Field induced base transistor | |
| US5814548A (en) | Process for making n-channel or p-channel permeable base transistor with a plurality layers | |
| JP2851044B2 (ja) | 半導体装置の製造方法 | |
| US5159423A (en) | Self-aligned, planar heterojunction bipolar transistor | |
| US5837570A (en) | Heterostructure semiconductor device and method of fabricating same | |
| EP0472262B1 (en) | Heterojunction bipolar transistor | |
| KR940007656B1 (ko) | 기판접합법을 이용하여 소자격리한 동종접합 및 이종접합 쌍극자 트랜지스터 장치의 제조방법 | |
| JPH02123742A (ja) | ヘテロ構造バイポーラトランジスタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |