JPH09270415A - Ｉｉｉ −ｖ族化合物半導体基板の表面処理方法 - Google Patents
Ｉｉｉ −ｖ族化合物半導体基板の表面処理方法Info
- Publication number
- JPH09270415A JPH09270415A JP7692096A JP7692096A JPH09270415A JP H09270415 A JPH09270415 A JP H09270415A JP 7692096 A JP7692096 A JP 7692096A JP 7692096 A JP7692096 A JP 7692096A JP H09270415 A JPH09270415 A JP H09270415A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- hydrogen plasma
- iii
- compound semiconductor
- gaas
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
- Cleaning Or Drying Semiconductors (AREA)
- Crystals, And After-Treatments Of Crystals (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
【課題】 III −Ｖ族化合物半導体基板の表面に吸着し
た不純物を、水素プラズマと塩素ガスエッチングを併用
して除去すると、塩素ガスによりＧａＡｓ基板がエッチ
ングされるため、プロセス上の制約を受け、かつ危険な
反応性ガスを用いる必要がある。 【解決手段】 III-Ｖ族化合物半導体の基板において、
Ｖ族原子雰囲気の無い状態で化合物半導体の基板温度を
４５０℃以上に加熱してIII 族原子面を基板表面に出す
第１工程と、電子サイクロトロン共鳴（ＥＣＲ）、もし
くは高周波による水素プラズマを用いて前記表面に対し
水素プラズマを照射する第２工程とを含み、半導体基板
の表面を清浄化する。
た不純物を、水素プラズマと塩素ガスエッチングを併用
して除去すると、塩素ガスによりＧａＡｓ基板がエッチ
ングされるため、プロセス上の制約を受け、かつ危険な
反応性ガスを用いる必要がある。 【解決手段】 III-Ｖ族化合物半導体の基板において、
Ｖ族原子雰囲気の無い状態で化合物半導体の基板温度を
４５０℃以上に加熱してIII 族原子面を基板表面に出す
第１工程と、電子サイクロトロン共鳴（ＥＣＲ）、もし
くは高周波による水素プラズマを用いて前記表面に対し
水素プラズマを照射する第２工程とを含み、半導体基板
の表面を清浄化する。
Description
【０００１】
【発明の属する技術分野】本発明はIII-Ｖ族化合物半導
体デバイス用基板の表面処理方法に関し、特に薄膜成長
用基板の前処理方法に関するものである。
体デバイス用基板の表面処理方法に関し、特に薄膜成長
用基板の前処理方法に関するものである。
【０００２】
【従来の技術】ＧａＡｓ等のIII-Ｖ族半導体基板上に形
成された電界効果型トランジスタは、良好な高周波特性
が得られており、近年低雑音のマイクロ波用、高速デジ
タル通信用の基本素子として広く採用されている。この
トランジスタは、半導体基板上に成長した薄膜をキャリ
アが走行する構造を有しているため、デバイス特性を向
上させるには、薄膜の結晶性の向上とともに、薄膜と基
板の間の界面における構造の乱れやキャリアを捕獲する
原因とする不純物を減らす必要がある。特に、界面での
炭素や酸素、シリコンを除去することが重要である。
成された電界効果型トランジスタは、良好な高周波特性
が得られており、近年低雑音のマイクロ波用、高速デジ
タル通信用の基本素子として広く採用されている。この
トランジスタは、半導体基板上に成長した薄膜をキャリ
アが走行する構造を有しているため、デバイス特性を向
上させるには、薄膜の結晶性の向上とともに、薄膜と基
板の間の界面における構造の乱れやキャリアを捕獲する
原因とする不純物を減らす必要がある。特に、界面での
炭素や酸素、シリコンを除去することが重要である。
【０００３】従来、薄膜と基板の間の界面や表面の清浄
化方法として、硫酸系エッチャントや塩酸、リン酸等に
よるウエット処理後に、成長装置内でＶ族元素雰囲気中
で昇温により酸化膜を除去する方法や、水素プラズマ処
理などを行う方法（１９９４年、ジャパニ−ズ・ジャ−
ナル・オブ・アプライド・フィジクス、第３３巻Ｌ９１
ペ−ジ、〔N.Kondo et al.,Japanese Journal of Appli
ed Physics,33,L91(1994) 〕が知られている。また、水
素プラズマ処理後に、塩素ガスエッチングを併用する方
法も提案されている。例えば、特開平６−２３２１００
号公報、特開昭６２−３１７９５４号公報。
化方法として、硫酸系エッチャントや塩酸、リン酸等に
よるウエット処理後に、成長装置内でＶ族元素雰囲気中
で昇温により酸化膜を除去する方法や、水素プラズマ処
理などを行う方法（１９９４年、ジャパニ−ズ・ジャ−
ナル・オブ・アプライド・フィジクス、第３３巻Ｌ９１
ペ−ジ、〔N.Kondo et al.,Japanese Journal of Appli
ed Physics,33,L91(1994) 〕が知られている。また、水
素プラズマ処理後に、塩素ガスエッチングを併用する方
法も提案されている。例えば、特開平６−２３２１００
号公報、特開昭６２−３１７９５４号公報。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
塩酸等のウエット処理のみを用いた方法では、不純物で
ある炭素の除去にはほとんど効果がない。また、水素プ
ラズマ処理のみでは、炭素の除去には効果があるが、酸
素、シリコンを除去することができず、また基板表面の
平坦性が悪化する。水素プラズマと塩素ガスエッチング
を併用する方法では、不純物除去には効果があるが、塩
素ガスによりＧａＡｓ基板がエッチングされるため、プ
ロセス上の制約を受けるとともに、危険な反応性ガスを
用いなければならないという問題がある。
塩酸等のウエット処理のみを用いた方法では、不純物で
ある炭素の除去にはほとんど効果がない。また、水素プ
ラズマ処理のみでは、炭素の除去には効果があるが、酸
素、シリコンを除去することができず、また基板表面の
平坦性が悪化する。水素プラズマと塩素ガスエッチング
を併用する方法では、不純物除去には効果があるが、塩
素ガスによりＧａＡｓ基板がエッチングされるため、プ
ロセス上の制約を受けるとともに、危険な反応性ガスを
用いなければならないという問題がある。
【０００５】本発明の目的は、ガスエッチングを併用し
ない、ＧａＡｓ基板に吸着した不純物を完全に除去で
き、しかも処理表面の平坦化を可能にした表面処理方法
を提供することである。
ない、ＧａＡｓ基板に吸着した不純物を完全に除去で
き、しかも処理表面の平坦化を可能にした表面処理方法
を提供することである。
【０００６】
【課題を解決するための手段】本発明の表面処理方法
は、図１にプロセス工程図を示すように、図１（ａ）の
III 族原子面を基板表面に出す第１工程と、図１（ｂ）
のその表面に対し水素プラズマを照射する第２工程を含
んでいる。例えば、ＧａＡｓ（１００）基板表面を大気
中にさらすと、基板表面に炭素Ｃ、シリコンＳｉ、酸素
Ｏ等の不純物が吸着し、これらが結合したＧａＡｓ層が
表面近傍に形成される。そこで、本発明では、III 族原
子であるＧａの原子面（Ｇａ安定化面）を出して、この
表面に対して水素プラズマを照射する。
は、図１にプロセス工程図を示すように、図１（ａ）の
III 族原子面を基板表面に出す第１工程と、図１（ｂ）
のその表面に対し水素プラズマを照射する第２工程を含
んでいる。例えば、ＧａＡｓ（１００）基板表面を大気
中にさらすと、基板表面に炭素Ｃ、シリコンＳｉ、酸素
Ｏ等の不純物が吸着し、これらが結合したＧａＡｓ層が
表面近傍に形成される。そこで、本発明では、III 族原
子であるＧａの原子面（Ｇａ安定化面）を出して、この
表面に対して水素プラズマを照射する。
【０００７】この場合、第１工程としては、Ｖ族原子雰
囲気の無い状態で化合物半導体の基板温度を４５０℃以
上に加熱する工程が、第２工程として、電子サイクロト
ロン共鳴（ＥＣＲ）、もしくは高周波による水素プラズ
マを用いる工程が採用される。また、前記第１工程を行
いながら第２工程を行うことも可能である。
囲気の無い状態で化合物半導体の基板温度を４５０℃以
上に加熱する工程が、第２工程として、電子サイクロト
ロン共鳴（ＥＣＲ）、もしくは高周波による水素プラズ
マを用いる工程が採用される。また、前記第１工程を行
いながら第２工程を行うことも可能である。
【０００８】III 族安定化面を出す第１工程により、Ｖ
族原子およびこれと結合した不純物が除去され、基板表
面にIII 族およびこれと結合した不純物が残される。こ
の第１工程はＶ族原子と比較しIII 族原子は不純物、特
に炭素との結合力が強く、III 族原子と結合した不純物
の除去は困難であるため、この不純物を基板最表層に集
めることで、水素プラズマ処理で除去され易いようにす
るためである。この表面に対し水素プラズマを照射する
第２工程により、III 族原子と結びついた除去が困難な
不純物と水素プラズマとの接触頻度が高くなり、この不
純物は効果的に水素化合物になり、基板表面から除去さ
れる。さらに、処理後はIII 族安定化面のため平坦な表
面が得られる。
族原子およびこれと結合した不純物が除去され、基板表
面にIII 族およびこれと結合した不純物が残される。こ
の第１工程はＶ族原子と比較しIII 族原子は不純物、特
に炭素との結合力が強く、III 族原子と結合した不純物
の除去は困難であるため、この不純物を基板最表層に集
めることで、水素プラズマ処理で除去され易いようにす
るためである。この表面に対し水素プラズマを照射する
第２工程により、III 族原子と結びついた除去が困難な
不純物と水素プラズマとの接触頻度が高くなり、この不
純物は効果的に水素化合物になり、基板表面から除去さ
れる。さらに、処理後はIII 族安定化面のため平坦な表
面が得られる。
【０００９】
【発明の実施の形態】次に、本発明の実施形態について
図面を参照して説明する。なお、以下の説明はIII-Ｖ族
化合物半導体のうち、ＧａＡｓの場合について説明す
る。図２は本実施形態の工程を模式的に示す図である。
ＧａＡｓ（１００）基板１の表面を大気中にさらすと、
図２（ａ）のように、基板表面に炭素Ｃ、シリコンＳ
ｉ、酸素Ｏ等の不純物、ここでは炭素Ｃが吸着し、これ
らが結合したＧａＡｓ層２が表面近傍に形成される。
（１００）基板では、Ａｓ原子面とＧａ原子面が格子定
数の１／４の間隔で並び最表層はＡｓ原子面で終端して
おり、基板表面はＶ族原子で覆われている。そこで、II
I 族原子であるＧａの原子面（Ｇａ安定化面）、すなわ
ちIII 族安定化面を出すために、真空チャンバ内で基板
を４５０℃以上に加熱する。ここでは、ＲＨＥＥＤ像が
（４×４）から（２×４）に変わる温度を５５０℃とし
て温度校正を行った。これにより、図２（ｂ）のよう
に、炭素Ｃの吸着したＧａＡｓ層２からＡｓ原子を脱離
させたＧａ面３が形成される。
図面を参照して説明する。なお、以下の説明はIII-Ｖ族
化合物半導体のうち、ＧａＡｓの場合について説明す
る。図２は本実施形態の工程を模式的に示す図である。
ＧａＡｓ（１００）基板１の表面を大気中にさらすと、
図２（ａ）のように、基板表面に炭素Ｃ、シリコンＳ
ｉ、酸素Ｏ等の不純物、ここでは炭素Ｃが吸着し、これ
らが結合したＧａＡｓ層２が表面近傍に形成される。
（１００）基板では、Ａｓ原子面とＧａ原子面が格子定
数の１／４の間隔で並び最表層はＡｓ原子面で終端して
おり、基板表面はＶ族原子で覆われている。そこで、II
I 族原子であるＧａの原子面（Ｇａ安定化面）、すなわ
ちIII 族安定化面を出すために、真空チャンバ内で基板
を４５０℃以上に加熱する。ここでは、ＲＨＥＥＤ像が
（４×４）から（２×４）に変わる温度を５５０℃とし
て温度校正を行った。これにより、図２（ｂ）のよう
に、炭素Ｃの吸着したＧａＡｓ層２からＡｓ原子を脱離
させたＧａ面３が形成される。
【００１０】しかる上で、図２（ｃ）のように、この状
態で水素を流しＥＣＲによる水素プラズマを基板表面に
照射する。水素流量は５ｓｃｃｍでマイクロ波出力２０
０Ｗ、チャンバ内真空度は１×１０-3Ｔｏｒｒ、水素プ
ラズマ照射時間は２０分である。これにより炭素Ｃは水
素化合物ＣＨとなり、基板１の表面から除去される。な
お、水素プラズマ処理により少しづつではあるが基板表
面のＧａ原子はＧａＨ３分子となり除去される。そこ
で、水素プラズマ処理中もＧａ安定化面に保つために基
板温度を４５０℃以上に保持した。
態で水素を流しＥＣＲによる水素プラズマを基板表面に
照射する。水素流量は５ｓｃｃｍでマイクロ波出力２０
０Ｗ、チャンバ内真空度は１×１０-3Ｔｏｒｒ、水素プ
ラズマ照射時間は２０分である。これにより炭素Ｃは水
素化合物ＣＨとなり、基板１の表面から除去される。な
お、水素プラズマ処理により少しづつではあるが基板表
面のＧａ原子はＧａＨ３分子となり除去される。そこ
で、水素プラズマ処理中もＧａ安定化面に保つために基
板温度を４５０℃以上に保持した。
【００１１】ここで、不純物の除去効果を評価するため
に、これら処理表面に対し、真空中で分子線エピタキシ
（ＭＢＥ）によりＧａＡｓを約０．３４μｍ再成長し
た。図３はこの条件で処理した本発明の場合、図４は従
来例であるＧａ安定化面を出さずに水素プラズマ処理を
行った場合の２次イオン質量スペクトロスコピ−（ＳＩ
ＭＳ）測定結果である。図４の従来例では、基板表面の
Ａｓ原子の脱離を防いでＡｓ安定面を保つために基板温
度を４００℃にし、処理時間は２０分間とした。なお、
水素プラズマ発生のための条件は、本発明の時に用いた
条件と同一とした。なお、図３及び図４の深さ１μｍに
は、無処理の場合の再成長界面が存在している。
に、これら処理表面に対し、真空中で分子線エピタキシ
（ＭＢＥ）によりＧａＡｓを約０．３４μｍ再成長し
た。図３はこの条件で処理した本発明の場合、図４は従
来例であるＧａ安定化面を出さずに水素プラズマ処理を
行った場合の２次イオン質量スペクトロスコピ−（ＳＩ
ＭＳ）測定結果である。図４の従来例では、基板表面の
Ａｓ原子の脱離を防いでＡｓ安定面を保つために基板温
度を４００℃にし、処理時間は２０分間とした。なお、
水素プラズマ発生のための条件は、本発明の時に用いた
条件と同一とした。なお、図３及び図４の深さ１μｍに
は、無処理の場合の再成長界面が存在している。
【００１２】これらの図から分かるように、再成長界面
における不純物量は、無処理の従来例では１×１０18cm
-3以上、また従来例では２〜５×１０17cm-3のピ−クを
持つが、本発明ではＳＩＭＳの検出限界まで除去されて
いるのが分かる。これは、本発明では、Ｖ族原子よりも
不純物との結合力の強いIII 族原子を図２（ｂ）に示す
工程で基板表面に出し、図２（ｃ）に示す工程の水素プ
ラズマがIII 族原子と結びついている不純物原子と容易
に反応し、ＣＨｘ（Ｘ：１〜４）やＨ2 Ｏ，ＳｉＨｘ
（Ｘ：１〜４）等の気体分子となり容易に除去されるた
めである。
における不純物量は、無処理の従来例では１×１０18cm
-3以上、また従来例では２〜５×１０17cm-3のピ−クを
持つが、本発明ではＳＩＭＳの検出限界まで除去されて
いるのが分かる。これは、本発明では、Ｖ族原子よりも
不純物との結合力の強いIII 族原子を図２（ｂ）に示す
工程で基板表面に出し、図２（ｃ）に示す工程の水素プ
ラズマがIII 族原子と結びついている不純物原子と容易
に反応し、ＣＨｘ（Ｘ：１〜４）やＨ2 Ｏ，ＳｉＨｘ
（Ｘ：１〜４）等の気体分子となり容易に除去されるた
めである。
【００１３】次に本発明の第２の実施形態を示す。水素
プラズマ照射条件、すなわち図２（ｃ）の工程は第１の
実施形態と同じにした上で、図２（ｂ）の工程の条件と
して処理温度を４８０℃以上５５０℃以下に限定する。
この条件を用いることにより、水素プラズマ処理後の反
射型高エネルギ電子線回折（ＲＨＥＥＤ）像は、室温の
状態でストリークなＣ（４×４）構造が見られており、
原子オーダでも平坦な表面が得られることが分かった。
なお、処理温度が５５０℃を越えると逆に平坦性が悪く
なるが、これは、基板表面ばかりでなくかなり内側から
もＡｓが抜けだすためである。
プラズマ照射条件、すなわち図２（ｃ）の工程は第１の
実施形態と同じにした上で、図２（ｂ）の工程の条件と
して処理温度を４８０℃以上５５０℃以下に限定する。
この条件を用いることにより、水素プラズマ処理後の反
射型高エネルギ電子線回折（ＲＨＥＥＤ）像は、室温の
状態でストリークなＣ（４×４）構造が見られており、
原子オーダでも平坦な表面が得られることが分かった。
なお、処理温度が５５０℃を越えると逆に平坦性が悪く
なるが、これは、基板表面ばかりでなくかなり内側から
もＡｓが抜けだすためである。
【００１４】本発明の第３の実施形態を示す。図２
（ｂ）の工程は第２の実施形態と同じくした上で、図２
（ｃ）の水素プラズマ照射条件を次のように設定する。
マイクロ波出力を２００Ｗ以下にし、水素圧力を水素プ
ラズマの放電が起きる最低限度まで下げる。本装置で
は、水素流量が５ｓｃｃｍのとき６．８×１０-4Ｔｏｒ
ｒである。他の水素プラズマ照射条件は第１の実施形態
と同じである。さらに、水素プラズマ照射時、基板の表
面法線方向を水素プラズマ発生源方向に対し、９０度か
ら１８０度の範囲にして、プラズマ源から見て基板表面
が直接見えない位置に基板を設置する。このようにする
ことで、本発明における、Ｇａ原子の水素プラズマによ
る脱離を減らしＧａ安定化面を保ちやすくすると同時
に、ＥＣＲによるダメージ、及びチャンバ内壁のスパッ
タリングによる重金属汚染を防ぐことができるので、さ
らに効果的である。
（ｂ）の工程は第２の実施形態と同じくした上で、図２
（ｃ）の水素プラズマ照射条件を次のように設定する。
マイクロ波出力を２００Ｗ以下にし、水素圧力を水素プ
ラズマの放電が起きる最低限度まで下げる。本装置で
は、水素流量が５ｓｃｃｍのとき６．８×１０-4Ｔｏｒ
ｒである。他の水素プラズマ照射条件は第１の実施形態
と同じである。さらに、水素プラズマ照射時、基板の表
面法線方向を水素プラズマ発生源方向に対し、９０度か
ら１８０度の範囲にして、プラズマ源から見て基板表面
が直接見えない位置に基板を設置する。このようにする
ことで、本発明における、Ｇａ原子の水素プラズマによ
る脱離を減らしＧａ安定化面を保ちやすくすると同時
に、ＥＣＲによるダメージ、及びチャンバ内壁のスパッ
タリングによる重金属汚染を防ぐことができるので、さ
らに効果的である。
【００１５】図５はＣ−Ｖ測定によるキャリア濃度プロ
ファイルを示している。図から分かるように、水素プラ
ズマ処理のみを行った従来例では再成長界面でキャリア
の枯渇が見られるが、本発明ではほとんどキャリアの枯
渇は見られない。
ファイルを示している。図から分かるように、水素プラ
ズマ処理のみを行った従来例では再成長界面でキャリア
の枯渇が見られるが、本発明ではほとんどキャリアの枯
渇は見られない。
【００１６】なお、前記各実施形態では、水素プラズマ
の発生方法として，ＥＣＲを例に取ったが、水素プラズ
マが発生可能であれば種類を問わない。また、前記の説
明ではIII-Ｖ族化合物半導体のうち、ＧａＡｓの場合に
ついて説明したが、本発明はＩｎＰその他の半導体でも
同様に適用可能である。
の発生方法として，ＥＣＲを例に取ったが、水素プラズ
マが発生可能であれば種類を問わない。また、前記の説
明ではIII-Ｖ族化合物半導体のうち、ＧａＡｓの場合に
ついて説明したが、本発明はＩｎＰその他の半導体でも
同様に適用可能である。
【００１７】
【発明の効果】以上説明したように、本発明の表面処理
方法は、III 族原子安定面を基板表面に出した状態で水
素プラズマを照射することにより、III-Ｖ族化合物の表
面を効果的に清浄化することができる。本発明における
III 族原子安定化面を出す方法として、４５０℃以上の
基板加熱を採用し、プラズマ照射と同時に行うようにす
れば、本発明では基本的に１工程だけで処理がすむため
処理時間も短くまた、非常に簡便に行うことができると
いう利点がある。
方法は、III 族原子安定面を基板表面に出した状態で水
素プラズマを照射することにより、III-Ｖ族化合物の表
面を効果的に清浄化することができる。本発明における
III 族原子安定化面を出す方法として、４５０℃以上の
基板加熱を採用し、プラズマ照射と同時に行うようにす
れば、本発明では基本的に１工程だけで処理がすむため
処理時間も短くまた、非常に簡便に行うことができると
いう利点がある。
【図１】本発明のプロセス工程図である。
【図２】本発明の第１実施形態の工程を模式的に示す図
である。
である。
【図３】本発明方法と従来方法における炭素濃度分布を
示す図である。
示す図である。
【図４】本発明の効果を示すためのＳＩＭＳプロファイ
ルである。
ルである。
【図５】本発明方法と従来方法のＣ−Ｖプロファイルで
ある。
ある。
１ ＧａＡｓ（１００）基板 ２ ＧａＡｓ表面近傍の炭素の吸着層 ３ Ａｓの脱離により形成されるＧａ面 ４ 水素プラズマと反応した炭素を含む気体
Claims (4)
- 【請求項１】 III-Ｖ族化合物半導体の基板において、
III 族原子面を基板表面に出す第１工程と、この表面に
対し水素プラズマを照射する第２工程を含むことを特徴
とするIII-Ｖ族化合物半導体基板の表面処理方法。 - 【請求項２】 第１工程として、Ｖ族原子雰囲気の無い
状態で化合物半導体の基板温度を４５０℃以上に加熱す
る請求項１のIII-Ｖ族化合物半導体基板の表面処理方
法。 - 【請求項３】 第２工程として、電子サイクロトロン共
鳴（ＥＣＲ）、もしくは高周波による水素プラズマを用
いる請求項１または２のIII-Ｖ族化合物半導体基板の表
面処理方法。 - 【請求項４】 請求項２の第１工程を行いながら、請求
項３の第２工程を行うことを特徴とするIII-Ｖ族化合物
半導体基板の表面処理方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7692096A JP2917900B2 (ja) | 1996-03-29 | 1996-03-29 | Ｉｉｉ −ｖ族化合物半導体基板の表面処理方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7692096A JP2917900B2 (ja) | 1996-03-29 | 1996-03-29 | Ｉｉｉ −ｖ族化合物半導体基板の表面処理方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09270415A true JPH09270415A (ja) | 1997-10-14 |
| JP2917900B2 JP2917900B2 (ja) | 1999-07-12 |
Family
ID=13619148
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7692096A Expired - Fee Related JP2917900B2 (ja) | 1996-03-29 | 1996-03-29 | Ｉｉｉ −ｖ族化合物半導体基板の表面処理方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2917900B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003063220A1 (fr) * | 2002-01-23 | 2003-07-31 | Tokyo Electron Limited | Dispositif et procede pour traiter un substrat, et appareil de production de dispositifs a semiconducteurs |
-
1996
- 1996-03-29 JP JP7692096A patent/JP2917900B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2003063220A1 (fr) * | 2002-01-23 | 2003-07-31 | Tokyo Electron Limited | Dispositif et procede pour traiter un substrat, et appareil de production de dispositifs a semiconducteurs |
| US7125799B2 (en) | 2002-01-23 | 2006-10-24 | Tokyo Electron Limited | Method and device for processing substrate, and apparatus for manufacturing semiconductor device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2917900B2 (ja) | 1999-07-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5275687A (en) | Process for removing surface contaminants from III-V semiconductors | |
| CA2773511A1 (en) | Method of cleaning silicon carbide semiconductor and apparatus for cleaning silicon carbide semiconductor | |
| US5336361A (en) | Method of manufacturing an MIS-type semiconductor device | |
| WO2011158534A1 (ja) | 炭化珪素半導体装置の製造方法 | |
| JPH0496226A (ja) | 半導体装置の製造方法 | |
| JPS5914549B2 (ja) | プラズマ・クリ−ニング・エッチ法 | |
| US6661075B2 (en) | Abrupt pn junction diode formed using chemical vapor deposition processing | |
| US5869398A (en) | Etching of indium phosphide materials for microelectronics fabrication | |
| JP2917900B2 (ja) | Ｉｉｉ −ｖ族化合物半導体基板の表面処理方法 | |
| JP2699928B2 (ja) | 化合物半導体基板の前処理方法 | |
| JPH04146619A (ja) | 薄膜成長法 | |
| JPH06151304A (ja) | 化合物半導体ウェーハ | |
| JPH06132521A (ja) | Ｍｉｓ型半導体装置の製造方法 | |
| JPS6380525A (ja) | 被膜形成方法 | |
| WO2024009705A1 (ja) | エピタキシャルウェーハの製造方法 | |
| JP2970236B2 (ja) | ＧａＡｓウェハ及びその製造方法 | |
| US20230407468A1 (en) | Defect free germanium oxide gap fill | |
| JP3077876B2 (ja) | Ｉｉｉ−ｖ族化合物半導体の表面処理方法 | |
| JPH05139881A (ja) | 分子線エピタキシヤル成長法およびその装置 | |
| JP2639376B2 (ja) | Ｉｉｉ −ｖ族化合物半導体の成長方法 | |
| JP3128995B2 (ja) | 選択エピタキシャル成長マスクの形成方法 | |
| JPH03131593A (ja) | エピタキシヤル成長用基板の前処理方法 | |
| JPH0243720A (ja) | 分子線エピタキシャル成長方法 | |
| JPS63160324A (ja) | 分子線エピタキシヤル結晶成長方法 | |
| JPH01301584A (ja) | 結晶成長方法及び結晶成長装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |