JPH0926759A

JPH0926759A - データ転送方式並びに同方式を使用した表示装置

Info

Publication number: JPH0926759A
Application number: JP8129202A
Authority: JP
Inventors: Hideo Mori; 秀雄森; Kazuhiko Murayama; 和彦村山; Atsushi Mizutome; 敦水留; Kenzo Ina; 謙三伊奈
Original assignee: Canon Inc
Current assignee: Canon Inc
Priority date: 1995-04-27
Filing date: 1996-04-26
Publication date: 1997-01-28
Anticipated expiration: 2016-04-26
Also published as: JP3243178B2

Abstract

(57)【要約】【課題】平均的なデータ転送量、信号線本数の低減を
図る。【解決手段】表示装置１を駆動するドライバ２へのデ
ータ転送方式において、チップアドレス／ビデオデータ
等の識別回路と単位ドライバを具備し、各単位ドライバ
２−１、２−２、２−３には自身のチップアドレスをハ
ード的に設定（４）し、ドライバへのデータ送受を、チ
ップアドレス／ビデオデータ共通バスライン３とチップ
アドレス／ビデオデータ等の識別用の制御信号６を利用
して、目的の単位ドライバへのチップアドレス、ビデオ
データ等を時分割で転送する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、フラットディスプ
レイ等の表示装置及びそれを駆動するためのデータ転送
方式に関し、特に駆動用集積回路へのデータ転送方法に
改良を加え、データ平均転送量を減らすことを可能とす
るデータ転送方式及び表示装置に関する技術分野に属す
る。

【０００２】

【従来の技術】従来、フラットディスプレイ（以下ＦＰ
Ｄ：ＦｌａｔＰａｎｎｅｌＤｉｓｐｌａｙ）の駆動
回路へのデータは、ＦＰＤの表示が線順次方式または点
順次方式で行われるので、１ライン分を転送する必要が
ある。すなわち従来型のディスプレイでは表示データを
フレーム周波数に同期して全ビット数転送を行なうこと
が要求されていた。また、駆動用集積回路の駆動データ
も表示データが転送される毎に更新されていた。

【０００３】図１は従来のデータ転送方式を示す物理的
概念図である。同図において、１は表示装置（パネ
ル）、２は情報線側駆動集積回路（セグメントドライ
バ）、５はセグメントバス基板、７はデータバス、８は
クロック信号、９はシリアルデータ入力信号、１０はコ
ントローラである。

【０００４】図２は図１の従来のデータ転送方式におけ
るセグメントドライバ２の模式図である。同図におい
て、セグメントドライバ２（２−１，２−２，２−３，
‥‥）はビデオデータＩＤ０〜７の通るビデオデータバ
ス７とクロック（ＣＬＫ）の通るクロックライン８が各
ドライバ２−１，２−２，２−３にパラに、シリアルデ
ータ入力信号（ＣＳＤｉ）ライン９がカスケ−ドに接続
されている。第１のセグメントドライバ２−１はコント
ローラ１０からのシリアルデータ入力信号ＣＳＤｉを受
ける。第１のセグメントドライバ２−１から出力される
シリアルデータ出力信号ａは第２のセグメントドライバ
２−２のシリアルデータ入力ピンに接続され、第２のセ
グメントドライバから出力されるシリアルデータ出力信
号ｂは第３のセグメントドライバ２−３のシリアルデー
タ入力ピンに接続される。

【０００５】図３は図１の従来のデータ転送方式におけ
るタイミングチャートである。図４は図１の従来のデー
タ転送方式でのドライバ構成を示すブロック図である。

【０００６】図１〜４を参照して、従来の実施例のデー
タ転送方式を説明する。図３に示すように、セグメント
画像データ（ビデオデータ）は８ビット幅で全ドライバ
分がシリアルに転送されており、この画像データの最初
のデータ即ちＤ０〜Ｄ７が送られてくるのと同時にシリ
アルデータ入力信号ＣＳＤｉが”１”になる。すると図
２の第１のセグメントドライバ２−１は画像データをラ
ッチし始めると同時にクロック数をカウントする。クロ
ックＣＬＫを２０カウントした時点でデータの取り込み
を終了すると共にシリアルデータ出力信号ａを“１”と
する。同様に、第２のセグメントドライバおよび第３の
セグメントドライバも同様の手順で画像データを取り込
んでいく。これによって、Ｄ０〜Ｄ１５９が第１のセグ
メントドライバの画像データとして、Ｄ１６０〜Ｄ３１
９が第２のセグメントドライバの画像データとして、Ｄ
３２０〜Ｄ４７９が第３のセグメントドライバの画像デ
ータとしてそれぞれ取り込まれていき、一水平走査期間
の画像データの転送が完了する。

【０００７】

【発明が解決しようとしている課題】しかしながら、上
記従来例では駆動用集積回路にラッチメモリおよびマル
チプレクサ回路が具備されていないため、順次転送され
てくるデータを必要データ量のみラッチ（該集積回路の
データ保持能力分のみ記憶）する方式か、あるいは副走
査分のデータをシフトレジスタにて順次ｎ個の駆動用集
積回路にて伝搬し、１ラインデータを形成する方法が取
られていた。

【０００８】よって、従来方式では強誘電性液晶表示
（以下ＦＬＣＤ：ＦｅｒｒｏｅｌｅｃｔｒｉｃＬｉｑ
ｕｉｄＣｒｙｓｔａｌＤｉｓｐｌａｙ）の様なメモ
リ性を有する表示装置を駆動する場合においてもデータ
転送方法は１ライン分のデータを送っていた。

【０００９】本発明は、上述の従来例における問題点に
鑑みてなされたもので、表示装置駆動回路において、コ
ントローラからドライバへの平均的なデータ転送量を減
らすことを目的とする。データ転送量を減らすことによ
り、消費電力や輻射ノイズの低減が期待される。

【００１０】本発明の他の目的は、共通バスを介して、
２種の情報を時系列的に送ることができる表示装置を提
供することにある。

【００１１】本発明の別の目的は、同じ回路構成のＩＣ
を用いても、配置位置が認識できる表示装置を提供する
ことにある。

【００１２】

【問題を解決するための手段】上記の目的を達成するた
め、本発明では、チップアドレス／ビデオデータ識別回
路と単位ドライバを有し、表示素子を駆動する為の複数
の情報側ドライバ回路へのデータ転送方式において、チ
ップアドレスとビデオデータとを共通バスラインを介し
て転送するとともに、ハードパターンにより設定された
各ドライバ回路のチップアドレスとチップアドレス／ビ
デオデータ識別用の制御信号とに応じて、各ドライバ回
路に選択的に該ビデオデータを入力することを特徴とす
る。

【００１３】本発明の好ましい態様において、前記表示
装置はフラットディスプレイである。前記ドライバ回路
は前記チップアドレス／ビデオデータ識別回路と１個の
単位ドライバとを有する集積回路からなり、該単位ドラ
イバは自身のアドレスを設定される複数ピンのチップア
ドレス端子を具備する。また、各単位ドライバは新たな
データを受信するまで前のデータを保持し、これに従っ
た出力をするデータラッチ手段を有し、ビデオデータに
変化のあった単位ドライバのデータだけを転送される。
この場合、各単位ドライバの出力ピンを複数のブロック
に分け、ビデオデータに変化のあったブロックのデータ
だけを転送する。あるいは、各単位ドライバの出力ピン
のうちスタートブロック信号で指定される出力ピンブロ
ックからエンドブロック信号で指定される出力ピンブロ
ックまでの間のデータだけを転送する。

【００１４】本発明によれば、例えばセグメント側駆動
集積回路にラッチ回路およびマルチプレクサ回路、およ
びチップアドレス識別回路を具備し、制御データ付デー
タ転送方式にすることにより、駆動集積回路に変化デー
タのみを転送することにより平均的なデータ転送量を減
らすことが可能となる。すなわち、フラットディスプレ
イの駆動集積回路をパネル周囲に実装し、該集積回路へ
のデータ送受をパネル周囲に設けたバスラインを利用し
て、目的の駆動用集積回路へアドレス情報および制御情
報（ドライバ出力ブロック情報／スタートブロック情報
／エンドブロック情報）付データをコントローラから送
出することにより、該集積回路は前記アドレス情報／制
御情報により目的のデータを受信することが可能とな
る。よって、コントローラがデータ変化のあった場所に
のみ指定してデータ送出することで前述した概念が実現
できる。

【００１５】また、従来例では、チップごとにチップセ
レクト信号を必要とするため、今後進展していくであろ
う大型かつ高精細のディスプレイでは走査線の数が増
え、これに伴ってドライバの数も増えるため、信号線数
が増大してしまうという欠点があった。

【００１６】本発明の一実施例によると、表示装置駆動
回路において、コントローラとドライバ間の信号本数を
減らし、かつその信号本数が表示装置の解像度に依存さ
れないデータ転送方式を提供する。

【００１７】この態様では、チップアドレス／ピンアド
レス識別回路を具備し、表示素子を駆動する為の複数の
走査側ドライバへのデータ転送方式において、チップア
ドレスとピンアドレスとを共通バスラインを介して時分
割で転送するとともに、ハードパターンによって設定さ
れた各ドライバ回路のチップアドレスとチップアドレス
／ピンアドレス識別用の制御信号とに応じて、各ドライ
バ回路に選択的にピンアドレスを入力することを特徴と
する。

【００１８】好ましくは、前記表示装置はフラットディ
スプレイである。前記各単位ドライバはそれぞれ１チッ
プＩＣであり、それぞれが複数ピンのチップアドレス端
子を具備する。そして、前記チップアドレス情報は１ク
ロックまたは２クロックで各ドライバへ送られる。

【００１９】この態様によれば、例えばチップアドレス
／ピンアドレス識別回路を具備する集積回路をフラット
ディスプレイパネルの周囲に実装し、各集積回路にはそ
れぞれ自身のチップアドレスをハードパターンによって
設定し、該集積回路へデータ送受をパネル周囲に設けた
バスラインを利用して、目的の駆動用集積回路へチップ
アドレス情報とピンアドレス情報を時分割で転送するこ
とにより、コントローラとドライバ間の信号本数を減ら
すことができ、しかも、コントローラとドライバ間の信
号本数を増やすことなく、より高解像度（走査線数）の
パネルにも対応することができる。

【００２０】また、従来技術ではコモン側（走査側）に
ついては、セグメント側とは異なる方法でデータ転送
し、共通のデータラインでのデータ転送は行なわれてお
らず、セグメントデータとコモンデータを別々にコント
ローラから送出しなければならないため、信号線を多く
必要とするという欠点があった。

【００２１】本発明のさらに別の態様によると、表示装
置駆動回路において、コントローラとドライバ間の信号
本数を減らし、かつその信号本数が表示装置の解像度に
依存されず、さらにはコントローラからドライバへの平
均的なデータ転送量を減らす。

【００２２】そのため、この態様では、表示素子を駆動
するドライバ回路へのデータ転送方式において、走査側
ドライバと情報側ドライバへのデータ転送を該走査側ド
ライバへのデータと該情報側ドライバへのデータとを共
通バスラインを介して時分割に転送することを特徴とす
る。

【００２３】好ましくは、前記表示装置はフラットディ
ディスプレイである。前記走査側ドライバおよび前記情
報側ドライバは、それぞれ単数または複数個の１チップ
集積回路からなり、各集積回路は、それぞれ自身のチッ
プアドレスをハードパターンによって設定されるように
なっている。例えば各集積回路は、複数ピンのチップア
ドレス端子を具備し、各端子をグランド（ＧＮＤ）また
はＶＣＣに固定することにより、そのチップアドレスを
設定される。前記走査側ドライバへの情報は、チップア
ドレス情報とピンアドレス情報からなり、前記情報側ド
ライバへの情報は、チップアドレス情報とビデオデータ
情報からなる。前記情報側ドライバは、新たなデータを
受信するまで前のデータを保持し、これに従った出力を
するデータラッチ手段を有する。コントローラは、ビデ
オデータに変化のあったドライバのデータだけを転送す
る。また、前記表示装置の四辺に前記ドライバを配し、
前記共通バスをリング状に形成する。

【００２４】この一態様によれば、例えばセグメント側
駆動集積回路にラッチ回路、マルチプレクサ回路および
チップアドレス識別回路を配設し、セグメント／コモン
ラインを共通バス化し、かつコントローラから送出され
るデータのフォーマットを共有化し、制御データ付きデ
ータ転送方式にすることにより、コントローラと駆動集
積回路間の信号本数を減らすことが可能になる。同時
に、コントローラは駆動集積回路（特にセグメント側Ｉ
Ｃ）に変化データのみを転送することにより、平均的な
データ転送量を減らすことが可能となる。これは、特
に、高解像度ディスプレイに有効である。すなわち、フ
ラットディスプレイの駆動集積回路をパネル周囲に実装
し、該集積回路へのデータ送受をパネル周囲に設けたバ
スラインを利用して、目的の駆動用集積回路へアドレス
情報および制御情報付データをコントロ−ラから送出す
ることにより、該集積回路は前記アドレス情報／制御情
報により目的のデータを受信することが可能となる。よ
って、コントロ−ラがデータ変化のあった場所（任意の
セグメントピンアドレスとコモンピンアドレス）にのみ
指定してデータ送出することで前述した概念が実現でき
る。

【００２５】また、前記従来例では走査側ドライバにお
いてはピンアドレス信号、チップセレクト信号、波形情
報信号、モード設定信号等を別個の信号線で転送してお
り、情報側ドライバにおいてはビデオデータ信号、波形
情報信号、テストモード信号等を別個の信号線で転送し
ていたため、信号線数が増大し、コストの増大や不要輻
射ノイズの増大を招いていた。

【００２６】また、出力制御情報用のラッチメモリが具
備されておらず、さらには複数のドライバにパラに出力
制御情報信号が接続されていたため、複数のドライバ全
てに同一の波形情報しか設定出来ないでいた。

【００２７】さらには、上記信号は走査側と情報側とで
別個の信号構成であったため、信号線数のさらなる増大
を招いていた。

【００２８】本発明の他の態様は、上述の従来例におけ
る問題点に鑑みてなされたもので、表示装置駆動回路に
おいて、コントローラと走査側または情報側ドライバと
を接続する信号線数を少なくして、コストの低減および
不要輻射ノイズの低減を図り、さらに、波形情報等を複
数のドライバ毎にここに転送することを目的とする。

【００２９】この態様では、コントローラから走査側／
情報側ドライバへ送出されるデータフォーマットを共有
化し、共通バス上に走査側ドライバのチップアドレス情
報、ピンアドレス情報、波形情報およびモード設定情報
と情報側ドライバのチップアドレス情報、ビデオデータ
情報、波形情報およびテストモード情報とこれらを識別
する制御データを乗せて時分割で転送することを特徴と
する。

【００３０】上記のデータ転送方式を採用することによ
り、コントローラとドライバ間の信号線数を減ずること
が可能となり、同時に、波形情報やモード設定情報をド
ライバ毎に別個に転送することが可能となった。

【００３１】図５は、本発明の適用対象であり従来例で
もある一般的なマトリクス型表示装置の構成を示してい
る。同図において、４０１は画像を表示する表示部、４
０２は表示部４０１の走査線を駆動するための駆動回
路、４０３は表示部４０１の情報線を駆動するための駆
動回路、４０４は駆動回路４０２に電源および制御信号
を供給するためのバス基板、４０５は駆動回路４０３に
電源および制御信号を供給するためのバス基板、４０６
は駆動回路４０２，４０３に供給する電源や制御信号を
生成する制御手段（以下コントローラという）、４０７
はバス基板４０４にコントローラ４０６で生成した電源
および制御信号を供給するためのケーブル、４０８はバ
ス基板４０５にコントローラ４０６で生成した電源およ
び制御信号を供給するためのケーブルを表わしている。

【００３２】コントローラ４０６は、コンピュータ等か
ら転送される画像情報に基づき、意図する画像を表示部
に描くために必要な駆動回路４０２および４０３の動作
を決定し、バス基板４０４および４０５に転送する。す
なわち、画像表示に必要な制御信号および電源をケーブ
ル４０７および４０８によりバス基板４０４および４０
５に供給する。駆動回路４０２および４０３はバス基板
４０４および４０５から動作に関わる制御信号や電源を
受け、所定の動作を行なう。

【００３３】図６は一般的な駆動回路の構成例を示した
ものである。ここで図６に示す構成要素において、前述
している要素については同一符号を付し説明を省略す
る。図６において、４０９はコントローラ４０６から転
送される画像データ用のデータバス、４１０は画像デー
タバス４０９から駆動回路４０３に画像データを取り込
むタイミング、および駆動回路内の動作タイミングの同
期をとるクロック、すなわち後述するクロックカウンタ
やラッチ回路の動作タイミングの同期を取るためのクロ
ック、４１１は画像データを取り込むべき駆動回路を指
定するためのチップセレクト（以下ＣＳという）信号、
４１２は１ライン分の画像データをすべての駆動回路４
０３に取り込ませた後に、一斉に表示部に向かって画像
データを出力するためのドライブ信号である。

【００３４】ところで、前記駆動回路の構成では、例え
ば大画面化あるいは高精細化による駆動回路数の増大の
際には、画像データを取り込む駆動回路を指定するＣＳ
信号ライン数が増大し、結果としてコントローラから転
送される制御信号数の増大を招くことになる。また制御
信号の増加は、不要輻射といったノイズ増加の要因とな
るため極力避けなければならない。

【００３５】本発明のさらに他の態様上記の問題を解決
すべく案出されたものであり、駆動回路数増加の際に懸
念される、コントローラからの制御信号数の増大を招く
ことなく、各々の駆動回路に画像データを転送する手段
を提供するものである。

【００３６】上記問題を解決するため、この態様の表示
装置は、表示部と、該表示部を駆動するための複数の駆
動回路と、該駆動回路に供給する電源や制御信号を生成
する制御手段と、該制御手段にて生成された電源および
制御信号を、前記駆動回路に供給するためのバス基板と
を有する表示装置のデータ転送方式において、前記制御
手段から転送される画像データの先頭に転送開始を宣言
するスタートビットを付し、前記バス基板に設けられた
前記駆動回路の実装位置を認識させるためのハードパタ
ーンに応じて、前記各駆動回路に画像データを取り込む
タイミングを決定することを特徴としている。

【００３７】この態様により、駆動回路数増加に対し、
制御信号ライン数を増やすことなく各駆動回路毎に画像
データを順次取り込ませることが可能となり、またコン
トローラからのチップセレクト（ＣＳ）信号が不要とな
ることから、不要輻射等のノイズ抑制にも効果を発揮す
る。

【００３８】

【発明の実施の形態】本発明の好適な実施の形態の１つ
は、駆動回路に、共通のバスを介して、駆動回路選択信
号を供給するデータ転送方式を採用した表示装置であ
る。

【００３９】共通のバスを介して送られる駆動回路選択
信号（チップアドレス）とともに、同じバスを介して、
走査線選択信号（ピンアドレス）や表示データ（ビデオ
データ）を時系列で送ることが出来る。更には、チップ
内ブロック選択情報や走査モード情報、波形データ情
報、テストモード情報他の付加情報を同じバスを介して
送ることもできる。

【００４０】本発明の別の実施形態では、ピンアドレス
とビデオデータとを共通のバスを介して駆動回路に供給
するデータ転送方式を採用している。

【００４１】勿論、同じバスを介してチップアドレスを
送ることもできるし、付加情報を送ることもできる。

【００４２】又、各種の情報を区別する為の制御信号
は、上記バスとは異なるラインから各駆動回路に供給さ
れる。

【００４３】図４２は、上述した前者の実施形態による
表示装置のブロック図である。各駆動回路ＤＲには、コ
ントローラから出力された時系列に並ぶ各種の情報が共
通バスを介して供給されるようになっている。不図示の
制御ラインを介して、転送される情報に同期した制御信
号を送れば、共通バスを通る情報の種類を区別できる。

【００４４】本発明の別の実施形態では、図４３に示す
ように駆動回路には、その駆動回路が配置された位置の
情報を定める手段ＣＡＤが設けられている。

【００４５】この手段ＣＡＤは、駆動回路ＤＲとして同
じ回路構成のＩＣチップを用いることができるようにす
る為に、駆動回路ＤＲのＩＣチップの外部回路で構成す
ることが望ましい。こうした外部回路は、例えば共通バ
ス基板に形成された配線パターン（ハードパターン）で
容易に作製できる。

【００４６】駆動回路としては、テープキャリアパッケ
ージされたＩＣを用いると好ましく、バスを提供する共
通配線基板は多層プリント配線基板とするとよい。

【００４７】本発明に用いられる表示素子としては、ア
クテイブマトリクス型液晶素子、プラズマデイスプレ
イ、電子放出素子、強誘電性液晶素子、デジタルマイク
ロミラーデバイスを用いることができる。

【００４８】以下各実施例を挙げて本発明のデーター転
送方式を採用した表示装置について詳しく説明する。

【００４９】

【実施例】

［実施例１］図７は、本発明の第１の実施例に係る表示
装置駆動回路のデータ転送方式を示す物理的概念図であ
る（コモン側のデータ転送については省略している）。
図８は図７における各セグメントドライバ２のチップア
ドレスをハード的に固定する方法を示す概念図である。
図７および図８において、１は表示装置（ＦＰＤ）、２
は情報線側駆動集積回路（セグメントドライバ）、３は
共通バス、４はチップセレクト端子、５はセグメントバ
ス基板、６は制御信号（ＣＳ）、８はクロック信号（Ｃ
ＬＫ）、１０はコントローラである。図９は、図７の回
路におけるデータ転送方法を示す模式図である。図１０
は図７および図８の回路におけるセグメントドライバ２
（２−１，２−２，２−３，‥‥）が受け取る情報につ
いて詳しく説明するもので、１６ビット幅のバス上のデ
ータ構成と制御信号のタイミングを示す図である。図１
１は、図７の回路におけるセグメントドライバの構成を
示すブロック図である。

【００５０】本実施例においては、図７に示すように表
示装置１を駆動する複数のドライバ２を同一のバス３で
つなぎ、各ドライバは図８に示すように複数のチップア
ドレス端子４をプリント基板５上でグランド（ＧＮＤ、
例えば“０”）あるいはＶＣＣ（上の基準電位、例えば
“１”）に固定することで固有のチップアドレスを与え
ている。そして、コントローラ１０は共通バス３に対し
て図９および図１０に示すデータ構成でチップアドレス
ＣＡ０〜ＣＡ７、ブロックセレクト信号ＢＳ０〜ＢＳ
３，ＡＳおよびビデオデータを時分割で送出する。制御
信号が“１”のとき、各ドライバ２は予めハード的に指
定されている自身のチップアドレスと比較して、これら
が同一であるとき、ドライバ２はこの後のデータを自身
の情報であると認識する。例えば図８に示す第１のドラ
イバ２−１は固定チップアドレス“０，０，０，０，
０，０，１，０”が与えられている。制御信号（ＣＳ）
６が“１”のときバス内情報のうちチップアドレスＣＡ
０〜ＣＡ７が“０，０，０，０，０，０，１，０”であ
れば、第１のドライバ２−１はこの後の情報が自身が受
け取るビデオデータであることを認識する。また、ここ
でバス内情報のうちブロックセレクト信号ＡＳが“０”
のときＢＳ０〜ＢＳ３の組み合わせに従ったデータがコ
ントローラ１０から転送されてくる。例えばＢＳ０〜Ｂ
Ｓ３が“０，１，０，０”のときは２５６出力を８分割
したブロックのうち２番目のブロックに当たる６４〜９
５番目の出力ピンのビデオデータが転送されてくる。一
方、ＡＳが“１”のときはＢＳの値にかかわらず全出力
ピン分のデータが転送されてくる。図１２は、このよう
なブロック分割方式を示すテーブルである。

【００５１】ドライバ２は新たなデータが送られてくる
まではそれまでのデータを保持し、保持されたデータに
従って表示装置１を駆動する。従って、本実施例による
データ転送方式によればコントローラ側でビデオデータ
の変化を検知し、変化した部分（ドライバ単位）のみの
データを転送することによって平均データ転送量を減ら
すことを可能にし、消費電力の低減や輻射ノイズの低減
に寄与すると共にデータが更新されたブロックのみ表示
装置１に駆動電圧を印加することが可能となる。本実施
例のデータ転送方式は、強誘電性液晶のようなメモリ性
デバイスで行なわれる部分書換駆動法すなわちビデオデ
ータの変化点のみ表示を更新する手法において特に有効
である。

【００５２】［実施例２］図１３は、本発明の第２の実
施例に係るデータ転送方式を示すタイミングチャートで
ある。図１４は、この第２の実施例に係るデータ転送方
式を実施するセグメントドライバのブロック図である。
本実施例において、各セグメントドライバには図８に示
すようにチップアドレスが設定されている。さらに、セ
グメントドライバの出力ピンは出力ピンアドレスが設定
されており、コントローラ１０は前記チップアドレスに
加えて、スタートブロック情報ＳＢ０〜ＳＢ３とエンド
ブロック情報ＥＢ０〜ＥＢ３によってデータを転送する
出力ピンアドレスを指定する。例えば制御信号が“１”
のときのバス内情報のうちチップアドレスＣＡ０〜ＣＡ
７が“０，０，０，０，０，０，１，０”であれば、第
１のドライバ２−１（図２参照）はこの後の情報が自身
が受け取る情報であることを認識する。また、このとき
ＳＢ０〜ＳＢ３が“０，０，０，０”でＥＢ０〜ＥＢ３
が“１，１，１，０”であれば０ブロック目すなわち０
番出力ピンから１４ブロック目すなわち２３９番出力ピ
ンのビデオデータがコントローラから転送されてくる。
従って、第２の実施例によるデータ転送方式によれば、
ドライバ内の連続する複数ブロックを選択してデータを
転送することを可能とする。

【００５３】以上のように、本発明によれば、セグメン
ト側駆動集積回路２にラッチ回路およびマルチプレクサ
回路およびチップアドレス識別回路を具備し、制御デー
タ付データ転送方式にすることにより、駆動集積回路に
変化データのみを転送することにより平均的なデータ転
送量を減らすことが可能となる。

【００５４】さらには、ドライバ内を複数のブロックに
分けることや、出力ピンブロックにアドレスを設定し、
スタートブロック情報とエンドブロック情報によって指
定されたピンにのみデータを転送することによって更に
データ平均転送量を減らすことが可能となる。

【００５５】このようにデータ平均転送量を減らすこと
によって、消費電力の低減や輻射ノイズの低減に寄与す
ると共にデータが更新されたブロックのみ表示装置１に
駆動電圧を印加することが可能となる。これは、強誘電
性液晶のようなメモリ性デバイスで行なわれる部分書換
駆動法すなわちビデオデータの変化点のみ表示を更新す
る手法において特に有効である。

【００５６】［実施例３］図１５は、本発明の第３の実
施例に係る表示装置駆動回路のデータ転送方式を示す物
理的概念図である（但し、セグメント側のデータ転送に
ついては図示を省略している）。図１６は図１５の回路
における各単位ドライバのチップアドレスをハード的に
設定する方法を示す概念図である。図１５および図１６
において、１０１はバス、１０２は走査側駆動集積回路
（コモンドライバ）、１０３は固定チップアドレス入力
ピン、１０４はコモンバス基板、１０５はコントロ−
ラ、１０６は制御信号線、１０７はクロック信号（ＣＬ
Ｋ）線、１１０は表示装置（パネル）、１１１は情報側
駆動集積回路（セグメントドライバ）、１１２セグメン
トバス基板である。図１７は、図１５の回路におけるデ
ータ転送方式を示す模式図である。

【００５７】本実施例においては、図１５に示すように
コントロ−ラ１０８と表示装置１０１を駆動するドライ
バ１０２（単位ドライバ１２−１，１２−２，１２−
３，‥‥）を同一のバス１でつなぎ、各ドライバ１０２
は、図１６に示すように、複数のチップアドレス端子１
０３をプリント基板１０４上でグランド（ＧＮＤ、例え
ば“０”に対応）あるいはＶＣＣ（上の基準電位、例え
ば“１”に対応）に固定することで固有のチップアドレ
スを与えられている。そして、図１７に示すデータ構成
でチップアドレスとピンアドレスを時分割で転送する。

【００５８】図１８は、図１５および図１６の回路にお
けるコモンドライバ１０２が受け取る情報について詳し
く説明する図で、１０４ビット幅のバス１０１上のデー
タ構成と制御信号のタイミングを示す図である。

【００５９】次に，図１５〜１８を参照しながら、ドラ
イバ１０２の動作を説明する。制御信号が“１”のと
き、各ドライバ１０２は、バス１０１上のデータを予め
ハード的に指定されている自身のアドレスと比較して、
これらが同一であるとき、この後のデータを自身のデー
タであると認識する。例えば図１６に示すドライバ１２
−１は、固定チップアドレス“０，０，１，０”が与え
られている。制御信号が“Ｈ”のときのバス内情報（Ｃ
Ａ０〜ＣＡ３）が“０，０，１，０”であれば、ドライ
バ１２−１はこの後の情報が自身のピンアドレスを示す
ものと認識し、ピンアドレス（ＰＡ０〜ＰＡ７）の読み
込みを始める。このように本実施例によれば、４ビット
のバスと１本の制御信号線を用いて１６×２５６＝４０
９６本までの走査線の情報を転送することができる。本
実施例によるデータ転送方式を採ることによれば、走査
線数が増えた場合でも信号線の数を増やすことなくデー
タを転送することが可能となり、今後の大画面高精細表
示に対して特に有効である。

【００６０】また、コモンドライバ側のアドレスの指定
は一水平走査期間内に行なわれれば良いので、例えば２
０４８本の走査線を６０Ｈｚのスピードで走査する場合
でも、この時のクロックＣＬＫのスピードは数百Ｈｚ程
度の遅いスピードで足り、信号線数が減じられたのにも
関わらず比較的遅い転送スピードで送ることができる。

【００６１】［実施例４］図１９は本発明の第４の実施
例に係るデータ転送方式を示すタイミングチャートであ
る。チップアドレスは４ビット幅でシリアルに２クロッ
ク分送られる。これによって、ドライバ数増加への対応
がさらに容易になり、例えばここでは信号線数を増やす
ことなく２５６個のドライバまでの対応が可能となる。
すなわち、走査線２５６×２５６＝６５５３６本までの
大画面高精細表示に対応することができる。

【００６２】［実施例５］図２０は本発明の第５の実施
例に係るデータ転送方式を示すタイミングチャートであ
る。図２１はこの第５の実施例においてモード信号に従
って出力ピンをアドレッシングする方法を示す一覧表で
ある。この方法は例えば２０４８本の物理的走査線を持
つディスプレイにこれより少ない解像度（例えば４８０
本）しかもたないグラフィックモードを表示する場合に
用いる。図１５のドライバ１０２はモード設定信号が
“０”のときは図２１の表に従って出力ピンを１ピンづ
つ選択していく。モード選定信号が“１”のときはコン
トローラ１０５側はピンアドレス信号の最下位ビットＰ
Ａ７を無視してチップアドレスを送信していき、ドライ
バ側は図２１の表に従って２ピンづつ同時に選択してい
くものである。もちろんこの方法は４本同時選択や８本
同時選択にも応用可能である。

【００６３】以上に述べたようにコントローラから送出
されるデータフォーマットを制御データ付きデータ転送
方式にすることにより、コントローラと駆動集積回路間
の信号本数を減ずることが可能になる。

【００６４】本発明は、走査線数が増えた場合、すなわ
ち駆動集積回路（特にコモン側ＩＣ）の数が増えた場合
にも容易に対応が可能であり、特に高解像度ディスプレ
イに有効である。

【００６５】［実施例６］図２２は、本発明の第６の実
施例に係る表示装置駆動回路のデータ転送方式を示す物
理的概念図である。図２３は図２２の回路におけるセグ
メントドライバおよびコモンドライバのチップアドレス
をハード的に固定する方法を示す概念図である。図２２
および図２３において、２０１は表示装置（ＦＤＰ）、
２０２はセグメントドライバ、２０３はコモンドライ
バ、２０４は共通バス、２０５はチップアドレス端子、
２０６はバス基板、２０７は制御信号ライン、２０８は
コントロ−ラ、２１０はクロック信号（ＣＬＫ）ライン
である。図２４は、図２２の回路におけるセグメントド
ライバ２０２へのデータ転送方法を示す模式図である。

【００６６】本実施例においては、図２２に示すように
コントロ−ラ２０８と表示装置２０１を駆動するドライ
バ２０２，２０３を同一のバス２０４でつなぎ、図２４
に示すデータ構成でチップアドレス、ピンアドレス、ビ
デオデータ、およびデータ識別信号を時分割で転送す
る。そして、コモンドライバ２０３の出力ピンの指定お
よびセグメントドライバ２０２の全数（もしくは変化
点）のビデオ情報の転送を一水平走査期間内に完了し、
表示装置２０１を駆動する。

【００６７】図２５は、図２２および図２３の回路にお
けるコモンドライバ２０３（２０３−１，２０３−２，
２０３−３，‥‥）が受け取る情報について詳しく説明
する図で、１６ビット幅のバス２０４上のデータ構成と
制御信号のタイミングを示す図である。

【００６８】次に，図２２〜２５を参照しながら、コモ
ンドライバ２０３の動作を説明する。ここで、コモンド
ライバ２０３は、各種インターレース走査等のために出
力ピンアドレスの指定を必要とするものについて述べ
る。制御信号が“１”のとき、各コモンドライバ２０３
は、バス２０４上のデータをチップアドレス情報である
と認識する。各コモンドライバ２０３は、図２３に示す
ように複数のチップアドレス端子２０５をプリント基板
２０６上でグランド（ＧＮＤ、例えば“０”に対応）あ
るいはＶＣＣ（上の基準電位、例えば“１”に対応）に
固定することで固有のチップアドレスを与えられてい
る。バス２０４上のチップアドレスデータが自身のチッ
プアドレスと同一であるとき、コモンドライバ２０３は
この後のデータを自身のピンアドレス情報であると認識
して取り込む。このようにして各ピンアドレス情報を転
送する本実施例のデータ転送方式を採ることによれば、
走査線数が増えた場合でも信号線の数を増やすことなく
データを転送することが可能となり、今後の大画面高精
細表示に対して特に有効である。

【００６９】図２６は、図２２および図２３の回路にお
けるセグメントドライバ２０２（２０２−１，２０２−
２，２０２−３，‥‥）が受け取る情報について詳しく
説明するもので、１６ビット幅のバス２０４上のデータ
構成と制御信号のタイミングを示す図である。図２７
は、図２２の回路におけるセグメントドライバの構成を
示すブロック図である。

【００７０】次に、図２２〜２４および図２６〜２７を
参照しながら、セグメントドライバ２０２の動作を説明
する。制御信号が“１”のとき、各セグメントドライバ
２０２は、バス２０４上のデータをチップアドレス情報
であると認識する。各セグメントドライバ２０２は、図
２３に示すように複数のチップアドレス端子２０５をプ
リント基板２０６上でグランド（ＧＮＤ、例えば“０”
に対応）あるいはＶＣＣ（上の基準電位、例えば“１”
に対応）に固定することで固有のチップアドレスを与え
られている。バス２０４上のチップアドレスデータが自
身のチップアドレスと同一であるとき、セグメントドラ
イバ２０２はこの後のデータを自身のビデオデータ情報
であると認識する。１６ビットのバス幅で例えば１０ク
ロック分のデータが転送されると１６０ビット分のビデ
オデータの転送が完了する。セグメントドライバ２０２
は、新たなデータが送られてくるまではそれまでのデー
タを保持し、保持されたデータに従って表示装置を駆動
する。従って、本実施例によるデータ転送方式によれば
コントロ−ラ側でビデオデータの変化を検知し、変化し
た部分（ドライバ単位）のみのデータを転送することに
よって平均データ転送量を減らすことを可能にし、消費
電力の低減や輻射ノイズの低減に寄与する。

【００７１】［実施例７］図２８は、本発明の第７の実
施例に係るデータ転送方式を示す物理的概念図である。
すなわち、この第７の実施例の駆動回路は、コモンドラ
イバ２０３を表示装置２０１の左右に配置し、セグメン
トドライバ２０２を表示装置１の上下に配置して表示装
置２０１の４辺を囲むように共通のバスライン２０４で
結んだものである。この第７の実施例によれば、表示装
置２０１の４辺にバス基板（プリント基板）２０６を必
要とする程、走査線数が多い場合でもコントローラ２０
８からの信号線数は変わることなく、極めて省スペース
の配線とすることができる。また、表示装置２０１の４
辺にリング状にバス基板２０６を配置し、各ドライバ２
０２，２０３およびコントローラ２０８は同一のバスラ
イン２０４で結ばれているため、バスライン２０４上の
任意の箇所にコントローラ２０８との接続点を設けるこ
とが可能となり、外部との接続性が高まる。

【００７２】以上のように、本発明によれば、セグメン
ト信号線とコモン信号線とを共通バス化し、コントロー
ラから送出されるデータフォーマットを共有化し、制御
データ付データ転送方式を採ることにより、コントロー
ラと駆動集積回路間の信号本数を減らすことが可能にな
る。

【００７３】また、駆動集積回路（特にセグメント側Ｉ
Ｃ）に変化データのみを転送することにより平均的なデ
ータ転送量を減らすことが可能となる。

【００７４】さらには、駆動集積回路（特にコモン側Ｉ
Ｃ）の数が増えた場合にも容易に対処が可能であり、特
に高解像度ディスプレイに有効である。

【００７５】さらには、バスラインをリング状に配置す
ることで、バスラインの任意の箇所にコントローラとの
接続点を設けることが可能になり、外部との接続性が向
上する。

【００７６】［実施例８］図２９は、本発明の第８の実
施例に係る表示装置駆動回路の示す物理的概念図、図３
０は、図２９の回路における情報側ドライバ３０２およ
び走査側ドライバ３０３のチップアドレスをハード的に
固定する方法を示す模式図である。図において、３０１
は表示装置（パネル）、３０２は情報側（セグメント）
ドライバ、３０３は走査側（コモン）ドライバ、３０４
は共通バス、３０５はチップセレクト端子、３０６はバ
ス基板（プリント板）、３０７はクロック信号、３０８
はコントローラ、３０９は制御信号である。

【００７７】図３１は、図２９の回路におけるデータ転
送方式を示す模式図である。図３２は、図２９の回路に
おける走査側ドライバ３０３のデータフォーマットを示
す図である。図３３は、図２９の回路における情報側ド
ライバ３０２のデータフォーマットを示す図である。図
３４は、図２９の回路におけるデータ識別信号の構成を
示す図である。図３５は、図２９の回路における情報側
ドライバ３０２の構成を示すブロック図である。

【００７８】図２９に示すように表示装置３０１を駆動
するドライバ３０２，３０３を同一のバス３０４でつな
ぎ、前記バス３０４に図３１，図３２に示すデータ構成
でチップアドレス情報、ピンアドレス情報、ビデオデー
タ情報、データ識別信号、波形情報、モード設定情報、
そしてテストモード情報を乗せて時分割で転送する。

【００７９】走査側ドライバ３０３は制御信号が”１”
のとき、バス３０４上のデータをチップアドレス情報と
データ識別信号であると認識する。各走査側ドライバ３
０３は図３０に示すように複数のチップアドレス端子３
０５をプリント基板３０６上でグランド（ＧＮＤ）ある
いはＶＣＣ（上の基準電位）に固定することで固有のチ
ップアドレスを与えられている。バス３０４上のチップ
アドレスデータが自身のチップアドレスと同一であると
き、走査側ドライバ３０３はこの後の情報が自身の情報
であることを認識する。また、チップアドレスと同時に
送られてくるデータ識別信号の組み合わせすなわち図３
４に示すテーブルに従ってこの後の情報がピンアドレス
情報であるか走査モード情報であるか波形情報であるか
を判断して取り込む。このとき受け取ったデータがピン
アドレス情報であったとき、走査側ドライバ３０３は前
記ピンアドレス情報で指定された出力ピンから走査モー
ド情報と波形情報すなわち図３６および図３７の対応テ
ーブルに従った電圧を表示装置３０１に印加する。この
とき、走査モード情報と波形情報は新たな情報が送られ
てくるまでは以前の情報を保持しており、これに従った
出力をする。

【００８０】情報側ドライバ３０２は制御信号が”１”
のとき、バス上のデータをチップアドレス情報とデータ
識別信号であると認識する。各情報側ドライバ３０２は
図３０に示すように複数のチップアドレス端子３０５を
プリント基板３０６上でグランド（ＧＮＤ）あるいはＶ
ＣＣ（上の基準電位）に固定することで固有のチップア
ドレスを与えられている。バス３０４上のチップアドレ
スデータが自身のチップアドレスと同一であるとき、情
報側ドライバ３０２はこの後の情報が自身の情報である
ことを認識する。また、チップアドレスと同時に送られ
てくるデータ識別信号の組み合わせすなわち図３４に示
すテーブルに従ってこの後の情報がビデオデータ情報で
あるか波形情報であるかテストモード情報であるかを判
断して取り込む。このとき受け取ったデータがビデオデ
ータ情報であったとき、情報側ドライバ３０２は自身の
出力ピン分のビデオデータを受け取った後、波形情報と
テストモード情報すなわち図３７の対応テーブルに従っ
た電圧を出力波形制御クロック信号に同期して表示装置
３０１に印加する。このとき、波形情報は新たな情報が
送られてくるまでは以前の情報を保持しており、これに
従った出力をする。

【００８１】以上のデータ転送を一水平走査期間内に走
査側と情報側の全てのドライバ３０２，３０３に対して
行なうことで、一水平走査期間内のデータ転送を完了す
る。また、モード設定信号や波形情報信号は走査を行な
わない休止期間を利用して転送する。例えば１０２４本
の走査ラインを持つ表示装置においては１画面をリフレ
ッシュする間に１回モード設定信号や波形情報信号を更
新したとしても１０２４分の１回の割り込みだけであ
り、表示品位になんら影響を与えることはない。

【００８２】以上説明したように、本発明によると、コ
ントローラから走査側／情報側ドライバへ送出されるデ
ータフォーマットを共有化し、共通バス上に走査側ドラ
イバのチップアドレス情報、ピンアドレス情報、波形情
報およびモード設定情報と情報側ドライバのチップアド
レス情報、ビデオデータ情報、波形情報およびテストモ
ード情報とこれらを識別する制御データを乗せて時分割
で転送するデータ転送方式にすることにより、コントロ
ーラとドライバ間の信号線数を減ずることを可能にして
筐体内に占めるケーブルやプリント板の割合を減じ、筐
体を小型化するとともにコストダウンに寄与する。ま
た、信号線数の削減によって輻射ノイズの低減にも寄与
する。さらには、波形情報やモード設定情報をドライバ
毎に別個に転送して、ドライバ毎に任意な波形を出力す
ることも可能にするものである。

【００８３】［実施例９］図３８は、本発明の第９実施
例に係る駆動回路の構成を示す。図３８において、図５
および図６の従来例と同一または対応する要素について
は同一符号を付し説明を省略する。図３８において、４
１３（４１３ａ，４１３ｂ，４１３ｃ）は各駆動回路４
０３（４０３ａ，４０３ｂ，４０３ｃ）の実装位置（チ
ップアドレス）を駆動回路自身に認識させるためのバス
基板４０５上のハードパターンによるＣＳ信号である。

【００８４】図３９は駆動回路４０３の具体的な構成例
を示したものである。同図において、４１４はコントロ
ーラから転送されるスタートビット（ＳＢ）信号とバス
基板から得られる実装位置情報から各駆動回路４０３
ａ，４０３ｂ，４０３ｃの画像データの取り込み開始ま
でのクロックカウント数を計算し、カウンタにカウント
数をセットするクロックカウント数設定回路、４１５は
クロックカウント数設定回路４１４によりセットされた
カウント数をカウントし、カウント終了後駆動回路にデ
ータを取り込むために、後述する第１ラッチ回路４１７
をイネーブルにするクロックカウンタ部、４１６はクロ
ックとクロックカウンタ４１５より出力されるイネーブ
ル信号とのＡＮＤを取り、その結果を後述する第１ラッ
チ回路に出力するＡＮＤ回路、４１７はＡＮＤ回路４１
６から送られてくる信号に同期して、データバスから画
像データを順次取り込み、取り込み終了後次段のラッチ
回路４１８に画像データを送る第１ラッチ回路、４１８
は第１ラッチ回路４１７からの画像データを受け、各駆
動回路に１ライン分を取り込ませた後、画像データを一
斉に送出する第２ラッチ回路である。

【００８５】図３８の駆動回路のタイミングチャートを
図４０に示す。図４０の（ａ）はデータバス４０９に流
れる画像データ、（ｂ）は各駆動回路４０３ａ〜ｃ内の
クロックカウンタ部４１５ａ〜ｃから出力されるイネー
ブル信号、（ｃ）はＡＮＤ回路４１６から出力される第
１ラッチ回路４１７の画像データ取り込み用の同期信
号、（ｄ）および（ｅ）は、第１ラッチ回路４１７ａ〜
ｃおよび第２ラッチ回路４１８ａ〜ｃの画像データの取
り込み動作を表わしている。

【００８６】以下、図５の画像表示装置に図３８および
図３９に示す駆動回路を適用した装置についての動作原
理を説明する。なお、ここでは画像データバス４０９の
バス幅は４０８ビットであり、１つの駆動回路が取り込
む画像データは１６０クロック分であるものとする。

【００８７】コントローラ４０６から転送されたスター
トビットＳＢはデータバス４０９を通じ、各駆動回路の
クロックカウント数設定回路４１４に入力される。一
方、バス基板４０５のハードパターンから駆動回路の実
装位置（チップアドレス）情報４１３がクロックカウン
ト数設定回路４１４に入力される。クロックカウント数
設定回路４１４では、この２種類の入力信号から、駆動
回路がデータバス４０９から画像データの取り込みを開
始する時期を算出する。例えば、図３８中の駆動回路４
０３ａ〜ｃの場合を考えてみると、スタートビットを受
けた駆動回路４０３ａのクロックカウント数設定回路４
１４は、バス基板からの実装位置情報４１３ａからスタ
ートビットの後の画像データが自分の取り込むべきもの
であると認識し、すぐにクロックカウンタ部４１５ａか
らイネーブル信号を出力する。ＡＮＤ回路４１６ａはこ
のイネーブル信号が入力することで、クロック４１０に
同期した、第１ラッチ回路４１７ａのデータ取り込みの
信号を生成する。第１ラッチ回路４１７ａはＡＮＤ回路
４１６ａより出力された信号を受け、データバス４０９
から順次データを取り込んでゆく。この作業は、クロッ
クカウンタ４１５ａが１６０クロック分をカウントした
後、イネーブル信号をリセットすることで完了する。１
６０カウント分の画像データの格納終了とともに、第２
ラッチ回路４１８ａに向けてデータを転送し、コントロ
ーラからのドライブ信号の入力があるまでデータを保持
し続ける。駆動回路４０３ｂは、クロックカウント数設
定回路４１４ｂにスタートビットＳＢが入力した時に、
自分の実装位置情報４１３ｂを認識し、スタートビット
ＳＢの入力後、１６１カウント目からのデータを自分の
取り込むべき画像データであると判断し、取り込み開始
までのクロックカウント数１６０をクロックカウント部
４１４ｂにセットする。クロックカウント部４１４ｂで
は設定されたクロックカウント数をカウントし、カウン
ト終了後、前記駆動回路４０３ａと同様の手順でデータ
バス４０９から画像データに取り込んでいく。以下同様
の作業が各駆動回路ごとに行われる。全部の駆動回路に
画像データの取り込みが終了した後、コントローラから
のドライブ信号を全部の第２ラッチ回路４１８ａ〜ｃに
入力し、表示部４０１に向けて、一斉にデータを送出す
る。

【００８８】以上述べたように、コントローラ４０６か
ら送出される画像データの先頭に、スタートビットをつ
けて転送し、かつバス基板５上に駆動回路の実装位置を
駆動回路自身に認識させるためのハードバターンを設
け、その情報を基に画像データを取り込むタイミングを
駆動回路自身が決定することにより、コントローラから
のＣＳ信号が不要となる。これにより、駆動回路数増加
に対しても、ＣＳなどの制御信号数を増やすことなく各
駆動回路に画像データを取り込ませることが出来る。

【００８９】［実施例１０］本発明の第１０の実施例に
係る駆動回路の構成例を図４１に示す。第１０の実施例
の特徴は、図４０のものに加え、スタートビット内に画
像データの取り込みを開始する駆動回路を指定する信号
を設定し、かつ駆動回路内のクロックカウント数設定回
路４１４の前段に、取り込みを開始する駆動回路が何処
なのか、または自身は何クロック目から画像データの取
り込みを開始するのかを判断するための画像データ取り
込み開始判定回路４１９を具備している点である。

【００９０】スタートビットＳＢを受けた全ての駆動回
路４０３の取り込み開始判定回路４１９は、送られてく
る画像データをどの駆動回路から取り込みを開始するか
を判断し、その情報を次段のクロックカウント数設定回
路４１４に伝達する。クロックカウント数設定回路４１
４では、画像データの取り込みを開始する駆動回路情報
とバス基板４０５上のハードパターンによる自身の実装
位置情報４１３をもとに、データバス４０９からの画像
データの取り込み開始までのクロック数をクロックカウ
ンタ部４１５にセットする。それ以後の動作は前記第９
の実施例と同様である。

【００９１】以上により、前記第９の実施例で述べた効
果に加え、コントローラからの画像データ転送が書き換
えを必要とする部分からとなり、データバスへの画像転
送効率の向上を図ることが出来る。

【００９２】以上述べたように、本発明によれば、コン
トローラから送出される画像データの先頭に、スタート
ビットを付し、かつバス基板上に駆動回路の実装位置を
駆動回路自身に認識させるためのハードバターンを設
け、その情報を基に画像データを取り込むタイミングを
駆動回路自身が決定する回路を設けることにより、ＣＳ
信号をコントローラから供給する必要がない。これによ
り、駆動回路数増加に対しても、ＣＳなどの制御信号数
を増やすことなく各駆動回路に画像データを取り込ませ
る系を形成することが出来る。加えて制御信号ライン数
の増加が抑制されるため、不要輻射等のノイズ抑制の観
点からも有効である。

【００９３】さらに、スタートビット内に画像データの
読み出しを開始する駆動回路を指定する信号を設定し、
かつ駆動回路に、クロックカウント数設定回路の前段に
取り込みを開始する駆動回路が何処かを判断するための
回路を具備することで、コントローラからの画像データ
転送が、書き換えを必要とする部分からとなり、データ
バスへの画像転送効率の向上を図ることが出来る。

【図面の簡単な説明】

【図１】従来のデータ転送方式を示す物理的概念図で
ある。

【図２】従来のデータ転送方式を示す模式図である。

【図３】従来のデータ転送方式を示すタイミングチャ
ートである。

【図４】従来のデータ転送方式におけるセグメントド
ライバの構成を示す図である。

【図５】一般的な画像表示装置の構成を示す物理的概
念図である。

【図６】従来の駆動回路の構成を示す図１に対応する
ブロック図である。

【図７】本発明の第１の実施例に係るデータ転送方式
を示す物理的概念図である。

【図８】本発明の第１の実施例においてハード的にチ
ップアドレスを与える方式を示す概念図である。

【図９】本発明の第１の実施例におけるデータ転送方
式を示す模式図である。

【図１０】本発明の第１の実施例のデータ転送方式を
示すタイミングチャートである。

【図１１】本発明の第１の実施例におけるセグメント
ドライバの構成を示す図である。

【図１２】本発明の第１の実施例のデータ転送方式に
おけるブロック分割方式を示す表である。

【図１３】本発明の第２の実施例に係るデータ転送方
式を示すタイミングチャートである。

【図１４】本発明の第２の実施例におけるセグメント
ドライバの構成を示す図である。

【図１５】本発明の第３の実施例に係るデータ転送方
式を示す物理的概念図である。

【図１６】本発明の第３の実施例においてハード的に
チップアドレスを与える方式を示す概念図である。

【図１７】本発明の第３の実施例におけるデータ転送
方式を示す模式図である。

【図１８】本発明の第３実施例におけるデータ転送方
式を示すタイミングチャ−トである。

【図１９】本発明の第４の実施例におけるデータ転送
方式を示すタイミングチャ−トである。

【図２０】本発明の第５の実施例におけるデータ転送
方式を示すタイミングチャ−トである。

【図２１】本発明の第５の実施例のデータ転送方式に
おけるアドレッシング方法を示すテーブルである。

【図２２】本発明の第６の実施例に係るデータ転送方
式を示す物理的概念図である。

【図２３】本発明の第６の実施例においてハード的に
チップアドレスを与える方式を示す概念図である。

【図２４】本発明の第６の実施例におけるデータ転送
方式を示す模式図である。

【図２５】本発明の第６の実施例におけるコモンドラ
イバのデータ転送方式を示すタイミングチャ−トであ
る。

【図２６】本発明の第６の実施例におけるセグメント
ドライバのデータ転送方式を示すタイミングチャ−トで
ある。

【図２７】本発明の第６の実施例におけるセグメント
ドライバの構成を示す回路図である。

【図２８】本発明の第７の実施例に係るデータ転送方
式を示す物理的概念図である。

【図２９】本発明の第８の実施例に係るデータ転送方
式を採用した表示装置駆動回路を示す物理学的概念図で
ある。

【図３０】図２９の回路における各ドライバのチップ
アドレスをハード的に固定する方法を示す模式図であ
る。

【図３１】図２９の回路におけるデータ転送方式を示
す模式図である。

【図３２】図２９の回路における走査側ドライバのデ
ータフォーマットを示す図である。

【図３３】図２９の回路における情報側ドライバのデ
ータフォーマットを示す図である。

【図３４】図２９の回路におけるデータ識別信号の構
成を示す図である。

【図３５】図２９の回路における情報側ドライバの構
成を示すブロック図である。

【図３６】従来のデータ転送方式の走査側ドライバに
おける波形情報信号の組み合わせと出力電圧の関係を示
す対応テーブルである。

【図３７】従来のデータ転送方式の情報側ドライバに
おけるテストモード信号の組み合わせと出力電圧の関係
を示す対応テーブルである。

【図３８】本発明の第９の実施例に係る駆動回路の構
成を示すブロック図である。

【図３９】図３８の駆動回路のより具体的な構成を示
すブロック図である。

【図４０】図３８の駆動回路の動作を示すタイミング
チャートである。

【図４１】本発明の第１０の実施例に係る駆動回路の
構成を示す図２に対応するブロック図である。

【図４２】本発明のデータ転送方式を採用した表示装
置を示す図である。

【図４３】本発明のデータ転送方式を採用した表示装
置を示す図である。

【符号の説明】

１：表示装置（パネル）、２：情報線側駆動集積回路
（セグメントドライバ）、３：共通バス、４：チップセ
レクト端子、５：セグメントバス基板、６：制御信号、
７：データバス、８：クロック信号、９：シリアルデー
タ入力信号、１０：コントローラ、１０１：バス、１０
２：走査線側駆動集積回路（コモンドライバ）、１０
３：固定チップアドレス入力ピン、１０４：コモンバス
基板、１０５：コントロ−ラ、１０６：制御信号線、１
０７：クロック信号線、１０８：チップセレクト信号
線、１０９：ピンアドレス信号バス、１１０：表示装置
（パネル）、１１１：情報線側駆動集積回路（セグメン
トドライバ）、１１２：セグメントバス基板、２０１：
表示装置（パネル）、２０２：情報線側駆動集積回路
（セグメントドライバ）、２０３：走査線側駆動集積回
路（コモンドライバ）、２０４：共通バス、２０５：チ
ップセレクト端子、２０６：バス基板、２０７：制御信
号ライン、２０８：コントロ−ラ、２０９：データバ
ス、２１０：クロック信号ライン、３０１：表示装置
（パネル）、３０２：情報側（セグメント）ドライバ、
３０３：走査側（コモン）ドライバ、３０４：共通バ
ス、３０５：チップセレクト端子、３０６：バス基板
（プリント板）、３０７：クロック信号、３０８：コン
トローラ、３０９：制御信号、４０１：表示部、４０
２：走査ライン駆動回路、４０３，４０３ａ〜ｃ：情報
ライン駆動回路、４０４：走査ライン用バス基板、４０
５：情報ライン用バス基板、４０６：コントローラ、４
０７，４０８：ケーブル、４０９：データバス、４１
０：クロック、４１１：ＣＳ信号、４１２：ドライブ信
号、４１３：ハードパターンによるＣＳ信号、４１４：
クロックカウント数設定回路、４１５：クロックカウン
タ部、４１６：ＡＮＤ回路、４１７：第１ラッチ回路、
４１８：第２ラッチ回路。

───────────────────────────────────────────────────── フロントページの続き (31)優先権主張番号特願平7−131183 (32)優先日平７(1995)５月２日 (33)優先権主張国日本（ＪＰ） (31)優先権主張番号特願平7−132643 (32)優先日平７(1995)５月８日 (33)優先権主張国日本（ＪＰ） (72)発明者伊奈謙三東京都大田区下丸子３丁目30番２号キヤノン株式会社内

Claims

【特許請求の範囲】

【請求項１】チップアドレス／ビデオデータ識別回路
と単位ドライバを有し、表示素子を駆動する為の複数の
情報側ドライバ回路へのデータ転送方式において、チップアドレスとビデオデータとを共通バスラインを介
して転送するとともに、ハードパターンにより設定され
た各ドライバ回路のチップアドレスとチップアドレス／
ビデオデータ識別用の制御信号とに応じて、各ドライバ
回路に選択的に該ビデオデータを入力することを特徴と
するデータ転送方式。
【請求項２】請求項１のデータ転送方式において、前
記各ドライバ回路は前記チップアドレス／ビデオデータ
識別回路と１個の単位ドライバとを有する集積回路チッ
プからなり、該各ドライバ回路は複数ピンのチップアド
レス端子を具備したことを特徴とするデータ転送方式。
【請求項３】請求項１のデータ転送方式において、前
記単位ドライバは新たなデータを受信するまで前のデー
タを保持し、これに従った出力をするデータラッチ手段
を有することを特徴とするデータ転送方式。
【請求項４】請求項１のデータ転送方式において、ビ
デオデータに変化のあった単位ドライバのデータだけを
転送することを特徴とするデータ転送方式。
【請求項５】請求項４のデータ転送方式において、前
記単位ドライバの出力ピンは複数のブロックに分けられ
ており、ビデオデータに変化のあったブロックのデータ
だけを転送することを特徴とするデータ転送方式。
【請求項６】請求項４のデータ転送方式において、前
記単位ドライバの出力ピンのうちスタートブロック信号
で指定される出力ピンブロックからエンドブロック信号
で指定される出力ピンブロックまでの間のデータだけを
転送することを特徴とするデータ転送方式。
【請求項７】チップアドレス／ピンアドレス識別回路
を具備し、表示素子を駆動する為の複数の走査側ドライ
バへのデータ転送方式において、チップアドレスとピン
アドレスとを共通バスラインを介して時分割で転送する
とともに、ハードパターンによって設定された各ドライ
バ回路のチップアドレスとチップアドレス／ピンアドレ
ス識別用の制御信号とに応じて、各ドライバ回路に選択
的にピンアドレスを入力することを特徴とするデータ転
送方式。
【請求項８】請求項７のデータ転送方式において、前
記ドライバ回路は、複数ピンのチップアドレス端子を具
備することを特徴とするデータ転送方式。
【請求項９】請求項７のデータ転送方式において、前
記チップアドレスは１クロックで送られることを特徴と
するデータ転送方式。
【請求項１０】請求項７のデータ転送方式において、
前記チップアドレスは２クロックで送られることを特徴
とするデータ転送方式。
【請求項１１】表示素子を駆動するドライバ回路への
データ転送方式において、走査側ドライバと情報側ドラ
イバへのデータ転送を該走査側ドライバへのデータと該
情報側ドライバへのデータとを共通バスラインを介して
時分割に転送することを特徴とするデータ転送方式。
【請求項１２】請求項１１のデータ転送方式におい
て、前記走査側ドライバおよび前記情報側ドライバは、
ハードパターンによって設定されたチップアドレスを有
することを特徴とするデータ転送方式。
【請求項１３】請求項１１のデータ転送方式におい
て、前記走査側ドライバへのデータは、チップアドレス
とピンアドレスからなることを特徴とするデータ転送方
式。
【請求項１４】請求項１１のデータ転送方式におい
て、前記情報側ドライバへのデータは、チップアドレス
とビデオデータからなることを特徴とするデータ転送方
式。
【請求項１５】請求項１１のデータ転送方式におい
て、前記走査側ドライバおよび情報側ドライバは、複数
ピンのチップアドレス端子を具備することを特徴とする
データ転送方式。
【請求項１６】請求項１１のデータ転送方式におい
て、前記情報側ドライバは、新たなデータを受信するま
で前のデータを保持し、これに従った出力をするデータ
ラッチ手段を有することを特徴とするデータ転送方式。
【請求項１７】請求項１１のデータ転送方式におい
て、ビデオデータに変化のあったドライバのデータだけ
を転送することを特徴とするデータ転送方式。
【請求項１８】請求項１１のデータ転送方式におい
て、前記表示素子の四辺に前記ドライバ回路を配し、前
記共通バスをリング状に形成したことを特徴とするデー
タ転送方式。
【請求項１９】駆動情報を生成するコントローラと、
該コントローラから前記駆動情報を受けて表示素子を駆
動する走査側ドライバとを有する表示装置のデータ転送
方式において、前記コントローラから前記走査側ドライ
バへの駆動データとして該走査側ドライバのチップアド
レスと出力ピンアドレスと制御情報を時分割で転送する
ことを特徴とする表示装置のデータ転送方式。
【請求項２０】前記制御情報は出力波形情報を含むこ
とを特徴とする請求項１９記載のデータ転送方式。
【請求項２１】前記制御情報は走査モード情報を含む
ことを特徴とする請求項１９記載のデータ転送方式。
【請求項２２】前記走査側ドライバはハードパターン
によって設定されたチップアドレスをもつことを特徴と
する請求項１９記載のデータ転送方式。
【請求項２３】前記走査側ドライバは新たな出力制御
情報を受信するまで前の出力制御情報を保持し、これに
従った出力をするラッチ手段を有することを特徴とする
請求項１９記載のデータ転送方式。
【請求項２４】駆動情報を生成するコントローラと、
該コントローラから前記駆動情報を受けて表示素子を駆
動する情報側ドライバを有する表示装置のデータ転送方
式において、前記コントローラから前記情報側ドライバ
への駆動データとして該情報側ドライバのチップアドレ
スとビデオデータと制御情報をバスラインを用いて時分
割で転送することを特徴とする表示装置のデータ転送方
式。
【請求項２５】前記制御情報は出力波形情報を含むこ
とを特徴とする請求項２４記載のデータ転送方式。
【請求項２６】前記制御情報はテストモード情報を含
むことを特徴とする請求項２４記載のデータ転送方式。
【請求項２７】前記情報側ドライバはハードパターン
によって設定されたチップアドレスを有することを特徴
とする請求項２４記載のデータ転送方式。
【請求項２８】前記情報側ドライバは新たな出力制御
情報を受信するまで前の出力制御情報を保持し、これに
従った出力をするラッチ手段を有することを特徴とする
請求項２４記載のデータ転送方式。
【請求項２９】請求項１９記載の走査側ドライバと請
求項２４記載の情報側ドライバを備えることを特徴とす
る表示装置データ転送方式。
【請求項３０】表示部と、該表示部を駆動するための
複数の駆動回路と、該駆動回路に供給する電源や制御信
号を生成する制御手段と、該制御手段にて生成された電
源および制御信号を、前記駆動回路に供給するためのバ
ス基板とを有する表示装置のデータ転送方式において、前記制御手段から転送される画像データの先頭に転送開
始を宣言するスタートビットを付し、前記バス基板に設
けられた前記駆動回路の実装位置を認識させるためのハ
ードパターンに応じて、前記各駆動回路に画像データを
取り込むタイミングを決定することを特徴とするデータ
転送方式。
【請求項３１】画像データの取り込みを開始する駆動
回路を指定する情報を前記スタートビットに付すことを
特徴とする請求項３０のデータ転送方式。
【請求項３２】表示素子と、該素子を駆動する為の複
数の駆動回路とを有し、該複数の駆動回路に、該複数の駆動回路のうちの１つを
選択する駆動回路選択信号を、共通のバスを介して、供
給する回路を有する表示装置。
【請求項３３】各駆動回路は、該駆動回路が配置され
ている位置の情報を設定する手段を有している請求項３
２記載の表示装置。
【請求項３４】該手段は配線パターンである請求項３
３記載の表示装置。
【請求項３５】該手段は該駆動回路の外部にある請求
項３３記載の表示装置。
【請求項３６】該手段は、共通配線基板に設けられて
いる請求項３３記載の表示装置。
【請求項３７】該バスを介して駆動情報信号を供給す
る請求項３２記載の表示装置。
【請求項３８】該駆動情報信号は、ビデオデータであ
る請求項３７記載の表示装置。
【請求項３９】該駆動情報信号は、走査線選択信号で
ある請求項３７記載の表示装置。
【請求項４０】該駆動情報信号と該駆動回路選択信号
とを判別する為の制御信号を該バスとは異なるラインよ
り供給する請求項３７記載の表示装置。
【請求項４１】該ラインは１ビットの制御信号を送る
請求項４０記載の表示装置。
【請求項４２】該バスはそのバス巾が１６ビット以上
である請求項４０記載の表示装置。
【請求項４３】該バスを介して、ブロック選択信号を
送る請求項３２記載の表示装置。
【請求項４４】該バスを介して、走査モード情報を送
る請求項３２記載の表示装置。
【請求項４５】該バスを介して、波形データ情報を送
る請求項３２記載の表示装置。
【請求項４６】該バスを介して、テストモード情報を
送る請求項３２記載の表示装置。
【請求項４７】別のラインを介して該駆動回路にクロ
ック信号を送る請求項３２記載の表示装置。
【請求項４８】別のラインを介して該駆動回路にドラ
イブ信号を送る請求項３２記載の表示装置。
【請求項４９】各駆動回路は１チップＩＣである請求
項３２記載の表示装置。
【請求項５０】各駆動回路は、ラッチ回路を含む請求
項３２記載の表示装置。
【請求項５１】各駆動回路は、位置情報検出回路を含
む請求項３２記載の表示装置。
【請求項５２】該位置情報検出回路は、クロックカウ
ント数設定回路である請求項５１記載の表示装置。
【請求項５３】該位置情報検出回路は、比較器である
請求項５１記載の表示装置。
【請求項５４】各駆動回路はデコーダを含む請求項３
２記載の表示装置。
【請求項５５】各駆動回路は、該バスの出力と制御信
号とを入力とする論理積回路と、該論理積回路の出力と
位置情報とを比較する比較器と、該比較器の出力と該バ
スの出力とを入力する論理積回路と、を有する請求項３
２記載の表示装置。
【請求項５６】該複数の駆動回路は、２種類の１チッ
プＩＣからなる請求項３２記載の表示装置。
【請求項５７】該複数の駆動回路の一方は走査側ドラ
イバーであり、他方は情報側ドライバーである請求項５
６記載の表示装置。
【請求項５８】該バスを介して、ビデオデータと走査
線選択信号とが時系列に送られる請求項５７記載の表示
装置。
【請求項５９】該表示素子は、アクティブマトリクス
型液晶素子である請求項３２記載の表示装置。
【請求項６０】該表示素子はプラズマディスプレイで
ある請求項３２記載の表示装置。
【請求項６１】該表示素子は、電子放出素子である請
求項３２記載の表示装置。
【請求項６２】該表示素子は強誘電性液晶素子である
請求項３２記載の表示装置。
【請求項６３】表示素子と、該素子を駆動する為の複
数の駆動回路と、該複数の駆動回路に接続された共通配
線基板と、を有し、該共通配線基板のバスを介して、該複数の駆動回路のう
ち１つを選択する駆動回路選択信号と選択された駆動回
路に供給する駆動情報信号とを時系列に、該複数の駆動
回路に供給する回路とを有する表示装置。
【請求項６４】該駆動回路は、それが配置された位置
情報を検出する回路を有する請求項６３記載の表示装
置。
【請求項６５】該バスには更に走査モード情報、波形
データ情報、テストモード情報のいずれかが供給される
請求項６３記載の表示装置。
【請求項６６】表示素子と、該表示素子を駆動する為
の複数の駆動回路と、該複数の駆動回路に接続された共
通配線基板とを有し、該共通配線基板のバスを介して、走査線を選択する為の
走査線情報信号と情報線に供給される表示データとを時
系列に、該複数の駆動回路に供給する回路を有する表示
装置。
【請求項６７】駆動回路を選択する為の駆動回路選択
信号を該バスを介して送る請求項６６記載の表示装置。
【請求項６８】該駆動回路はそれが配置された位置情
報を放出する回路を有する請求項６６記載の表示装置。
【請求項６９】表示素子と、該素子を駆動する為の複
数の駆動回路と、該複数の駆動回路に接続された共通配
線基板とを有し、該共通配線基板には、該駆動回路が配置される位置情報
を定める為の手段が設けられている表示装置。
【請求項７０】該手段は、配線パターンである請求項
６９記載の表示装置。
【請求項７１】該駆動回路は、駆動回路選択信号を検
出する回路を有する請求項６９記載の表示装置。
【請求項７２】該駆動回路は、駆動回路選択信号と該
位置情報とに基づいて、駆動情報信号を処理する請求項
６９記載の表示装置。
【請求項７３】該複数の駆動回路は、情報側ドライバ
ーである請求項６３または６９記載の表示装置。
【請求項７４】該駆動情報信号はビデオデータである
請求項６３記載の表示装置。
【請求項７５】該複数の駆動回路は、デコーダとラッ
チ回路とを含む請求項６３、６６または６９記載の表示
装置。
【請求項７６】該共通配線基板の１ビットのラインを
介して該駆動回路選択信号と該駆動情報信号とを判別す
る制御信号を該駆動回路に供給する請求項６３、６６ま
たは６９記載の表示装置。
【請求項７７】該駆動回路選択信号と該駆動回路の位
置情報とを比較する回路を有する請求項６３、６６また
は６９記載の表示装置。
【請求項７８】該共通配線基板に該駆動回路の位置情
報を定める電気回路が設けられている請求項６３、６６
または６９記載の表示装置。
【請求項７９】該複数の駆動回路は走査側ドライバー
である請求項６３または６９記載の表示装置。
【請求項８０】該複数の駆動回路は走査側及び情報側
ドライバーである請求項６３、６６または６９記載の表
示装置。
【請求項８１】該駆動情報信号は走査線情報信号であ
る請求項６３または６６記載の表示装置。
【請求項８２】該駆動情報信号は走査線情報信号とビ
デオデータである請求項６３または６６記載の表示装
置。
【請求項８３】該共通配線基板の１ビットのラインを
介して、該駆動回路選択信号と走査線情報信号とを判別
する制御信号を該複数の駆動回路に供給する請求項６
３、６６または６９記載の表示装置。
【請求項８４】該駆動回路選択信号と並列に、駆動回
路内の情報線ブロックを選択するブロック選択情報を供
給する請求項６３、６６または６９記載の表示装置。
【請求項８５】該共通配線基板は多層配線基板である
請求項６３、６６または６９記載の表示装置。
【請求項８６】該駆動回路は１チップＩＣである請求
項６３、６６または６９記載の表示装置。
【請求項８７】該駆動回路はテープキャリアパッケー
ジされた１チップＩＣである請求項６３、６６または６
９記載の表示装置。
【請求項８８】該駆動回路は、四角形の表示素子の隣
り合う少なくとも２辺に設けられている。請求項６３、
６６または６９記載の表示装置
【請求項８９】該駆動回路は、四角形の表示素子の３
辺に設けられている請求項６３、６６または６９記載の
表示装置。
【請求項９０】該表示素子は、液晶パネル、プラズマ
デイスプレイパネル、電子放出素子、デジタルマイクロ
ミラーデバイスのいずれかである請求項６３、６６また
は６９記載の表示装置。
【請求項９１】該表示素子は、アクティブマトリクス
型液晶素子又は強誘電性液晶素子である請求項６３、６
６または６９記載の表示装置。
【請求項９２】駆動回路の配置位置情報を定める配線
パターンを有する請求項６３、６６または６９記載の表
示装置。
【請求項９３】該配線パターンには、第１の基準電位
又はそれと異なる第２の基準電位が与えられている請求
項６３、６６または６９記載の表示装置。