JPH04294389A - ドットマトリクス表示装置及びドットマトリクス表示装置における多重化表示ｒａｍへの書き込み方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、ＬＥＤドットマトリク
ス表示器、ランプマトリクス表示器、蛍光管マトリック
ス表示器又はプラズママトリックス表示器等で、ドット
マトリクス状に同一場所に２色若しくは２色以上の発光
体を配置した表示装置に係り、特にその表示装置に文字
や図を表示させるための２色若しくは２色以上分の多重
化された表示ＲＡＭ（多重化表示ＲＡＭ）に効率良くド
ットデータを書き込むことができるドットマトリクス表
示装置及びドットマトリクス表示装置における多重化表
示ＲＡＭへの書き込み方式に関する。

【０００２】

【従来の技術】従来のドットマトリクス状の表示装置に
ついて、ＬＥＤドットマトリクス表示装置を例に取り、
図９の回路構成ブロック図を使って説明する。

【０００３】ＬＥＤドットマトリクス表示装置における
各構成部分について説明すると、ＣＰＵ１は、アドレス
・バスを介してアクセスする装置を特定し、例えば、記
憶装置等（図示せず）内のデータにアクセスし、更にＣ
ＰＵ１はアドレス・バスによりマルチプレクサ（ＭＰＸ
）３のアドレスを指定して、バス・ドライバ４を開にし
て記憶装置等から画像データを表示ＲＡＭ（Ｖ−ＲＡＭ
）７へ書き込むようになっている。

【０００４】ＭＰＸ３は、ＣＰＵ１と画面コントローラ
２の切替器となっており、ＣＰＵ１がＶ−ＲＡＭ７に動
作するときはバス・ドライバ４は開となり、Ｖ−ＲＡＭ
７に画像データを書き込むことになり、画面コントロー
ラ２がＶ−ＲＡＭ７に動作するときはバス・ドライバ４
は閉となり、この時ＭＰＸ３は画面コントローラ２とＶ
−ＲＡＭ７を接続するようになっている。

【０００５】発振器５から発振されたクロックは、伝送
用分周器１０で１／８倍にされ、その後一方はパラレル
／シリアル変換器（Ｐ／Ｓ変換器）８に出力され、他方
は画面コントローラ用分周器６で１／８倍のクロックに
変換されて、画面コントローラ２に出力される。画面コ
ントローラ２は、入力されるクロックのタイミングによ
りＭＰＸ３を介してＶ−ＲＡＭ７にＣＰＵ１から与えら
れた表示アドレスを出力する。

【０００６】Ｖ−ＲＡＭ７は、画面コントローラ２から
ＭＰＸ３を通してＬＥＤ表示部９へ表示する内容に対応
する表示アドレスを受け取ることで、表示アドレスに対
応したデータを伝送用分周器１０の出力タイミングでＰ
／Ｓ変換器８を経由してＬＥＤ表示部９へ出力し、表示
するものである。

【０００７】従来のＬＥＤドットマトリクス表示装置で
は、図１０に示すように、ＬＥＤ表示部９と同じ容量の
プレーンをＶ−ＲＡＭ７内に１ないし２個持っており、
ドットイメージで表示内容を保持していたものである。 そして、表示内容を切り替えさせるには、このプレーン
の内容をＶ−ＲＡＭ７に書き込んで、ＣＰＵ１から画面
コントローラ２を介してＶ−ＲＡＭ７へ当該プレーンの
アドレスを指示することによってＬＥＤ表示部９の表示
画面を切り替えるというものであった。

【０００８】

【発明が解決しようとする課題】しかしながら、上記従
来のＬＥＤドットマトリクス表示装置では、ＬＥＤ表示
部９で１枚のプレーンを表示している間も、次に切り替
えるプレーンを用意するため、常にＣＰＵ１はＶ−ＲＡ
Ｍ７内にプレーンを書きに行く必要があるため、ＣＰＵ
１はその一定時間内で行っている仕事の殆どが、プレー
ン作成に占められることになり、ＬＥＤ表示部９の表示
画面が長いか、又は表示画面が大きい場合には、画面切
替え処理にＣＰＵ１によるプレーン作成の処理が間に合
わなくなるとの問題点があった。

【０００９】また、一度表示を終わったプレーンはすぐ
書き替えられる性質を持つため、繰り返し表示させよう
とすると、再度プレーンの書き替えを行わなければなら
ず、容易に繰り返し表示ができないとの問題点があった
。

【００１０】そこで、図５に示すＬＥＤドットマトリク
ス表示装置が提案されている。図５の表示装置の場合の
メモリ・マッピングは図６に示す如くである。

【００１１】図５のＬＥＤドットマトリックス表示装置
を説明すると、ＬＥＤ表示部９には表示ＲＡＭ（Ｖ−Ｒ
ＡＭ）７の内容が表示され、Ｖ−ＲＡＭ７はマルチプレ
クサ（ＭＰＸ）３を通して画面コントローラ２からＬＥ
Ｄ表示部９へ表示すべき内容に対応するアドレスを順次
受け取ることで、Ｖ−ＲＡＭ７内の画像データをパラレ
ル／シリアル（Ｐ／Ｓ）変換器８を経由してＬＥＤ表示
部９に出力する。

【００１２】ＬＥＤ表示部９は、内部に表示ドット数に
一致する横１ラスタ分のシフト・レジスタを有しており
、これを全ラスタ分スキャンさせて全表示画面を構成す
るようになっている。

【００１３】画面コントローラ２は、このＬＥＤ表示部
９のタイミングに合わせてクロック、表示アドレス、ラ
ッチ信号をＬＥＤ表示部９へ送り出し、ＬＥＤ表示部９
の表示画面を制御するものである。

【００１４】更に、図７に２色発光（赤：Ｒ、緑：Ｇ、
黄：ＲＧ同時点灯）のドットマトリクス表示装置の場合
における表示部周辺回路の回路構成ブロック図を示して
説明する。尚、この場合のメモリ・マッピングは図８に
示す。

【００１５】ＬＥＤ表示部９へは、Ｖ−ＲＡＭ（Ｒ）７
Ｒ　の内容は赤（Ｒ）のＬＥＤデータ（画像データ）と
して、Ｖ−ＲＡＭ（Ｇ）７Ｇ　の内容は緑（Ｇ）のＬＥ
Ｄデータとして表示されるものである。つまり、２色若
しくは２色以上を表示するために表示ＲＡＭが多重化さ
れている。

【００１６】ドットマトリクス状のＬＥＤ表示部９の１
ドットの中にはＲとＧの２つのＬＥＤチップが入ってい
るためＲ、Ｇ両データがある場所はＲ、Ｇ両方発光して
黄色として表示される。これによりＬＥＤ表示部９にお
いて文字や図として認識でき、しかも赤、緑、黄の鮮や
かな色を視認できる。

【００１７】Ｖ−ＲＡＭ（Ｒ）７Ｒ　、Ｖ−ＲＡＭ（Ｇ
）７Ｇ　はマルチプレクサ（ＭＰＸ）３を通し、画面コ
ントローラ２からＬＥＤ表示部９へ表示すべき内容に対
応するアドレスを順次受け取ることで、Ｒデータをパラ
レル／シリアル（Ｐ／Ｓ）変換器（Ｒ）８Ｒ　を経由し
、Ｇデータをパラレル／シリアル（Ｐ／Ｓ）変換器（Ｇ
）８Ｇ　を経由してそれぞれ出力するものである。

【００１８】Ｒ、Ｇ２色発光のＬＥＤ表示部９は内部に
表示ドット数に一致する横１ラスタ分のシフト・レジス
タをＲ、Ｇ２色分持っており、これを全ラスタ分スキャ
ンさせることで全表示画面を構成している。画面コント
ローラ２は、このＬＥＤ表示部９のタイミングに合わせ
てクロック、表示アドレス、ラッチ信号を送り出し、表
示画面を制御するものである。

【００１９】そして、上記ＬＥＤドットマトリックス表
示装置における多重化Ｖ−ＲＡＭへのＬＥＤデータ書き
込み方式では、図７のブロック図に示しているように、
Ｖ−ＲＡＭ（Ｒ）７Ｒ　、Ｖ−ＲＡＭ（Ｇ）７Ｇ　のＣ
Ｓ（チップセレクト）はデコーダ１１の出力部に接続さ
れており、またデコーダ１１の入力部は通常はアドレス
・バスとＣＰＵ１のＭＥ（メモリーイネーブル）に接続
されているため、ＣＰＵ１からデコーダ１１を介して各
Ｖ−ＲＡＭのアドレスに対するマッピングが一義的に決
定しており、決して一方のＶ−ＲＡＭにＬＥＤデータを
書き込みに行っても他方のＶ−ＲＡＭに影響が及ばない
ようになっている。

【００２０】つまり、ＣＰＵ１からＶ−ＲＡＭ（Ｒ）７
Ｒ　又はＶ−ＲＡＭ（Ｇ）７Ｇ　のいずれかのチップを
選択する選択信号が出力され、その選択信号をデコーダ
１１が解読して、ＬＥＤデータが書き込み可能であるこ
とを指示する書き込み可能指示信号をＶ−ＲＡＭ（Ｒ）
７Ｒ　又はＶ−ＲＡＭ（Ｇ）７Ｇ　のいずれかに与えて
、書き込み可能指示信号が与えられたＶ−ＲＡＭにのみ
バス・ドライバ４を介してデータ・バスからＬＥＤデー
タが書き込まれるようになっている。

【００２１】しかしながら、上記の多重化Ｖ−ＲＡＭの
書き込み方式では、ＬＥＤ表示器９の表示が赤単色もし
くは緑単色の表示の場合は問題とならないが、２色発光
の黄色の表示の場合は、例えば、Ｖ−ＲＡＭ（Ｒ）７Ｒ
　に書き込んでからＶ−ＲＡＭ（Ｇ）７Ｇ　に全く同一
の内容を書き込まなければならないし、または、黄色の
表示から一瞬に表示をクリアする時などは、Ｖ−ＲＡＭ
（Ｒ）７Ｒ　を先ずクリアしてからＶ−ＲＡＭ（Ｇ）７
Ｇ　をクリアしなければならなず、つまり、黄色の表示
に関する動作は、図５のＬＥＤドットマトリクス表示装
置と比べて２倍時間が掛かってしまうということになり
、黄色に関する書き換え部分が多い場合などはその処理
スピードに於いて特定時間内に処理できなくなるとの問
題点があった。

【００２２】本発明は上記実情に鑑みて為されたもので
、多重化表示ＲＡＭへの画像データの書き込み時間を短
縮し、単一の表示ＲＡＭと同じ時間で書き込みができる
ドットマトリクス表示装置及びドットマトリクス表示装
置における多重化表示ＲＡＭへの書き込み方式を提供す
ることを目的とする。

【００２３】

【課題を解決するための手段】上記例の問題点を解決す
るための請求項１記載の発明は、画像データが書き込ま
れる複数の多重化表示ＲＡＭと、前記複数の多重化表示
ＲＡＭに前記画像データを与え、前記複数の多重化表示
ＲＡＭのいずれかを選択する選択信号を出力するＣＰＵ
と、前記複数の多重化表示ＲＡＭに接続し、前記選択信
号を解読して前記複数の多重化表示ＲＡＭの内一つの表
示ＲＡＭに前記画像データの書き込み可能を指示する書
き込み可能指示信号を与えるデコーダとを有するドット
マトリクス表示装置において、前記デコーダと前記複数
の多重化表示ＲＡＭの間に、前記複数の多重化表示ＲＡ
Ｍ全体に前記画像データの書き込み可能状態を示す書き
込み可能状態信号が与えられると、連動スイッチの切り
替えによりいずれかの表示ＲＡＭに与えられた前記画像
データの書き込み可能指示信号の論理和を取って他の表
示ＲＡＭにも前記画像データの書き込み可能指示信号を
供給する出力器を設けたことを特徴としている。

【００２４】上記例の問題点を解決するための請求項２
記載の発明は、請求項１記載のドットマトリクス表示装
置における多重化表示ＲＡＭへの書き込み方式において
、ＣＰＵから出力器に複数の多重化表示ＲＡＭ全体への
画像データの書き込み可能状態を示す書き込み可能状態
信号が与えられると、前記出力器の連動スイッチが動作
し、前記ＣＰＵから出力された選択信号がデコーダで解
読され、前記出力器に前記画像データの書き込み可能指
示信号が出力されると、いずれかの表示ＲＡＭに与えら
れた前記画像データの書き込み可能指示信号の論理和を
取ってその他の表示ＲＡＭにも前記画像データの書き込
み可能指示信号を供給することを特徴としている。

【００２５】

【作用】請求項１記載の発明によれば、複数の多重化表
示ＲＡＭ全体に画像データが書き込まれる場合に、ＣＰ
Ｕから複数の多重化表示ＲＡＭ全体に画像データの書き
込み可能状態を示す書き込み可能状態信号が与えられる
と、連動スイッチの動作によりデコーダからいずれかの
表示ＲＡＭに出力された画像データの書き込み可能指示
信号の論理和を取って画像データの書き込み可能指示信
号を他の表示ＲＡＭにも出力する出力器を有するドット
マトリクス表示装置としているので、ドットマトリクス
表示器、ランプドットマトリクス表示器、蛍光管ドット
マトリクス表示器等のドットマトリクス状に同一場所に
２色若しくは２色以上の発光体を配置した表示器の２色
若しくは２色以上分の多重化された表示ＲＡＭへの画像
データの書き込みに必要な時間は色の多重化されてない
単色の表示装置の表示ＲＡＭへの画像データの書き込み
時間とほぼ同じ時間にできるため、多重化表示ＲＡＭの
場合のＣＰＵへの負荷を軽減できる。

【００２６】請求項２記載の発明によれば、請求項１記
載のドットマトリクス表示装置において、複数の多重化
表示ＲＡＭ全体に画像データが書き込まれる場合に、Ｃ
ＰＵから複数の多重化表示ＲＡＭ全体に画像データの書
き込み可能状態を示す書き込み可能状態信号が与えられ
ると、出力器の連動スイッチが動作して、デコーダから
いずれかの表示ＲＡＭに出力された画像データの書き込
み可能指示の書き込み可能指示信号の論理和を取り、書
き込み可能指示信号を他の表示ＲＡＭにも出力する多重
化表示ＲＡＭへの書き込み方式としているので、表示器
の２色若しくは２色以上分の多重化された表示ＲＡＭへ
の画像データの書き込みに必要な時間は色の多重化され
てない単色の表示装置の表示ＲＡＭへの画像データの書
き込み時間とほぼ同じ時間にできるため、多重化表示Ｒ
ＡＭの場合のＣＰＵへの負荷を軽減できる。

【００２７】

【実施例】本発明の一実施例について図面を参照しなが
ら説明する。図１は、本発明の一実施例に係るＬＥＤド
ットマトリクス表示装置の回路構成ブロック図である。 尚、図５、図７及び図９と同様の構成をとる部分につい
ては、同一の符号を付して説明する。

【００２８】本実施例のＬＥＤドットマトリクス表示装
置の構成は、ＣＰＵ１からのアドレス・バス、データ・
バスには画面コントローラ２、マルチプレクサ（ＭＰＸ
）３、デコーダ１１、重複式多重チップセレクト（ＣＳ
）出力器１２、バス・ドライバ４等が接続されている。

【００２９】また、赤色（Ｒ）の表示ＲＡＭ（Ｖ−ＲＡ
Ｍ（Ｒ））７Ｒと、緑色（Ｇ）の表示ＲＡＭ（Ｖ−ＲＡ
Ｍ（Ｇ））７Ｇはドットイメージで使用するため、文字
等を作成するためのキャラクタ・ジェネレータはこの図
１の中には使われていない。従ってＶ−ＲＡＭ７には直
接にパラレル／シリアル（Ｐ／Ｓ）変換器８が接続され
る。

【００３０】そして、ＬＥＤ表示部９は、内部に表示ド
ット数に一致する横１ラスタ分のシフト・レジスタを持
っており、これを全ラスタ分スキャンさせて全表示画面
を構成するものである。

【００３１】更に、画面コントローラ２は、このＬＥＤ
表示部９のタイミングに合わせてクロック、表示アドレ
ス、ラッチ信号を送り出し、ＬＥＤ表示部９の表示画面
を制御するものである。

【００３２】図２の本実施例のＬＥＤドットマトリクス
表示装置は、図１に示した回路図に於けるＣＰＵ１とデ
コーダ１１、そしてＶ−ＲＡＭ（Ｒ）７Ｒ　、Ｖ−ＲＡ
Ｍ（Ｇ）７Ｇ　と本実施例の特徴である重複式多重ＣＳ
出力器１２との接続だけを抜き出した回路構成となって
いる。回路構成上、重複式多重ＣＳ出力器１２はＣＰＵ
のＩ／Ｏにマッピングしてある。

【００３３】図３は重複式多重ＣＳ出力器１２だけの基
本概念図である。基本原理を以下に示す。重複式多重Ｃ
Ｓ出力器１２には、２本の入力（ＣＳ−Ｖ−ＲＡＭ（Ｒ
）−Ｎ，ＣＳ−Ｖ−ＲＡＭ（Ｇ）−Ｎ）と２本の出力（
ＣＳ−Ｖ−ＲＡＭ（Ｒ）’−Ｎ，ＣＳ−Ｖ−ＲＡＭ（Ｇ
）’−Ｎ）が設けられている。本実施例の図２及び図３
ではＲとＧで２本としているが、一般的にはＮ本とする
ことも可能である。重複式多重ＣＳ出力器１２は、この
２本の入出力の入力から出力の間には２本連動で動く連
動スイッチＳＷを設けて、ある場合は当該連動スイッチ
ＳＷを動作させて各々固有の独立な信号として出力させ
たり、またある場合には連動スイッチＳＷを動作させて
入力信号の論理和をとった信号を出力することで、書き
込み可能指示信号が与えられていない側の表示ＲＡＭを
も書き込み可能状態とすることができる構成となってい
る。尚、ＣＳ−Ｖ−ＲＡＭ（Ｒ）−Ｎ　又はＣＳ−Ｖ−
ＲＡＭ（Ｇ）−Ｎ　の入力信号は、選択するＶ−ＲＡＭ
にＬＥＤデータの書き込みが可能である指示を与える書
き込み可能指示信号である。

【００３４】上記以外の他の重複式多重ＣＳ出力器１２
への入力として、連動スイッチＳＷの切り替えの有無を
指示（多重化表示ＲＡＭへ画像データの同時書き込みを
行うか否かの指示：ＬＥＤデータ書き込み可能状態信号
）する入出力Ｄ０　、当該出力器１２への切り替えデー
タの書き込みタイミング（ライトストローブ）信号Ｉ／
ＯＷＲ−Ｎ　、現在の切り替え状態を読み込むタイミン
グ（リードストローブ）信号Ｉ／ＯＲＤ−Ｎ　がある。 切り替えの有無を指示する入出力Ｄ０　はデータ・バス
から与えられ、切り替えデータの書き込みタイミング信
号Ｉ／ＯＷＲ　は、ＣＰＵ１のＩ／Ｏ出力ＩＯＥ−Ｎと
ライトストローブ出力ＷＲ−Ｎの論理積となっており、
切り替えデータの読み込みタイミング信号Ｉ／ＯＲＤ−
Ｎ　は、ＣＰＵ１のＩ／Ｏ出力ＩＯＥ−Ｎとリードスト
ローブ出力ＲＤ−Ｎの論理積となっている。

【００３５】次に、図３の重複式多重ＣＳ出力器１２の
動作について説明する。データ・バスからは出力器１２
の切り替えの有無を指示する出力Ｄ０　の１ビットが、
０又は１の信号として重複式多重ＣＳ出力器１２に与え
られるようになっている。例えば、出力Ｄ０　が０（Ｌ
ｏｗ）の時には、図３において連動スイッチＳＷが下方
に倒れて、連動スイッチＳＷが点Ｂと点Ｂ′にそれぞれ
接続されて、Ｖ−ＲＡＭ（Ｒ）７Ｒ　を選択する入力信
号ＣＳ−Ｖ−ＲＡＭ（Ｒ）−Ｎ　がそのまま出力信号Ｃ
Ｓ−Ｖ−ＲＡＭ（Ｒ）’−Ｎとして出力され、またＶ−
ＲＡＭ（Ｇ）７Ｇ　を選択する入力信号ＣＳ−Ｖ−ＲＡ
Ｍ（Ｇ）−Ｎ　がそのままＣＳ−Ｖ−ＲＡＭ（Ｇ）’−
Ｎとして出力される。またＤ０　が１（Ｈｉｇｈ：書き
込み可能状態信号となる）の時には、連動スイッチＳＷ
は上方に倒れて、連動スイッチＳＷが点Ａと点Ａ′にそ
れぞれ接続されて、２入力の論理和の信号がセレクトさ
れ、ＣＰＵ１から入力信号ＣＳ−Ｖ−ＲＡＭ（Ｒ）−Ｎ
　、入力信号ＣＳ−Ｖ−ＲＡＭ（Ｇ）−Ｎ　のどちらか
に書き込み可能指示信号の入力があっても出力信号ＣＳ
−Ｖ−ＲＡＭ（Ｒ）’−Ｎ、出力信号ＣＳ−Ｖ−ＲＡＭ
（Ｇ）’−Ｎは全く同じ出力信号となり、よってＶ−Ｒ
ＡＭ（Ｒ）７Ｒ　、Ｖ−ＲＡＭ（Ｇ）７Ｇ　のどちらに
ＬＥＤデータを書き込もうとしても、Ｖ−ＲＡＭ（Ｒ）
７Ｒ　、Ｖ−ＲＡＭ（Ｇ）７Ｇ　の両方のＶ−ＲＡＭに
ＬＥＤデータが書き込まれることになる。

【００３６】但し、デコーダ１１により、ＣＳ−Ｖ−Ｒ
ＡＭ（Ｒ）−Ｎ　とＣＳ−Ｖ−ＲＡＭ（Ｇ）−Ｎ　の入
力信号が同時にＬｏｗ（０）の状態で重複式多重ＣＳ出
力器１２に入力されることはない。本実施例では、Ｖ−
ＲＡＭを選択するＣＳ−Ｖ−ＲＡＭ（Ｒ）−Ｎ信号又は
ＣＳ−Ｖ−ＲＡＭ（Ｇ）−Ｎ　信号は、Ｌｏｗ（０）が
Ｖ−ＲＡＭのＣＳ部分に与えられた時に当該Ｖ−ＲＡＭ
を選択し、Ｈｉｇｈ（１）がＶ−ＲＡＭのＣＳ部分に与
えられた時には当該Ｖ−ＲＡＭを選択しないようになっ
ている。

【００３７】結果として出力Ｄ０　が１（Ｈｉｇｈ）の
時、ＣＰＵ１からＶ−ＲＡＭ（Ｒ）７Ｒ　又はＶ−ＲＡ
Ｍ（Ｇ）７Ｇ　のいずれかにＬＥＤデータを書き込むと
、Ｖ−ＲＡＭ（Ｒ）７ＲとＶ−ＲＡＭ（Ｇ）７Ｇ　の両
方に全く同じ画像データが書き込まれることになる。こ
れにより、黄色データを表示することや黄色データを消
すことも、赤色単色若しくは緑色単色の表示や消去とほ
ぼ同じ時間でできることになる。

【００３８】次に、重複式多重ＣＳ出力器１２の具体的
構成と動作について、図４の回路図を使って説明する。

【００３９】重複式多重ＣＳ出力器１２内部は、Ａ，Ａ
′、Ｂ，Ｂ′のＡＮＤ回路とＣ，Ｃ′のＯＲ回路、Ｄの
ＮＯＴ回路、ＥのＤフリップフロップ（Ｄ−ｆｆ）、Ｆ
のスリーステートバッファとＧのＯＲ回路でセレクター
を構成している。ＥのＤ−ｆｆに入力Ｄ０　のビットの
１又は０がＤ部分に与えられている状態で、信号Ｉ／Ｏ
ＷＲ−Ｎ　の書き込みタイミングが与えられると、その
タイミングで入力Ｄ０　のビットを反転させて反転出力
Ｑ−Ｎを出力する。ここで、重複式多重ＣＳ出力器１２
に与えられる入力Ｄ０　＝１が、多重化表示ＲＡＭ全体
に画像データを同時に書き込むことができる状態である
ことを示す書き込み可能状態信号である。

【００４０】入力Ｄ０　が０（Ｌｏｗ）の場合には、Ｅ
のＤ−ｆｆからの反転出力Ｑ−ＮがＨｉｇｈ（１）とな
り、■の部分の入力がＨｉｇｈになる。通常若しくはＲ
ＥＳＥＴ後は■の部分の入力がＨｉｇｈになっており、
Ｂ、Ｂ′のＡＮＤ回路がアクティブとならず、ＤのＮＯ
Ｔ回路からの出力は反転されてＬｏｗ（０）となるため
、Ａ、Ａ′のＡＮＤ回路がアクティブになる。また、Ｇ
のＯＲ回路への入力信号ＣＳ−Ｖ−ＲＡＭ（Ｒ）−Ｎ　
とＣＳ−Ｖ−ＲＡＭ（Ｇ）−Ｎ　とがデコーダ１１の動
作により同時にＬｏｗ（０）の状態となることはなく、
一方がＬｏｗ（０）で他方がＨｉｇｈ（１）となるか、
両方共Ｈｉｇｈ（１）となるかであるため、ＧのＯＲ回
路からの出力は一方がＬｏｗ（０）の場合にＬｏｗ（０
）となり、両方共Ｈｉｇｈ（１）の場合にＨｉｇｈ（１
）となる。

【００４１】この状態で、例えば、入力信号ＣＳ−Ｖ−
ＲＡＭ（Ｒ）−Ｎ　がＬｏｗ（０）で、入力信号ＣＳ−
Ｖ−ＲＡＭ（Ｇ）−Ｎ　がＨｉｇｈ（１）で入力される
ならば、ＡのＡＮＤ回路からの出力はＬｏｗ（０）とな
り、また、Ａ′のＡＮＤ回路からの出力はＨｉｇｈ（１
）となる。 また、ＢのＡＮＤ回路からの出力はＨｉｇｈ（１）とな
っており、Ｂ′のＡＮＤ回路からの出力もＨｉｇｈ（１
）となる。そして、ＣのＯＲ回路からの出力信号ＣＳ−
Ｖ−ＲＡＭ（Ｒ）’−ＮはＬｏｗ（０）で、Ｃ′のＯＲ
回路からの出力信号ＣＳ−Ｖ−ＲＡＭ（Ｇ）’−ＮはＨ
ｉｇｈ（１）となる。

【００４２】つまり、上記の状態では入力ＣＳ−Ｖ−Ｒ
ＡＭ（Ｒ）−Ｎ　のＬｏｗ（０）の信号はそのまま出力
ＣＳ−Ｖ−ＲＡＭ（Ｒ）’−ＮのＬｏｗ（０）の信号と
なって出力され、入力ＣＳ−Ｖ−ＲＡＭ（Ｇ）−Ｎ　の
Ｈｉｇｈ（１）の信号もそのまま出力ＣＳ−Ｖ−ＲＡＭ
（Ｇ）’−ＮのＨｉｇｈ（１）の信号となって出力され
る。また、入力Ｄ０　が０の場合に、入力信号ＣＳ−Ｖ
−ＲＡＭ（Ｒ）−Ｎ　がＨｉｇｈ（１）で、入力信号Ｃ
Ｓ−Ｖ−ＲＡＭ（Ｇ）−Ｎ　がＬｏｗ（０）であれば、
出力信号ＣＳ−Ｖ−ＲＡＭ（Ｒ）’−ＮはＨｉｇｈ（１
）として出力され、出力信号ＣＳ−Ｖ−ＲＡＭ（Ｇ）’
−ＮはＬｏｗ（０）として出力されものである。ここで
、出力信号ＣＳ−Ｖ−ＲＡＭ（Ｒ）’−Ｎ又はＣＳ−Ｖ
−ＲＡＭ（Ｇ）’−ＮがＬｏｗ（０）としてＶ−ＲＡＭ
７のＣＳに与えられた場合に、当該Ｖ−ＲＡＭ７が選択
されてデータ・バスからバス・ドライバ４を介してドッ
トデータが書き込まれることになる。出力信号がＬｏｗ
（０）のとき、Ｖ−ＲＡＭ７にドットデータの書き込み
可能を指示する書き込み可能指示信号となる。上記の通
常状態では、各々の信号は各々のＶ−ＲＡＭのＣＳ−Ｎ
（チップセレクト）に接続されているため、各々のＶ−
ＲＡＭは各個独立して普通に動作するものである。

【００４３】また、入力Ｄ０　が１（Ｈｉｇｈ）の場合
には、ＥのＤ−ｆｆからの反転出力Ｑ−Ｎが０（Ｌｏｗ
）となり、■の部分の入力がＬｏｗ（０）となり、Ｌｏ
ｗ（０）がＢとＢ′のＡＮＤ回路とＤのＮＯＴ回路に出
力され、ＢとＢ′のＡＮＤ回路はアクティブになり、Ｄ
のＮＯＴ回路からの出力は反転されてＨｉｇｈ（１）に
なるため、ＡとＡ′のＡＮＤ回路はアクティブとはなら
ない。また、ＧのＯＲ回路への入力信号ＣＳ−Ｖ−ＲＡ
Ｍ（Ｒ）−Ｎ　とＣＳ−Ｖ−ＲＡＭ（Ｇ）−Ｎ　が同時
にＬｏｗ（０）の状態となることがなく、一方がＬｏｗ
（０）で他方がＨｉｇｈ（１）となるか、両方共Ｈｉｇ
ｈ（１）となるかであるため、ＧのＯＲ回路からの出力
は一方がＬｏｗ（０）の場合にＬｏｗ（０）となり、両
方共Ｈｉｇｈ（１）の場合にＨｉｇｈ（１）となる。

【００４４】そして、例えば、入力信号ＣＳ−Ｖ−ＲＡ
Ｍ（Ｒ）−Ｎ　がＬｏｗ（０）として、入力信号ＣＳ−
Ｖ−ＲＡＭ（Ｇ）−Ｎ　がＨｉｇｈ（１）として入力さ
れると、ＡのＡＮＤ回路にはＬｏｗ（０）とＨｉｇｈ（
１）が入力されてＨｉｇｈ（１）が出力され、Ａ′のＡ
ＮＤ回路にはＨｉｇｈ（１）とＨｉｇｈ（１）が入力さ
れてＨｉｇｈ（１）が出力される。また、ＢのＡＮＤ回
路とＢ′のＡＮＤ回路にはＬｏｗ（０）とＬｏｗ（０）
が入力されてそれぞれＬｏｗ（０）が出力される。そし
て、ＣのＯＲ回路とＣ′のＯＲ回路にはＨｉｇｈ（１）
とＬｏｗ（０）がそれぞれ入力され、ＣのＯＲ回路とＣ
′のＯＲ回路は共にＬｏｗ（０）が出力される。

【００４５】つまり、黄色の表示をするためにドットデ
ータをＶ−ＲＡＭ（Ｒ）７Ｒ　とＶ−ＲＡＭ（Ｇ）７Ｇ
　の両方に書き込みたい時は、ＣＰＵ１のＩ／Ｏ出力か
らＤ０　のビットを１に書き換える。すると、■の部分
の入力がＬｏｗになって、ＢとＢ′のＡＮＤがアクティ
ブになる。そして、入力Ｄ０　が１の場合は、入力信号
ＣＳ−Ｖ−ＲＡＭ（Ｒ）−Ｎ　がＬｏｗ（０）として入
力されると、出力信号ＣＳ−Ｖ−ＲＡＭ（Ｒ）’−Ｎ及
び出力信号ＣＳ−Ｖ−ＲＡＭ（Ｇ）’−Ｎは共にＬｏｗ
（０）として出力される。また、入力信号ＣＳ−Ｖ−Ｒ
ＡＭ（Ｇ）　がＬｏｗ（０）として入力される場合も、
出力信号ＣＳ−Ｖ−ＲＡＭ（Ｒ）’−Ｎ及び出力信号Ｃ
Ｓ−Ｖ−ＲＡＭ（Ｇ）’−Ｎは共にＬｏｗ（０）として
出力される。入力Ｄ０　が１の状態であれば、入力信号
ＣＳ−Ｖ−ＲＡＭ（Ｒ）−Ｎ　又は入力信号ＣＳ−Ｖ−
ＲＡＭ（Ｇ）−Ｎ　のいずれかにＬｏｗ（０）が与えら
れると、ＧのＯＲ回路で論理和信号がセレクトされ、出
力信号ＣＳ−Ｖ−ＲＡＭ（Ｒ）’−Ｎ及び出力信号ＣＳ
−Ｖ−ＲＡＭ（Ｇ）’−Ｎは共にＬｏｗ（０）の同一の
信号となる。

【００４６】この場合、ＣＳ−Ｖ−ＲＡＭ（Ｇ）’−Ｎ
の信号とＣＳ−Ｖ−ＲＡＭ（Ｒ）’−Ｎの信号の接続先
は各々各個のＶ−ＲＡＭ７であるが、Ｖ−ＲＡＭ（Ｒ）
７Ｒ　若しくはＶ−ＲＡＭ（Ｇ）７Ｇ　のいずれかに書
き込もうとした場合、ＣＳ−Ｖ−ＲＡＭ（Ｇ）’−Ｎの
信号とＣＳ−Ｖ−ＲＡＭ（Ｒ）’−Ｎの信号とは全く同
じ出力信号（書き込み可能指示信号）になるため、Ｖ−
ＲＡＭ（Ｒ）７Ｒ　とＶ−ＲＡＭ（Ｇ）７Ｇ　は全く同
じ動作でデータの書き込みを行うことができる。結果と
して一度にＲ、Ｇ２画面分のデータが書けたことになり
、これでＬＥＤ表示部９には黄色の表示が為される。

【００４７】また、ＣＰＵ１のＩ／ＯからＤ０　を読も
うとした場合、Ｉ／ＯＲＤ−Ｎ　信号がＬｏｗ（０）と
なり、Ｆのスリーステートバッファがアクティブとなり
、Ｄ０　から図４中の■の部分の状態を出力させること
で、現在の重複式多重ＣＳ出力器１２の状態が監視でき
る。

【００４８】本実施例のＬＥＤドットマトリクス表示装
置及びＬＥＤドットマトリクス表示装置における多重表
示ＲＡＭへの書き込み方式によれば、重複式多重ＣＳ出
力器１２に多重化Ｖ−ＲＡＭへのＬＥＤデータ書き込み
可能状態信号（Ｄ０　＝１）が与えられると、重複式多
重ＣＳ出力器１２の連動スイッチＳＷが作動して、いず
れかのＶ−ＲＡＭに与えられた書き込み可能指示信号（
ＣＳ−Ｖ−ＲＡＭ（Ｒ）−Ｎ＝０又はＣＳ−Ｖ−ＲＡＭ
（Ｇ）−Ｎ　＝０）の論理和を取り、他の全てのＶ−Ｒ
ＡＭに書き込み可能指示信号（ＣＳ−Ｖ−ＲＡＭ（Ｒ）
’−Ｎ＝０又はＣＳ−Ｖ−ＲＡＭ（Ｇ）’−Ｎ＝０）を
出力するようになっているので、多重化された表示ＲＡ
Ｍへのドット（画像）データの書き込みに必要な時間は
、色の多重化されてない単色の表示器の表示ＲＡＭへの
ドットデータの書き込み時間とほぼ同じにでき、ＣＰＵ
１への負荷は色の多重化の有無に関わらず常に一定にで
きるし、ソフトウェア開発の負荷も軽減できる効果があ
る。

【００４９】

【発明の効果】請求項１記載の発明によれば、複数の多
重化表示ＲＡＭ全体に画像データが書き込まれる場合に
、ＣＰＵから複数の多重化表示ＲＡＭ全体に画像データ
の書き込み可能状態を示す書き込み可能状態信号が与え
られると、連動スイッチの動作によりデコーダからいず
れかの表示ＲＡＭに出力された画像データの書き込み可
能指示信号の論理和を取って画像データの書き込み可能
指示信号を他の表示ＲＡＭにも出力する出力器を有する
ドットマトリクス表示装置としているので、ドットマト
リクス表示器、ランプドットマトリクス表示器、蛍光管
ドットマトリクス表示器等のドットマトリクス状に同一
場所に２色若しくは２色以上の発光体を配置した表示器
の２色若しくは２色以上分の多重化された表示ＲＡＭへ
の画像データの書き込みに必要な時間は色の多重化され
てない単色の表示装置の表示ＲＡＭへの画像データの書
き込み時間とほぼ同じ時間にできるため、多重化表示Ｒ
ＡＭの場合のＣＰＵへの負荷を軽減できる効果がある。

【００５０】請求項２記載の発明によれば、請求項１記
載のドットマトリクス表示装置において、複数の多重化
表示ＲＡＭ全体に画像データが書き込まれる場合に、Ｃ
ＰＵから複数の多重化表示ＲＡＭ全体に画像データの書
き込み可能状態を示す書き込み可能状態信号が与えられ
ると、出力器の連動スイッチが動作して、デコーダから
いずれかの表示ＲＡＭに出力された画像データの書き込
み可能指示の書き込み可能指示信号の論理和を取り、書
き込み可能指示信号を他の表示ＲＡＭにも出力する多重
化表示ＲＡＭへの書き込み方式としているので、表示器
の２色若しくは２色以上分の多重化された表示ＲＡＭへ
の画像データの書き込みに必要な時間は色の多重化され
てない単色の表示装置の表示ＲＡＭへの画像データの書
き込み時間とほぼ同じ時間にできるため、多重化表示Ｒ
ＡＭの場合のＣＰＵへの負荷を軽減できる効果がある。

【図面の簡単な説明】

【図１】本発明の一実施例に係るＬＥＤドットマトリク
ス表示装置の回路説明図である。

【図２】図１の特徴部分を抜き出した回路説明図である
。

【図３】本実施例の重複式多重ＣＳ出力器の概念図であ
る。

【図４】本実施例の重複式多重ＣＳ出力器の具体的回路
図である。

【図５】一般的ＬＥＤドットマトリクス表示装置の回路
説明図である。

【図６】図５のメモリ・マッピング図である。

【図７】２色発光ＬＥＤドットマトリクス表示装置の回
路説明図である。

【図８】図７のメモリ・マッピング図である。

【図９】従来のＬＥＤドットマトリクス表示装置の回路
説明図である。

【図１０】従来のＬＥＤ表示容量とＶ−ＲＡＭの構成関
係図である。

【符号の説明】

１　　ＣＰＵ ２　　画面コントローラ ３　　マルチプレクサ ４　　バス・ドライバ ５　　発振器 ６　　画面コントローラ用分周器 ７　　画面ＲＡＭ ８　　Ｐ／Ｓ変換器 ９　　ＬＥＤ表示部 １０　　伝送用分周器 １１　　デコーダ １２　　重複式多重ＣＳ出力器 Ａ　　ＡＮＤ回路 Ｂ　　ＡＮＤ回路 Ｃ　　ＯＲ回路 Ｄ　　ＮＯＴ回路 Ｅ　　Ｄフリップフロップ Ｆ　　スリーステートバッファ Ｇ　　ＯＲ回路

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　画像データが書き込まれる複数の多重
   化表示ＲＡＭと、前記複数の多重化表示ＲＡＭに前記画
   像データを与え、前記複数の多重化表示ＲＡＭのいずれ
   かを選択する選択信号を出力するＣＰＵと、前記複数の
   多重化表示ＲＡＭに接続し、前記選択信号を解読して前
   記複数の多重化表示ＲＡＭの内一つの表示ＲＡＭに前記
   画像データの書き込み可能を指示する書き込み可能指示
   信号を与えるデコーダとを有するドットマトリクス表示
   装置において、前記デコーダと前記複数の多重化表示Ｒ
   ＡＭの間に、前記複数の多重化表示ＲＡＭ全体に前記画
   像データの書き込み可能状態を示す書き込み可能状態信
   号が与えられると、連動スイッチの切り替えによりいず
   れかの表示ＲＡＭに与えられた前記画像データの書き込
   み可能指示信号の論理和を取って他の表示ＲＡＭにも前
   記画像データの書き込み可能指示信号を供給する出力器
   を設けたことを特徴とするドットマトリクス表示装置。
2. 【請求項２】　　請求項１記載のドットマトリクス表示
   装置において、ＣＰＵから出力器に複数の多重化表示Ｒ
   ＡＭ全体への画像データの書き込み可能状態を示す書き
   込み可能状態信号が与えられると、前記出力器の連動ス
   イッチが動作し、前記ＣＰＵから出力された選択信号が
   デコーダで解読され、前記出力器に前記画像データの書
   き込み可能指示信号が出力されると、いずれかの表示Ｒ
   ＡＭに与えられた前記画像データの書き込み可能指示信
   号の論理和を取ってその他の表示ＲＡＭにも前記画像デ
   ータの書き込み可能指示信号を供給することを特徴とす
   るドットマトリクス表示装置における多重化表示ＲＡＭ
   への書き込み方式。