JPH09260801A - スルーホール基板及びその製法 - Google Patents

スルーホール基板及びその製法

Info

Publication number
JPH09260801A
JPH09260801A JP6791096A JP6791096A JPH09260801A JP H09260801 A JPH09260801 A JP H09260801A JP 6791096 A JP6791096 A JP 6791096A JP 6791096 A JP6791096 A JP 6791096A JP H09260801 A JPH09260801 A JP H09260801A
Authority
JP
Japan
Prior art keywords
hole
substrate
conductor
filled
conductor paste
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP6791096A
Other languages
English (en)
Inventor
Masakatsu Kodama
政勝 児玉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Soshin Electric Co Ltd
Original Assignee
Soshin Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Soshin Electric Co Ltd filed Critical Soshin Electric Co Ltd
Priority to JP6791096A priority Critical patent/JPH09260801A/ja
Publication of JPH09260801A publication Critical patent/JPH09260801A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates

Landscapes

  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)

Abstract

(57)【要約】 【解決課題】 従来のスルーホール基板より熱伝導性に
優れ、高周波帯域においても低いインピーダンスを得る
ことができるスルーホール基板及びその製法を提供す
る。 【解決手段】 スルーホールを導体にて充填する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】 本発明は、表面及び/又は
裏面に電子素子を装着するためのスルーホール基板に関
する。
【0002】
【従来の技術】 スルーホール基板は、基板に多数の微
細なスルーホールを設け、その内部に配置した導体を介
して表面と裏面が電気的に導通するように構成した基板
である。導体が基板を貫通しているため、スルーホール
基板は熱伝導性が大きいという特徴を有する。従って、
スルーホール基板を用いれば、電子素子の放熱のために
高い熱伝導性を必要とする高耐圧の回路を、熱伝導率の
低いグリーンシート等の材料を用いて製造することがで
きる。
【0003】 図3に、従来のスルーホール基板の一例
を示す。スルーホール基板20は多数のスルーホール2
1を有し、各スルーホール21の内周面は導体22にて
被覆されている。
【0004】
【発明が解決しようとする課題】 しかしながら、従来
のスルーホール基板においては、導体はスルーホールの
内周面にのみ配置されていたため、基板の両面の間の熱
伝導性が十分ではなく、電子素子の放熱が効率よく行わ
れないことから、性能が低下するという問題があった。
又、従来のスルーホール基板は、1GHz以上の高周波
帯域においてインピーダンスが高くなるため、高周波回
路に用いるには、伝送特性の損失が大きくなるという問
題があった。
【0005】
【課題を解決するための手段】 本発明は、このような
状況に鑑みてなされたものであり、その目的とするとこ
ろは、従来のスルーホール基板より熱伝導性に優れ、高
周波帯域においても低いインピーダンスを得ることがで
きるスルーホール基板及びその製法を提供することにあ
る。
【0006】 即ち、本発明によれば、基板に設けたス
ルーホール内に配置した導体を介して表面と裏面とが電
気的に導通するスルーホール基板であって、上記スルー
ホールが導体にて充填されたスルーホール基板が提供さ
れる。本発明のスルーホール基板は、基板の焼成後にス
ルーホールに導体を充填して成ることが好ましい。又、
充填された導体の露出部分が、当該基板の表面と同等以
上の高さを有することが好ましい。
【0007】 又、本発明によれば、基板に設けたスル
ーホール内に配置した導体を介して表面と裏面とが電気
的に導通するスルーホール基板の製造方法であって、基
板に設けたスルーホールに、上記基板の焼成後に導体ペ
ーストを充填するスルーホール基板の製造方法が提供さ
れる。上記の製造方法において、基板の焼成後、スルー
ホールへの導体ペーストの充填に先立ち、上記スルーホ
ールの内周面に導体ペーストを被覆することが好まし
い。又、ダブルウエット印刷により導体ペーストをスル
ーホールに充填した後、焼成を行い、焼成により両面に
生じた凹部をさらにダブルウエット印刷にて埋めた後、
さらに焼成を行ってもよい。さらに、ダブルウエット印
刷により導体ペーストをスルーホールに充填した後、所
定量の導体ペーストをスルーホールの開口部に相当する
部分に凸状に配置した状態で焼成を行ってもよい。
【0008】
【発明の実施の形態】 本発明のスルーホール基板は、
図1(a)に示すように、そのスルーホール21が導体
22にて充填されたことを特徴とする。従って、従来の
スルーホール基板に比べ熱伝導性が大きいため、電子素
子の放熱が効率よく行われ、性能の低下を防止すること
ができる。
【0009】 又、スルーホール内周面を単に導体で被
覆した場合に比べ、高周波帯域におけるインピーダンス
が低く、高周波回路にも好適に使用できる。導体を充填
することにより、高周波帯域において低いインピーダン
スを得ることができるのは、表裏導体間のインダクタン
スが減少することによる。
【0010】 又、スルーホールに導体を充填すること
により、スルーホールの内周面に導体を被覆する場合に
比べ、導体抵抗が小さくなり、導電性が大きくなるとい
う利点をも有する。
【0011】 本発明のスルーホール基板の製造は、既
に焼成が終了した基板のスルーホールに、導体ペースト
を充填することにより行われる。導体ペーストを充填し
た後に焼成を行うと、焼成による基板の収縮により、導
体が基板から剥離したり、導体にクラックが生じる。し
かし、基板の焼成後に導体ペーストの充填を行えば、そ
の後にさらに焼成を行っても、基板がそれ以上収縮する
ことは無く、上記の不都合を回避することができる。
【0012】 又、本発明のスルーホール基板におい
て、充填された導体の露出部分は、基板の表面と同等以
上の高さを有することが好ましい。即ち、充填された導
体がスルーホール基板の表面に露出した部分は、図1
(b)に示すように凸部を形成してもよく、又は図1
(a)に示すように基板表面と同じ高さを有する平面を
形成してもよい。基板上に実装する電子素子の電気的接
続を確実にするとともに、熱伝導性及び導電性をさらに
大きくするためである。
【0013】 上記の製造方法において、基板を焼成し
た後、スルーホールへの導体ペーストの充填に先立っ
て、スルーホールの内周面に導体ペーストを被覆するこ
とが、基板の両面間の電気的導通を確実にする観点より
好ましい。
【0014】 又、スルーホールへの導体ペーストの充
填はダブルウエット印刷にて行うことが好ましい。ここ
でダブルウエット印刷とは、1度目の印刷を行った直後
に、再度重ねて印刷を行うことをいう。ダブルウエット
印刷を採用することにより、一度目の印刷により基板表
面に塗布された導体ペーストが、二度目の印刷によりス
ルーホール内部に押し込まれ、スルーホールを充填する
ことができる。
【0015】 スルーホールに導体ペーストを充填した
後、バインダー成分を除去(焼結)するために、さらに
焼成を行うことが必要であるが、焼成により導体ペース
トもある程度収縮するため、基板表面及び裏面のスルー
ホールに相当する部分に凹部が生じる。従って、平滑な
スルーホール基板を作製するためには、表面及び裏面に
さらにダブルウエット印刷を行うことにより、凹部を導
体ペーストにて充填することが好ましい。二度目のダブ
ルウエット印刷の後も、上記と同様の目的のため、さら
に焼成が行われる。
【0016】 又、ダブルウエット印刷を二度行わず
に、最初のダブルウエット印刷の後、所定量の導体ペー
ストをスルーホールの開口部に相当する部分に凸状に配
置した状態で焼成を行ってもよい。凸状に配置する導体
ペーストの量は、導体ペーストの焼成収縮率により割り
出される。所定量の導体ペーストを予め凸状に配置する
ことにより、焼成により減少する導体ペーストの体積を
補うことができ、平滑なスルーホール基板を作製するこ
とができる。
【0017】 本発明のスルーホール基板において、基
板は、Al23、MgO、SiO2 等を含有するセラミ
ックス基板、具体的にはアルミナ96%基板、ガラスセ
ラミックス基板等が好適に用いられる。
【0018】 導体ペーストとしては、比抵抗の小さい
ものを用いることが好ましく、例えば、Ag系又はCu
系の導体を用いることが好ましい。又、用いる導体ペー
ストは、一定の粘度、具体的には80〜 150Pa・
sの粘度を有することが基板との接着性、即ち、印刷の
のりという点から好ましく、具体的には例えば、Agと
Ptを200:1の重量比で混合した銀・白金ペースト
が用いられる。
【0019】
【実施例】 以下、本発明を図示の実施例を用いてさら
に詳しく説明するが、本発明はこれらの実施例に限られ
るものではない。
【0020】 上記のスルーホール基板を図2(a)〜
(i)に示す工程に従って製造した。なお、基板はAl
23を96重量%含有するものを用い、導体ペーストは
銀・白金ペーストを用いた。スルーホールの内径は20
0μmであった。又、基板上への導体ペーストの印刷は
すべてスクリーン印刷にて行った。印刷は、特に断らな
いかぎり、メッシュサイズ#200のステンレススクリ
ーンにて、硬度70°の平スキージーを用い、スキージ
ー印圧3±0.5kg/cm2 、乳剤厚10μmの条件
で行い、導体ペーストは粘度が120±10pa.sの
ものを用いた。
【0021】 まず、焼成が終了した基板1のスルーホ
ール2内周面に導体ペースト3を被覆した。基板表面4
のスルーホール開口部5近傍に印刷を行う際に、基板裏
面6より真空吸引を行うことにより、図2(a)に示す
ように、導体ペースト3をスルーホール2内周面上部に
被覆した。その後、基板裏面6を上側にしてスルーホー
ル開口部7近傍に印刷を行った。この際、基板表面4よ
り真空吸引を行うことにより、導体ペースト3をスルー
ホール2内に導入し、図2(b)に示すように、表面4
と裏面6とを導通させた。なお、基板裏面6の印刷に
は、粘度130±10pa.sの導体ペーストを用い
た。
【0022】 次に、図2(c)に示すように、スルー
ホール2を導体ペースト12にて充填し、焼成を行っ
た。充填は、基板1の裏面6より、角スキージーにてダ
ブルウエット印刷を施すことにより行った。焼成は、8
50℃にて、1時間行った。
【0023】 次に、焼成による導体ペースト12の収
縮によって生じた凹部7に導体ペースト8を充填した。
まず、図2(d)に示すように、表面4に生じた凹部7
を、角スキージーを用いたダブルウエット印刷にて埋め
た。裏面6に生じた凹部7は、図2(e)及び(f)に
示すように、裏面6を上にして回路パターン9を印刷し
た後に充填した。回路パターン9を印刷した後に充填を
行うのは、充填部分の表面の平滑性を高めるためであ
る。又、裏面6に生じた凹部7の充填も、表面の場合と
同様に角スキージーを用いたダブルウエット印刷にて行
ったが、メッシュサイズ#250のカレンダーメッシュ
を用いるとともに、充填部分の表面の平滑性を高めるた
めに粘度50±10pa.sの導体ペーストを用いた。
【0024】 次に、図2(g)に示すように、基板表
面4にも回路パターン9を印刷した。基板表面4に設け
る回路パターン9に用いる導体ペーストは、回路パター
ンの解像度を高く保つために、粘度200±10pa.
sのものを用いた。
【0025】 次に、部品実装面の平滑性を高めるた
め、図2(h)、(i)に示すように、導体ペーストに
て、基板の両面にパット部10を印刷した。印刷は、焼
成厚膜を適宜な大きさに調整すべくメッシュサイズ#2
50のカレンダーメッシュを用いた。又、裏面6の印刷
には、角スキージーを用いた。
【0026】 最後に焼成を行いスルーホール基板を得
た。
【0027】
【発明の効果】 本発明において、スルーホール基板は
そのスルーホールに導体が充填されているため、従来の
スルーホール基板に比べ、熱伝導性が大きく、電子素子
の放熱を効率良く行うことができ、性能の低下を防止す
ることができる。又、高周波帯域において、従来のもの
より低いインピーダンスを得ることができ、高周波回路
にも好適に使用できる。さらに、スルーホールに導体を
充填することにより、スルーホールの内周面に導体を被
覆する場合に比べ、導体抵抗が小さくなり、導電性が大
きくなるという利点も有する。さらに、本発明におい
て、スルーホール基板は、焼成した基板のスルーホール
に導体ペーストを充填して製造されるため、焼成による
基板の収縮により、導体が基板から剥離したり、導体に
クラックが生じることがない。
【図面の簡単な説明】
【図1】 (a)本発明のスルーホール基板の一例を示
す断面図である。(b)本発明のスルーホール基板の他
の例を示す断面図である。
【図2】 (a)〜(i)本発明のスルーホール基板の
製造工程の一例を示す断面図である。
【図3】 従来のスルーホール基板の一例を示す断面図
である。
【符号の説明】
1・・・基板、2・・・スルーホール、3・・・導体ペースト、
4・・・基板表面、5・・・スルーホール開口部、6・・・基板
裏面、7・・・凹部、8・・・導体ペースト、9・・・回路パタ
ーン、10・・・パット部、12・・・導体ペースト、20・・
・スルーホール基板、21・・・スルーホール、22・・・導
体。

Claims (7)

    【特許請求の範囲】
  1. 【請求項1】 基板に設けたスルーホール内に配置した
    導体を介して表面と裏面とが電気的に導通するスルーホ
    ール基板であって、 当該スルーホールが導体にて充填されたことを特徴とす
    るスルーホール基板。
  2. 【請求項2】 当該基板の焼成後に当該スルーホールに
    導体を充填して成る請求項1又は2に記載のスルーホー
    ル基板。
  3. 【請求項3】 当該充填された導体の露出部分が、当該
    基板の表面と同等以上の高さを有する請求項1又は2に
    記載のスルーホール基板。
  4. 【請求項4】 基板に設けたスルーホール内に配置した
    導体を介して表面と裏面とが電気的に導通するスルーホ
    ール基板の製造方法であって、 基板に設けたスルーホールに、当該基板の焼成後に導体
    ペーストを充填することを特徴とするスルーホール基板
    の製造方法。
  5. 【請求項5】 当該基板の焼成後、当該スルーホールへ
    の導体ペーストの充填に先立ち、当該スルーホールの内
    周面に導体ペーストを被覆する請求項4に記載のスルー
    ホール基板の製造方法。
  6. 【請求項6】 ダブルウエット印刷により導体ペースト
    を当該スルーホールに充填した後、焼成を行い、 当該焼成により両面に生じた凹部をさらにダブルウエッ
    ト印刷にて埋めた後、さらに焼成を行う請求項4又は5
    に記載のスルーホール基板の製造方法。
  7. 【請求項7】 ダブルウエット印刷により導体ペースト
    を当該スルーホールに充填した後、所定量の導体ペース
    トを当該スルーホールの開口部に相当する部分に凸状に
    配置した状態で焼成を行う請求項4又は5に記載のスル
    ーホール基板の製造方法。
JP6791096A 1996-03-25 1996-03-25 スルーホール基板及びその製法 Pending JPH09260801A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP6791096A JPH09260801A (ja) 1996-03-25 1996-03-25 スルーホール基板及びその製法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP6791096A JPH09260801A (ja) 1996-03-25 1996-03-25 スルーホール基板及びその製法

Publications (1)

Publication Number Publication Date
JPH09260801A true JPH09260801A (ja) 1997-10-03

Family

ID=13358543

Family Applications (1)

Application Number Title Priority Date Filing Date
JP6791096A Pending JPH09260801A (ja) 1996-03-25 1996-03-25 スルーホール基板及びその製法

Country Status (1)

Country Link
JP (1) JPH09260801A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000064226A1 (fr) * 1999-04-15 2000-10-26 Matsushita Electric Industrial Co., Ltd. Carte de circuit imprime en ceramique et son procede de production
JP2010028111A (ja) * 2008-07-16 2010-02-04 Samsung Electronics Co Ltd 印刷回路基板の製造方法
US7789285B2 (en) * 2004-10-29 2010-09-07 Intel Corporation Solder printing process to reduce void formation in a microvia

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2000064226A1 (fr) * 1999-04-15 2000-10-26 Matsushita Electric Industrial Co., Ltd. Carte de circuit imprime en ceramique et son procede de production
US7789285B2 (en) * 2004-10-29 2010-09-07 Intel Corporation Solder printing process to reduce void formation in a microvia
JP2010028111A (ja) * 2008-07-16 2010-02-04 Samsung Electronics Co Ltd 印刷回路基板の製造方法
JP4728417B2 (ja) * 2008-07-16 2011-07-20 三星電子株式会社 印刷回路基板の製造方法
US8474135B2 (en) 2008-07-16 2013-07-02 Samsung Electronics Co., Ltd Method for fabricating printed circuit board

Similar Documents

Publication Publication Date Title
JPH09260801A (ja) スルーホール基板及びその製法
KR20010052848A (ko) 세라믹 회로판의 제조 방법 및 세라믹 회로판
JP3740374B2 (ja) 多数個取り配線基板
JP4122610B2 (ja) セラミック回路基板
JP2712295B2 (ja) 混成集積回路
JP3545934B2 (ja) 配線基板
JP3784185B2 (ja) 電子部品搭載用配線基板
JPH11251700A (ja) 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板
JP4025655B2 (ja) 配線基板
JP4623852B2 (ja) 電子部品搭載用基板
JP3792424B2 (ja) 電子部品搭載用配線基板
JP3793551B2 (ja) 配線基板
JP3792422B2 (ja) 電子部品搭載用配線基板
JP3792425B2 (ja) 電子部品搭載用配線基板
JP3633138B2 (ja) 厚膜多層回路基板およびその製造方法
JP4557461B2 (ja) 配線基板
JP2975491B2 (ja) チップ抵抗器
JPH11284334A (ja) セラミックグリーンシートの貫通孔への金属ペースト充填方法
JP3250944B2 (ja) 配線基板
JP2002344137A (ja) 厚膜多層基板およびその製造方法
JPH08274429A (ja) 配線基板
JPH10261874A (ja) 多層回路基板
JP2002198649A (ja) 多層配線基板の製造方法
JP2643450B2 (ja) スルーホール導体形成方法
JP2001185857A (ja) 多層配線基板

Legal Events

Date Code Title Description
A977 Report on retrieval

Effective date: 20060126

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060131

A02 Decision of refusal

Effective date: 20060704

Free format text: JAPANESE INTERMEDIATE CODE: A02