JPH09258955A - 通信制御装置の可変バッファ制御方法 - Google Patents
通信制御装置の可変バッファ制御方法Info
- Publication number
- JPH09258955A JPH09258955A JP7167296A JP7167296A JPH09258955A JP H09258955 A JPH09258955 A JP H09258955A JP 7167296 A JP7167296 A JP 7167296A JP 7167296 A JP7167296 A JP 7167296A JP H09258955 A JPH09258955 A JP H09258955A
- Authority
- JP
- Japan
- Prior art keywords
- pointer
- cpu
- data
- transmission
- buffers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】
【課題】通信を行うデータ長から必要なバッファ数を求
め、このポインタ値を加算処理してバッファ予約するこ
とにより、ＣＰＵからの競合アクセスをなくし不規則に
発生する大容量データの通信も安定に可能とする。 【解決手段】送信手順において、制御データを編集など
するメインコントローラのＣＰＵカード１で送信する制
御データのデータ長から使用するＩ／Ｏカード２のバッ
ファ数を求め（Ｓ１）、このＣＰＵ用送信ポインタ値を
既在の値に加算して更新する（Ｓ２）。更新できたら更
新分のバッファへ送信データを転送する（Ｓ３）。回線
通信制御を行うＩ／Ｏカード２では、Ｉ／Ｏ用送信ポイ
ンタを読み求めたバッファに送信データがあるか確認し
（Ｓ４，Ｓ５，Ｓ６）、あればＩ／Ｏ用送信ポインタ値
を更新し（Ｓ７）、送信データを送信する（Ｓ６）。受
信手順においても、送信手順に応じた処理を行って可変
バッファ制御を実現する。
め、このポインタ値を加算処理してバッファ予約するこ
とにより、ＣＰＵからの競合アクセスをなくし不規則に
発生する大容量データの通信も安定に可能とする。 【解決手段】送信手順において、制御データを編集など
するメインコントローラのＣＰＵカード１で送信する制
御データのデータ長から使用するＩ／Ｏカード２のバッ
ファ数を求め（Ｓ１）、このＣＰＵ用送信ポインタ値を
既在の値に加算して更新する（Ｓ２）。更新できたら更
新分のバッファへ送信データを転送する（Ｓ３）。回線
通信制御を行うＩ／Ｏカード２では、Ｉ／Ｏ用送信ポイ
ンタを読み求めたバッファに送信データがあるか確認し
（Ｓ４，Ｓ５，Ｓ６）、あればＩ／Ｏ用送信ポインタ値
を更新し（Ｓ７）、送信データを送信する（Ｓ６）。受
信手順においても、送信手順に応じた処理を行って可変
バッファ制御を実現する。
Description
【０００１】
【発明の属する技術分野】本発明は可変バッファ制御方
法に関し、特に移動通信基地局を制御する通信制御装置
において、対基地局に対し可変長データ通信を行う時の
可変バッファ制御方法に関する。
法に関し、特に移動通信基地局を制御する通信制御装置
において、対基地局に対し可変長データ通信を行う時の
可変バッファ制御方法に関する。
【０００２】
【従来の技術】一般にこの種の通信制御装置は、制御操
作の結果発生する制御データを編集・蓄積するためのメ
インコントローラ機能を果すＣＰＵカードと、ＣＰＵカ
ードで発生した制御データを被制御装置が接続された指
定の回線へ送受信するため、複数のバッファとこのバッ
ファの位置を示すポインタを記憶するポインタ部とポイ
ンタにより送受信制御を行うＣＰＵなどから成るＩ／Ｏ
カードとを備えている。ＣＰＵカードは制御対象が多く
なれば複数枚のＣＰＵカードが必要となり、Ｉ／Ｏカー
ドは回線毎に１枚必要となるので回線数と同数のＩ／Ｏ
カードが必要となる。
作の結果発生する制御データを編集・蓄積するためのメ
インコントローラ機能を果すＣＰＵカードと、ＣＰＵカ
ードで発生した制御データを被制御装置が接続された指
定の回線へ送受信するため、複数のバッファとこのバッ
ファの位置を示すポインタを記憶するポインタ部とポイ
ンタにより送受信制御を行うＣＰＵなどから成るＩ／Ｏ
カードとを備えている。ＣＰＵカードは制御対象が多く
なれば複数枚のＣＰＵカードが必要となり、Ｉ／Ｏカー
ドは回線毎に１枚必要となるので回線数と同数のＩ／Ｏ
カードが必要となる。
【０００３】従来、この種の通信制御装置の可変バッフ
ァ制御方法は、Ｉ／Ｏカードのバッファにおいてポイン
タを使用して１バッファずつ順番に使用し、最後のバッ
ファを使用した後は、再度最初のバッファから使用する
リングバッファ制御を行い、通信制御装置としては一般
に１〜５８バイト程度のデータ量を扱うデータ通信を行
っている。また、メインコントローラのＣＰＵカードに
は、１６ビットＣＰＵが、Ｉ／Ｏカードには８ビットＣ
ＰＵが用いられており、通信可能なデータ量も限られ大
容量のデータを一度に通信することはできない。
ァ制御方法は、Ｉ／Ｏカードのバッファにおいてポイン
タを使用して１バッファずつ順番に使用し、最後のバッ
ファを使用した後は、再度最初のバッファから使用する
リングバッファ制御を行い、通信制御装置としては一般
に１〜５８バイト程度のデータ量を扱うデータ通信を行
っている。また、メインコントローラのＣＰＵカードに
は、１６ビットＣＰＵが、Ｉ／Ｏカードには８ビットＣ
ＰＵが用いられており、通信可能なデータ量も限られ大
容量のデータを一度に通信することはできない。
【０００４】
【発明が解決しようとする課題】このように従来の可変
バッファ制御方法では、一度に通信できるデータ量が決
まっている。また、通常は１バッファ分のデータ通信し
か行っておらず、しかも、複数の非同期で動作するＣＰ
Ｕで動作しているため、バッファ位置を示すポインタを
更新する際に競合することが考えられる。
バッファ制御方法では、一度に通信できるデータ量が決
まっている。また、通常は１バッファ分のデータ通信し
か行っておらず、しかも、複数の非同期で動作するＣＰ
Ｕで動作しているため、バッファ位置を示すポインタを
更新する際に競合することが考えられる。
【０００５】競合とは、１つのＣＰＵがポインタを読み
込んでいるときに、非同期で動作している他のＣＰＵが
同じようにポインタを読み込む可能性がある事をいう
が、ハードウエアにより、ポインタを読み込むだけで＋
１されるポインタを使用しているため１つのバッファの
読み込み中の競合はさけられた。
込んでいるときに、非同期で動作している他のＣＰＵが
同じようにポインタを読み込む可能性がある事をいう
が、ハードウエアにより、ポインタを読み込むだけで＋
１されるポインタを使用しているため１つのバッファの
読み込み中の競合はさけられた。
【０００６】しかし、１バッファ領域よりデータ量の多
い通信をする際、複数のバッファに分割して通信するた
め、バッファ数を可変制御する必要がある。即ち、いく
つかのバッファを使用して来て次のバッファのバッファ
位置を示すポインタを更新する際、今まで使用していた
ポインタでは、使用したバッファ数分ポインタを読み込
まなければならず、この読み込む間に他のＣＰＵが同じ
動作をした場合に、ポインタ更新の競合が起こってしま
い、連続して複数のバッファを使用できず、安定して大
容量データの通信が行なえないという問題がある。
い通信をする際、複数のバッファに分割して通信するた
め、バッファ数を可変制御する必要がある。即ち、いく
つかのバッファを使用して来て次のバッファのバッファ
位置を示すポインタを更新する際、今まで使用していた
ポインタでは、使用したバッファ数分ポインタを読み込
まなければならず、この読み込む間に他のＣＰＵが同じ
動作をした場合に、ポインタ更新の競合が起こってしま
い、連続して複数のバッファを使用できず、安定して大
容量データの通信が行なえないという問題がある。
【０００７】本発明では、使用するバッファ数を可変的
に制御し、且つ、複数のＣＰＵでポポインタを更新する
際の競合を防ぎ、安定して大容量データ通信を可能にす
る際バッファ制御方法を提供する事にある。
に制御し、且つ、複数のＣＰＵでポポインタを更新する
際の競合を防ぎ、安定して大容量データ通信を可能にす
る際バッファ制御方法を提供する事にある。
【０００８】
【課題を解決するための手段】本発明の通信制御装置の
可変バッファ制御方法は、制御操作に伴って発生する制
御データを所定のフォーマットに編集などするためのメ
インコントローラとなる複数のＣＰＵカードと、前記制
御データを被制御装置が接続された回線へ送受信するた
め一時この制御データを蓄積するための複数のバッファ
と、各バッファの位置を示すポインタを記憶するポイン
タ部とこのポインタによりバッファ制御を行うためのＣ
ＰＵとを有する回線毎に設けられるＩ／Ｏカードとを備
える通信制御装置において、前記ＣＰＵカードは送信す
る前記制御データの送信データのデータ長から送信に必
要な前記バッファの使用数を求め前記ポインタ部のＣＰ
Ｕ用送信ポインタを値を読み込みこのポインタ値に前記
バッファの使用数分のポインタ値を加えて更新しこの更
新ができた場合は使用数分の前記バッファへ前記送信デ
ータを転送し送信処理を終了し、前記Ｉ／Ｏカードは前
記ポインタ部のＩ／Ｏ送信用ポインタの値を読み込み各
前記バッファに転送された前記送信データがあるかを確
認し確認できた場合は前記Ｉ／Ｏ送信用ポインタの値に
使用したバッフ数分の値を加えて更新し前記バッファに
ある前記送信デーアを前記回線へ送出し各前記バッファ
を解放し送信終了する。
可変バッファ制御方法は、制御操作に伴って発生する制
御データを所定のフォーマットに編集などするためのメ
インコントローラとなる複数のＣＰＵカードと、前記制
御データを被制御装置が接続された回線へ送受信するた
め一時この制御データを蓄積するための複数のバッファ
と、各バッファの位置を示すポインタを記憶するポイン
タ部とこのポインタによりバッファ制御を行うためのＣ
ＰＵとを有する回線毎に設けられるＩ／Ｏカードとを備
える通信制御装置において、前記ＣＰＵカードは送信す
る前記制御データの送信データのデータ長から送信に必
要な前記バッファの使用数を求め前記ポインタ部のＣＰ
Ｕ用送信ポインタを値を読み込みこのポインタ値に前記
バッファの使用数分のポインタ値を加えて更新しこの更
新ができた場合は使用数分の前記バッファへ前記送信デ
ータを転送し送信処理を終了し、前記Ｉ／Ｏカードは前
記ポインタ部のＩ／Ｏ送信用ポインタの値を読み込み各
前記バッファに転送された前記送信データがあるかを確
認し確認できた場合は前記Ｉ／Ｏ送信用ポインタの値に
使用したバッフ数分の値を加えて更新し前記バッファに
ある前記送信デーアを前記回線へ送出し各前記バッファ
を解放し送信終了する。
【０００９】また、前記Ｉ／Ｏカードは回線よりデータ
を受信しこのデータ長より使用する前記バッファ数を求
め、前記ポインタ部のＩ／Ｏ用受信ポインタを更新し前
記ＣＰＵの前記受信データの引き取りを確認するため現
在のＣＰＵ用受信ポインタの値を前記ポインタの割り込
みポインタへメモし前記ＣＰＵへ受信割り込みを発生さ
せ前記ＣＰＵ用受信ポインタと前記割り込みポインタと
の値がＣＰＵが受信データ引き取ったことを意味する不
一致の発生を確認し前記ＣＰＵ用受信ポインタに使用バ
ッファ数から−１した値を加算して受信処理を終了し、
前記ＣＰＵはポインタ更新用の使用バッファ数を１とし
前記ＣＰＵ受信用ポインタを読み込み使用するバッファ
から許容範囲毎に分割された受信データを前記ＣＰＵへ
転送し使用された前記バッファを解放し受信終了する。
を受信しこのデータ長より使用する前記バッファ数を求
め、前記ポインタ部のＩ／Ｏ用受信ポインタを更新し前
記ＣＰＵの前記受信データの引き取りを確認するため現
在のＣＰＵ用受信ポインタの値を前記ポインタの割り込
みポインタへメモし前記ＣＰＵへ受信割り込みを発生さ
せ前記ＣＰＵ用受信ポインタと前記割り込みポインタと
の値がＣＰＵが受信データ引き取ったことを意味する不
一致の発生を確認し前記ＣＰＵ用受信ポインタに使用バ
ッファ数から−１した値を加算して受信処理を終了し、
前記ＣＰＵはポインタ更新用の使用バッファ数を１とし
前記ＣＰＵ受信用ポインタを読み込み使用するバッファ
から許容範囲毎に分割された受信データを前記ＣＰＵへ
転送し使用された前記バッファを解放し受信終了する。
【００１０】
【発明の実施の形態】次に本発明の実施の形態について
図面を参照して説明する。図１は本発明の実施の形態例
を示すブロック図である。
図面を参照して説明する。図１は本発明の実施の形態例
を示すブロック図である。
【００１１】通信制御装置は、制御操作に伴って発生す
る制御データを所定のフォーマットに編集などするため
のメインコントローラとなるＣＰＵ１１と制御データを
記憶する送信バッファ１２と受信バッファ１３とを有す
る複数のＣＰＵカード１と、前記制御データを被制御装
置４が接続された回線３へ送受信するため一時この制御
データを蓄積するための複数のバッファ２１と、各バッ
ファの位置を示すポインタを記憶する各ポインタ部２３
〜２７と、このポインタによりバッファ制御を行うため
のＣＰＵ２８とを有する回線毎に設けられるＩ／Ｏカー
ド２とを備えている。
る制御データを所定のフォーマットに編集などするため
のメインコントローラとなるＣＰＵ１１と制御データを
記憶する送信バッファ１２と受信バッファ１３とを有す
る複数のＣＰＵカード１と、前記制御データを被制御装
置４が接続された回線３へ送受信するため一時この制御
データを蓄積するための複数のバッファ２１と、各バッ
ファの位置を示すポインタを記憶する各ポインタ部２３
〜２７と、このポインタによりバッファ制御を行うため
のＣＰＵ２８とを有する回線毎に設けられるＩ／Ｏカー
ド２とを備えている。
【００１２】ＣＰＵカード１は制御対象が多くなれば複
数枚の非同期で動作するＣＰＵカードを使用し、またＩ
／Ｏカード２も回線毎に１枚を用いるので回線数が多く
なればこれと同数のＩ／Ｏカードを使用する。図１では
非同期で動作する複数ＣＰＵカードと１枚のＩ／Ｏカー
ドとを示してある。また、図中の矢印線は本発明に係る
各ブロック間の情報の流れを示すものである。
数枚の非同期で動作するＣＰＵカードを使用し、またＩ
／Ｏカード２も回線毎に１枚を用いるので回線数が多く
なればこれと同数のＩ／Ｏカードを使用する。図１では
非同期で動作する複数ＣＰＵカードと１枚のＩ／Ｏカー
ドとを示してある。また、図中の矢印線は本発明に係る
各ブロック間の情報の流れを示すものである。
【００１３】図２は図１における送信手順を示すフロー
チャートである。図２に従って送信手順を以下説明す
る。
チャートである。図２に従って送信手順を以下説明す
る。
【００１４】先ず、送信の起動はＣＰＵカード１からな
ので、ＣＰＵカード１から見た送信手順について説明す
る。先ず送信するデータ長より使用するＩ／Ｏカード２
の送信号バッファ２１のバッファ数を求め（Ｓ１）、次
のＳ２で＊１，＊２，＊３を一度に行う命令を使用し、
使用するバッファ数分だけＩ／Ｏカード２の送信用ポイ
ンタ２３のポインタを更新する。期待通りに更新された
場合は、送信データを許容範囲毎に分割して送信用バッ
ファ２１へ転送する。
ので、ＣＰＵカード１から見た送信手順について説明す
る。先ず送信するデータ長より使用するＩ／Ｏカード２
の送信号バッファ２１のバッファ数を求め（Ｓ１）、次
のＳ２で＊１，＊２，＊３を一度に行う命令を使用し、
使用するバッファ数分だけＩ／Ｏカード２の送信用ポイ
ンタ２３のポインタを更新する。期待通りに更新された
場合は、送信データを許容範囲毎に分割して送信用バッ
ファ２１へ転送する。
【００１５】次に、Ｉ／Ｏカード２としての送信手順に
ついて説明する。Ｉ／Ｏ用送信ポインタ２５のポインタ
により送信用バッファ２１のアドレスを求め（Ｓ４）、
求めた送信用バッファ２１にデータがあるかを確認する
ためデータ有りになるまで繰り返す（Ｓ５）。データ有
りになったならば（Ｓ６）、データ長より使用バッファ
数を求め、Ｉ／Ｏ用送信ポインタ２５を更新する（Ｓ
７）。回線３を介し被制御装置４へ許容範囲毎に使用バ
ッファ数分のデータ送信を行う（Ｓ８）。そして使用バ
ッファ数分バッファを解放して送信終了（Ｓ９）。
ついて説明する。Ｉ／Ｏ用送信ポインタ２５のポインタ
により送信用バッファ２１のアドレスを求め（Ｓ４）、
求めた送信用バッファ２１にデータがあるかを確認する
ためデータ有りになるまで繰り返す（Ｓ５）。データ有
りになったならば（Ｓ６）、データ長より使用バッファ
数を求め、Ｉ／Ｏ用送信ポインタ２５を更新する（Ｓ
７）。回線３を介し被制御装置４へ許容範囲毎に使用バ
ッファ数分のデータ送信を行う（Ｓ８）。そして使用バ
ッファ数分バッファを解放して送信終了（Ｓ９）。
【００１６】次に受信手順について説明する。先ず、受
信の起動はＩ／Ｏカード２なので、Ｉ／Ｏカード２とし
て受信手順を説明する。回線３を介し非制御装置４より
データを受信したならば、受信したデータ長より使用す
るバッファ数を求め、Ｉ／Ｏ用受信ポインタ２６を更新
する（Ｓ１）。次にＣＰＵユニット１が受信データを引
き取ったかの確認をとるため、現在のＣＰＵ用受信ポイ
ンタ２４の値を割り込みポインタ２７へメモする（Ｓ
２）。ＣＰＵカード１へ受信割り込みを発生せさ受信処
理を終了する（Ｓ３）。
信の起動はＩ／Ｏカード２なので、Ｉ／Ｏカード２とし
て受信手順を説明する。回線３を介し非制御装置４より
データを受信したならば、受信したデータ長より使用す
るバッファ数を求め、Ｉ／Ｏ用受信ポインタ２６を更新
する（Ｓ１）。次にＣＰＵユニット１が受信データを引
き取ったかの確認をとるため、現在のＣＰＵ用受信ポイ
ンタ２４の値を割り込みポインタ２７へメモする（Ｓ
２）。ＣＰＵカード１へ受信割り込みを発生せさ受信処
理を終了する（Ｓ３）。
【００１７】受信後処理として、ＣＰＵ用受信ポインタ
２４と割り込みポインタ２７とを比較し不一致を起こす
まで確認する（Ｓ４）。不一致が起きたならば（Ｓ
５）、ＣＰＵカード１が受信データを引き取ったことに
なる。ＣＰＵ用受信ポインタ２４に使用バッファ数から
−１した値を加算して受信後処理を終了する（Ｓ６）。
２４と割り込みポインタ２７とを比較し不一致を起こす
まで確認する（Ｓ４）。不一致が起きたならば（Ｓ
５）、ＣＰＵカード１が受信データを引き取ったことに
なる。ＣＰＵ用受信ポインタ２４に使用バッファ数から
−１した値を加算して受信後処理を終了する（Ｓ６）。
【００１８】次に、ＣＰＵカード１の受信手順について
説明する。ポインタ更新用に使用するバッファ数を
“１”とし（Ｓ７）、Ｓ８にて＊１，＊２，＊３を一度
に行う命令を使用し、使用するバッファ数分ポインタを
更新する（Ｓ８）。期待通りに更新された場合は、許容
範囲毎に分割された受信データをＩ／Ｏカード２内の受
信バッファ２２から転送し（Ｓ９）、使用されたバッフ
ァを解放し（Ｓ１０）、受信を終了する。
説明する。ポインタ更新用に使用するバッファ数を
“１”とし（Ｓ７）、Ｓ８にて＊１，＊２，＊３を一度
に行う命令を使用し、使用するバッファ数分ポインタを
更新する（Ｓ８）。期待通りに更新された場合は、許容
範囲毎に分割された受信データをＩ／Ｏカード２内の受
信バッファ２２から転送し（Ｓ９）、使用されたバッフ
ァを解放し（Ｓ１０）、受信を終了する。
【００１９】
【発明の効果】以上のように本発明では、通信を行うデ
ータ長より使用するバッファ数を求めこのバッファ数の
ポインタ値と現状のポインタ値とを加算し、正しく更新
できたか確認する事により必要バッファ数を予約するの
で、非同期で動作している複数のＣＰＵからの競合をな
くして可変的なバッファ制御を実現している。従って時
々発生する不規則な大容量データ通信も安定して処理す
ることができるという効果がある。
ータ長より使用するバッファ数を求めこのバッファ数の
ポインタ値と現状のポインタ値とを加算し、正しく更新
できたか確認する事により必要バッファ数を予約するの
で、非同期で動作している複数のＣＰＵからの競合をな
くして可変的なバッファ制御を実現している。従って時
々発生する不規則な大容量データ通信も安定して処理す
ることができるという効果がある。
【図１】本発明の実施の形態例の構成と情報の流れを示
すブロック図である。
すブロック図である。
【図２】図１における送信手順を示すフローチャートで
ある。
ある。
【図３】図１における受信手順を示すフローチャートで
ある。
ある。
１ ＣＰＵカード ２ Ｉ／Ｏカード ３ 回線 ４ 被制御装置 １１ ＣＵＰ １２ 送信バッファ １３ 受信バッファ ２１ 送信用バッファ１〜ｎ ２２ 受信用バッファ１〜ｎ ２３ ＣＰＵ用送信ポインタ ２４ ＣＰＵ用受信ポインタ ２５ Ｉ／Ｏ用送信ポインタ ２６ Ｉ／Ｏ用受信ポインタ ２７ 割り込みポインタ ２８ ＣＰＵ
Claims (2)
- 【請求項１】 制御操作に伴って発生する制御データを
所定のフォーマットに編集などするためのメインコント
ローラとなる複数のＣＰＵカードと、前記制御データを
被制御装置が接続された回線へ送受信するため一時この
制御データを蓄積するための複数のバッファと、各バッ
ファの位置を示すポインタを記憶するポインタ部とこの
ポインタによりバッファ制御を行うＣＰＵとを有する回
線毎に設けられるＩ／Ｏカードとを備える通信制御装置
において、前記ＣＰＵカードは送信する前記制御データ
の送信データのデータ長から送信に必要な前記バッファ
の使用数を求め前記ポインタ部のＣＰＵ用送信ポインタ
の値を読み込みこのポインタ値に前記バッファの使用数
分のポインタ値を加えて更新しこの更新ができた場合は
使用数分の前記バッファへ前記送信データを転送し送信
処理を終了し、前記Ｉ／Ｏカードは前記ポインタ部のＩ
／Ｏ送信用ポインタの値を読み込み各前記バッファに転
送された前記送信データがあるかを確認し確認できた場
合は前記Ｉ／Ｏ送信用ポインタの値に使用したバッフ数
分の値を加えて更新し前記バッファにある前記送信デー
アを前記回線へ送出し各前記バッファを解放し送信終了
することを特徴とする可変バッファ制御方法。 - 【請求項２】 前記Ｉ／Ｏカードは回線よりデータを受
信しこのデータ長より使用する前記バッファ数を求め、
前記ポインタ部のＩ／Ｏ用受信ポインタを更新し前記Ｃ
ＰＵの前記受信データの引き取りを確認するため現在の
ＣＰＵ用受信ポインタの値を前記ポインタの割り込みポ
インタへメモし前記ＣＰＵへ受信割り込みを発生させ前
記ＣＰＵ用受信ポインタと前記割り込みポインタとの値
がＣＰＵが受信データ引き取ったことを意味する不一致
の発生を確認し前記ＣＰＵ用受信ポインタに使用バッフ
ァ数から−１した値を加算して受信処理を終了し、前記
ＣＰＵはポインタ更新用の使用バッファ数を１とし前記
ＣＰＵ受信用ポインタを読み込み使用するバッファから
許容範囲毎に分割された受信データを前記ＣＰＵへ転送
し使用された前記バッファを解放し受信終了することを
特徴とする請求項１記載の可変バッファ制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7167296A JP2933525B2 (ja) | 1996-03-27 | 1996-03-27 | 通信制御装置の可変バッファ制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7167296A JP2933525B2 (ja) | 1996-03-27 | 1996-03-27 | 通信制御装置の可変バッファ制御方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09258955A true JPH09258955A (ja) | 1997-10-03 |
| JP2933525B2 JP2933525B2 (ja) | 1999-08-16 |
Family
ID=13467325
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7167296A Expired - Fee Related JP2933525B2 (ja) | 1996-03-27 | 1996-03-27 | 通信制御装置の可変バッファ制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2933525B2 (ja) |
-
1996
- 1996-03-27 JP JP7167296A patent/JP2933525B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2933525B2 (ja) | 1999-08-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0359137A2 (en) | Universal asynchronous receiver/transmitter | |
| JPH03195238A (ja) | 高速データ伝送方法 | |
| US4675864A (en) | Serial bus system | |
| JPH04142642A (ja) | 通信機能付き情報処理装置 | |
| JPH07334454A (ja) | データ伝送装置及びデータ伝送方法 | |
| US5311510A (en) | Data storing system for a communication control circuit | |
| JPH09258955A (ja) | 通信制御装置の可変バッファ制御方法 | |
| US6700887B1 (en) | Packet transfer apparatus which generates access reject command during a DMA transfer | |
| EP1110367A1 (en) | Programmable hands free telephone system | |
| JPH02137046A (ja) | パッチデータ転送方式 | |
| JPS61237149A (ja) | プログラムロ−デイング方式 | |
| JPH02110632A (ja) | マイクロプロセッサーの割り込み制御装置 | |
| JPS63228856A (ja) | 通信制御装置 | |
| JPS6051346A (ja) | デ−タ転送方式 | |
| JPS60158750A (ja) | 高速通信回線のインターフェース回路 | |
| JP3277016B2 (ja) | データ送受信装置 | |
| JPS62190544A (ja) | プログラマブル・コントロ−ラの上位リンクユニツト | |
| JPS60186954A (ja) | デ−タ転送制御方式 | |
| JPH04250754A (ja) | プログラマブルコントローラのシリアルポートの制御方式 | |
| JPH02149049A (ja) | 通信制御方式 | |
| JPH10320345A (ja) | バスコントローラ | |
| JPS5972533A (ja) | ダイレクトメモリアクセス方式 | |
| JPH02244245A (ja) | 割込み回線番号通知方式 | |
| JPH06175948A (ja) | 受信制御方式 | |
| JPS5818032B2 (ja) | 通信制御装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990427 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090528 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100528 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110528 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 13 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120528 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |