JPS61237149A - プログラムロ−デイング方式 - Google Patents
プログラムロ−デイング方式Info
- Publication number
- JPS61237149A JPS61237149A JP60079992A JP7999285A JPS61237149A JP S61237149 A JPS61237149 A JP S61237149A JP 60079992 A JP60079992 A JP 60079992A JP 7999285 A JP7999285 A JP 7999285A JP S61237149 A JPS61237149 A JP S61237149A
- Authority
- JP
- Japan
- Prior art keywords
- program
- station
- area
- loading
- memory
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Correction Of Errors (AREA)
- Information Transfer Between Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は装置間のプログラムローディング方式に関する
。特に、回線速度が低い通信回線を介して接続された装
置間でプログラムのローディングを行う場合および大量
のプログラムをローディングする必要のある場合に適用
して、特に有効である。
。特に、回線速度が低い通信回線を介して接続された装
置間でプログラムのローディングを行う場合および大量
のプログラムをローディングする必要のある場合に適用
して、特に有効である。
本発明は、プログラム受信装置からプログラムの領域ご
とにプログラム送出装置にプログラムをローディングす
るプログラムローディング方式において、 実際のプログラムを転送するかわりに、領域指定信号と
、この信号で指定された領域の内容に対して実行される
論理演算の結果とを送受し、格納内容が異っていると判
定されたメモリ領域にかぎリローディングを実行するこ
とにより、プログラムのローディング時間を短縮するこ
とができるようにしたものである。
とにプログラム送出装置にプログラムをローディングす
るプログラムローディング方式において、 実際のプログラムを転送するかわりに、領域指定信号と
、この信号で指定された領域の内容に対して実行される
論理演算の結果とを送受し、格納内容が異っていると判
定されたメモリ領域にかぎリローディングを実行するこ
とにより、プログラムのローディング時間を短縮するこ
とができるようにしたものである。
センタ局およびリモート局の接続例を第１図に示し、セ
ンタ局−リモート局間のプログラムローディングの従来
方式例を第６図に示す。第１図に示すようにセンタ局１
０１とリモート局１０３のそれぞれにはデータ端末１０
４が収容され、センタ局１０１とリモート局１０３とは
変復調装置１０２を介して通信回線で接続される。この
プログラムローディング方式では、第６図に示すように
プログラムが複数（Ｎ個）のブロックに分割され、各ブ
ロック毎にプログラムの格納アドレスとブロック長の情
報とが、プログラムロード指示信号によりリモート局１
０３に転送され、リモート局１０３からのプログラム送
信要求信号に対して−ブロック分のプログラムが転送さ
れる。次に、センタ局１０１からの終結指示信号により
１ブロック分のプログラムの転送完了がリモート局１０
３に転送され、リモート局１０３から終結完信号がセン
タ局１０１に通知されて、−ブロック分のプログラムの
転送が終了する。センタ局１０１のプログラムロード指
示信号送出からプログラム送信要求信号受信までの時間
を１．、プログラムのブロックの転送に要する時間をｔ
！、終結指示信号受信から終結完信号受信までの時間を
ｔ、とし、転送すべきプログラム量を２００ｘ目、１ブ
ロツク長を２１１１１．センタ局−リモート局間の通信
回線速度を９６００’″ｐｓ、各信号のバイト長を十数
バイトとし、 ｔｌｔ＝ｉｌｏミリ秒、ｔｚ＃１．６７秒、ｔ、−１０
ミリ秒とすると、 ２００ ”のプログラムの転送に要する時間は、２００
” ／ ’ｌ ” Ｘ （ｔｌ＋を富＋ｈ） ’ｊ
１６９秒になる。
ンタ局−リモート局間のプログラムローディングの従来
方式例を第６図に示す。第１図に示すようにセンタ局１
０１とリモート局１０３のそれぞれにはデータ端末１０
４が収容され、センタ局１０１とリモート局１０３とは
変復調装置１０２を介して通信回線で接続される。この
プログラムローディング方式では、第６図に示すように
プログラムが複数（Ｎ個）のブロックに分割され、各ブ
ロック毎にプログラムの格納アドレスとブロック長の情
報とが、プログラムロード指示信号によりリモート局１
０３に転送され、リモート局１０３からのプログラム送
信要求信号に対して−ブロック分のプログラムが転送さ
れる。次に、センタ局１０１からの終結指示信号により
１ブロック分のプログラムの転送完了がリモート局１０
３に転送され、リモート局１０３から終結完信号がセン
タ局１０１に通知されて、−ブロック分のプログラムの
転送が終了する。センタ局１０１のプログラムロード指
示信号送出からプログラム送信要求信号受信までの時間
を１．、プログラムのブロックの転送に要する時間をｔ
！、終結指示信号受信から終結完信号受信までの時間を
ｔ、とし、転送すべきプログラム量を２００ｘ目、１ブ
ロツク長を２１１１１．センタ局−リモート局間の通信
回線速度を９６００’″ｐｓ、各信号のバイト長を十数
バイトとし、 ｔｌｔ＝ｉｌｏミリ秒、ｔｚ＃１．６７秒、ｔ、−１０
ミリ秒とすると、 ２００ ”のプログラムの転送に要する時間は、２００
” ／ ’ｌ ” Ｘ （ｔｌ＋を富＋ｈ） ’ｊ
１６９秒になる。
このような従来例プログラムローディング方式では実際
のプログラムがデータとして転送されており、転送され
るプログラム量が大きくなるにつれて転送時間が長くな
るとともに、センタ局の処理能力を低下させる欠点があ
った。また、通信回線を介してプログラムローディング
を行うシステムでは、回線速度が遅い場合にローディン
グに長時間を要し、また、プログラム量が大きくなるに
つれて回線上でデータエラーが発生する確率が高くなる
欠点があった。
のプログラムがデータとして転送されており、転送され
るプログラム量が大きくなるにつれて転送時間が長くな
るとともに、センタ局の処理能力を低下させる欠点があ
った。また、通信回線を介してプログラムローディング
を行うシステムでは、回線速度が遅い場合にローディン
グに長時間を要し、また、プログラム量が大きくなるに
つれて回線上でデータエラーが発生する確率が高くなる
欠点があった。
本発明は、このような欠点を解・決するもので、プログ
ラムローディングの時間を短縮するともに、センタ局の
負荷を軽減し、スループットを向上させるプログラムロ
ーディング方式を提供することを目的とする。
ラムローディングの時間を短縮するともに、センタ局の
負荷を軽減し、スループットを向上させるプログラムロ
ーディング方式を提供することを目的とする。
本発明は、複数の領域を有するプログラムをその領域ご
とに送出するプログラム送出手段を含むプログラム送出
装置と、このプログラムを順次格納する記憶部を含むプ
ログラム受信装置とを備えたプログラムローディング方
式で、前述の問題点を解決するための手段として、上記
プログラム送出装置は、送出するプログラムが格納され
る領域を指定する領域指定信号を生成する信号生成手段
を備え、上記プログラム受信装置は、領域指定信号で指
定された領域の格納内容について論理演算を行う演算手
段を備え、さらに、上記プログラム送出装置は、上記演
算手段での演算結果に基づいて、上記指定された領域へ
のプログラムの送出の実行または中止のいずれか一方を
上記プログラム送出手段に指令する制御手段を備えたこ
とを特徴とする。
とに送出するプログラム送出手段を含むプログラム送出
装置と、このプログラムを順次格納する記憶部を含むプ
ログラム受信装置とを備えたプログラムローディング方
式で、前述の問題点を解決するための手段として、上記
プログラム送出装置は、送出するプログラムが格納され
る領域を指定する領域指定信号を生成する信号生成手段
を備え、上記プログラム受信装置は、領域指定信号で指
定された領域の格納内容について論理演算を行う演算手
段を備え、さらに、上記プログラム送出装置は、上記演
算手段での演算結果に基づいて、上記指定された領域へ
のプログラムの送出の実行または中止のいずれか一方を
上記プログラム送出手段に指令する制御手段を備えたこ
とを特徴とする。
また、演算手段での論理演算が巡回冗長検査であっても
よい。
よい。
プログラム送出装置から指示されたメモリアドレスとバ
イト数とに基づいて該当するメモリ領域のメモリ内容を
順次読出し、それをデータとして特定の論理演算（例と
して巡回冗長検査）を行う回路をプログラム受信装置に
設置する。プログラム送出製置局はプログラム受信製置
局に対してプログラムローディングを行う際に、まず、
プログラムのブロックが格納されるべきプログラム受信
装置メモリの先頭アドレスとプログラムのブロック長の
情報をプログラム受信装置に転送する。プログラム受信
製置局はこの情報に基づき該当する自局のメモリアドレ
スから指定されたブロック長分のデータに対して論理演
算回路で演算を行い、演算結果をプログラム送出装置へ
転送する。プログラム送出装置では、この演算結果を判
定して自局に保持している演算結果と一致すれば、次の
プログラムブロックについて同様の処理を行い、演算結
果が一致しなければ、該当するプログラムのブロックに
ついて実際のプログラムをプログラム送出装置からプロ
グラム受信装置に対してローディングする。以下、これ
をローディングすべきプログラム領域の最終ブロックま
で繰り返すことにより、プログラム受信装置に対するプ
ログラムローディング時に、誤りを含むプログラム領域
のプログラムのみをローディングすることが可能になる
。
イト数とに基づいて該当するメモリ領域のメモリ内容を
順次読出し、それをデータとして特定の論理演算（例と
して巡回冗長検査）を行う回路をプログラム受信装置に
設置する。プログラム送出製置局はプログラム受信製置
局に対してプログラムローディングを行う際に、まず、
プログラムのブロックが格納されるべきプログラム受信
装置メモリの先頭アドレスとプログラムのブロック長の
情報をプログラム受信装置に転送する。プログラム受信
製置局はこの情報に基づき該当する自局のメモリアドレ
スから指定されたブロック長分のデータに対して論理演
算回路で演算を行い、演算結果をプログラム送出装置へ
転送する。プログラム送出装置では、この演算結果を判
定して自局に保持している演算結果と一致すれば、次の
プログラムブロックについて同様の処理を行い、演算結
果が一致しなければ、該当するプログラムのブロックに
ついて実際のプログラムをプログラム送出装置からプロ
グラム受信装置に対してローディングする。以下、これ
をローディングすべきプログラム領域の最終ブロックま
で繰り返すことにより、プログラム受信装置に対するプ
ログラムローディング時に、誤りを含むプログラム領域
のプログラムのみをローディングすることが可能になる
。
以下、本発明の実施例方式を図面に基づいて説明する。
第１図は本発明実施例方式の構成を示すブロック構成図
である。第２図は、第１図に示すリモート局１０３の構
成を示すブロック構成図である。第３図はプログラムロ
ーディングの最初にセンタ局からリモート局に送信され
るプログラムチェック指示信号のフォーマットとメモリ
領域の対応を示す説明図である。プログラムチェック指
示信号フォーマット４０１は信号種別を示す信号識別部
ＳＩＧと、論理演算を行うメモリ領域の先頭アドレスを
示すアドレス部Ａ０〜ＡＮと、そのメモリ領域のバイト
長を示すバイトカウント部Ｂ、〜Ｂ８と、信号識別部か
らバイトカウント部までのデータに対するフレームチェ
ックシーケンス部ＦＣ３とを備える。第４図はプログラ
ムチェック指示信号につづくプログラムチェック結果信
号のフォーマントを示すフレーム構成図である。プログ
ラムチェック結果信号は信号種別を示す信号識別部ＳＩ
Ｇと、プログラムチェック指示信号により指示されたア
ドレス部、バイトカウント部と同じアドレス部Ａ０〜Ａ
Ｍおよびバイトカウント部８０〜ＢＮと、該当メモリ領
域に対する論理演算結果を示す演算結果部および信号識
別部から演算結果部までのデータに対するフレームチェ
ックシーケンス部ＦＣ５とを備える。論理演算方式が巡
回冗長検査演算の場合には演算結果部が通常２バイト程
度である。 まず、この実施例方式の構成を第１図およ
び第２図に基づいて説明する。
である。第２図は、第１図に示すリモート局１０３の構
成を示すブロック構成図である。第３図はプログラムロ
ーディングの最初にセンタ局からリモート局に送信され
るプログラムチェック指示信号のフォーマットとメモリ
領域の対応を示す説明図である。プログラムチェック指
示信号フォーマット４０１は信号種別を示す信号識別部
ＳＩＧと、論理演算を行うメモリ領域の先頭アドレスを
示すアドレス部Ａ０〜ＡＮと、そのメモリ領域のバイト
長を示すバイトカウント部Ｂ、〜Ｂ８と、信号識別部か
らバイトカウント部までのデータに対するフレームチェ
ックシーケンス部ＦＣ３とを備える。第４図はプログラ
ムチェック指示信号につづくプログラムチェック結果信
号のフォーマントを示すフレーム構成図である。プログ
ラムチェック結果信号は信号種別を示す信号識別部ＳＩ
Ｇと、プログラムチェック指示信号により指示されたア
ドレス部、バイトカウント部と同じアドレス部Ａ０〜Ａ
Ｍおよびバイトカウント部８０〜ＢＮと、該当メモリ領
域に対する論理演算結果を示す演算結果部および信号識
別部から演算結果部までのデータに対するフレームチェ
ックシーケンス部ＦＣ５とを備える。論理演算方式が巡
回冗長検査演算の場合には演算結果部が通常２バイト程
度である。 まず、この実施例方式の構成を第１図およ
び第２図に基づいて説明する。
センタ局１０１は変復調装置１０２を経由してリモート
局１０３に接続される。センタ局１０１およびリモート
局１０３にはデータ端末１０４が接続される。
局１０３に接続される。センタ局１０１およびリモート
局１０３にはデータ端末１０４が接続される。
ここで、リモート局１０３は、第２図に示すように、Ｇ
Ｐ Ｕ３０１にアドレスバス・データバス３０７を介
して直接アクセス制御回路（以下、ＤＭＡ制御回路とい
う。） ３０２ 、メモリ３０４、論理演算回路３０５
、センタ局１０１に接続されるインタフェース回路３０
６のそれぞれが接続され、ＣＰ Ｕ３０１およびＤＭＡ
制御回路３０２からのメモリ３０４に対するリード／ラ
イト信号を制御するメモリ制御回路３０３がメモ１７３
０４に接続される。
Ｐ Ｕ３０１にアドレスバス・データバス３０７を介
して直接アクセス制御回路（以下、ＤＭＡ制御回路とい
う。） ３０２ 、メモリ３０４、論理演算回路３０５
、センタ局１０１に接続されるインタフェース回路３０
６のそれぞれが接続され、ＣＰ Ｕ３０１およびＤＭＡ
制御回路３０２からのメモリ３０４に対するリード／ラ
イト信号を制御するメモリ制御回路３０３がメモ１７３
０４に接続される。
次に、この実施例方式の動作を第１図ないし第５図に基
づいて説明する。
づいて説明する。
リモート局１０３はインタフェース部３０６を介して受
信したプログラムチェック指示信号により示されるアド
レスとバイト長とがＤＭＡ制御回路３０２に設定され、
直接アクセス転送が起動される。ＤＭＡｉｌＪｍ回路３
０２により設定されたアドレスに従ってメモリ３０４か
ら順次−バイトずつメモリ内容が読み出され、論理演算
回路３０５に転送される。
信したプログラムチェック指示信号により示されるアド
レスとバイト長とがＤＭＡ制御回路３０２に設定され、
直接アクセス転送が起動される。ＤＭＡｉｌＪｍ回路３
０２により設定されたアドレスに従ってメモリ３０４か
ら順次−バイトずつメモリ内容が読み出され、論理演算
回路３０５に転送される。
論理演算回路３０５では、転送されたデータに対する演
算が行われる。このＤＭＡ制御回路３０２の動作は、設
定されたバイト製分のメモリ内容が論理演算回路３０５
に転送されるまでくり返され、デ二りの転送完了時に、
ＣＰ Ｕ３０１に割込みが行われ、論理演算回路３０５
に対する直接アクセス転送の完了が通知される。ひきつ
づき、ＣＰ Ｕ３０１により論理演算回路３０５内に保
持された演算結果がプログラムチェック結果信号のフォ
ーマントに構成されて、センタ局１０１に送信される。
算が行われる。このＤＭＡ制御回路３０２の動作は、設
定されたバイト製分のメモリ内容が論理演算回路３０５
に転送されるまでくり返され、デ二りの転送完了時に、
ＣＰ Ｕ３０１に割込みが行われ、論理演算回路３０５
に対する直接アクセス転送の完了が通知される。ひきつ
づき、ＣＰ Ｕ３０１により論理演算回路３０５内に保
持された演算結果がプログラムチェック結果信号のフォ
ーマントに構成されて、センタ局１０１に送信される。
次に、センタ局１０１では、リモート局１０３から受信
したプログラムチェック結果信号の演算結果部のデータ
とセンタ局で保持している該当メモリ領域に転送するプ
ログラムに対する論理演算結果とが比較される。一致し
ている場合には、該当メモリ領域に対するプログラムの
ローディングは行われず、ただちに次のプログラムロー
ディングの対象のブロックについてプログラムチェック
指示信号のアドレス部に格納すべきリモート局のメモリ
の先頭アドレスが設定され、かつ、バイトカウント部に
プログラムのブロックのバイト長が設定されてリモート
局１０３に送信される。
したプログラムチェック結果信号の演算結果部のデータ
とセンタ局で保持している該当メモリ領域に転送するプ
ログラムに対する論理演算結果とが比較される。一致し
ている場合には、該当メモリ領域に対するプログラムの
ローディングは行われず、ただちに次のプログラムロー
ディングの対象のブロックについてプログラムチェック
指示信号のアドレス部に格納すべきリモート局のメモリ
の先頭アドレスが設定され、かつ、バイトカウント部に
プログラムのブロックのバイト長が設定されてリモート
局１０３に送信される。
一方、リモート局１０３から受信したプログラムチェッ
ク結果信号の演算結果部のデータとセンタ局で保持して
いる該当メモリ領域に転送すべきプログラムに対する論
理演算結果とが一致していない場合には、センタ局１０
１からリモート局１０３ヘプログラムロード指示信号に
よりプログラムを格納すべきメモリの先頭アドレスとプ
ログラムのバイト長が通知され、リモート局１０３から
プログラム送信要求が受信されると、センタ局１０１か
らリモート局１０３にプログラムのブロックがデータと
して転送される。プログラムブロックの転送完了時に、
センタ局１０１からリモート局１０３に終結指示信号が
送信され、リモート局１０３からの終結完信号がセンタ
局１０１で受信されるとプログラムブロックの転送が終
了する。
ク結果信号の演算結果部のデータとセンタ局で保持して
いる該当メモリ領域に転送すべきプログラムに対する論
理演算結果とが一致していない場合には、センタ局１０
１からリモート局１０３ヘプログラムロード指示信号に
よりプログラムを格納すべきメモリの先頭アドレスとプ
ログラムのバイト長が通知され、リモート局１０３から
プログラム送信要求が受信されると、センタ局１０１か
らリモート局１０３にプログラムのブロックがデータと
して転送される。プログラムブロックの転送完了時に、
センタ局１０１からリモート局１０３に終結指示信号が
送信され、リモート局１０３からの終結完信号がセンタ
局１０１で受信されるとプログラムブロックの転送が終
了する。
さて、プログラムチェック指示信号とプログラムチェッ
ク結果信号は数バイトから十数バイトであり、回線速度
が９６００ｂｐ”の通信回線で伝送した場合に数ミリ秒
から十数ミリ秒である。また、リモート局内で１ブロツ
ク当たり２ｔｓのメモリ領域に対して論理演算を行う場
合に、バイトの演算に要する時間を２マイクロ秒とすれ
ば１ブロツク当たりの演算時間は４ミリ秒に過ぎず、ま
た、この間センタ局は全く独立した動作が行える。ロー
ディングすべきプログラム量を２００■とし、通信回線
を９６００ｂｐ” 、プログラムチェック信号などの信
号の転送時間を１０ミリ秒とし、演算結果の不一致によ
り実際にプログラム転送が必要な領域が１０に３とした
場合には、プログラムのローディングに必要な時間ＴＬ
は、 ＴＬ ＝ ２００””／２”ＸＴＩ ＋ １０”／ ２ ” Ｘ （Ｌ＋ｔｚ＋ｔ３）になる
。ここで、 Ｔ、 ＝１０ｍｓｔｔ ｃ ＋４１１＋１３＠Ｃ＋１０
ｍ５ｅｃ ＝＝ ２４１１１ｓｏｃｔ、 ＃ｔ、 ＃
ＩＱ＠ｌ＠Ｃ ｔ３＃２“＋９６００ｈｅ” ＝１．６７”’とすると
、 ＴＬ＝１０．８５ ”Ｃ になる。従来方式のように、２００■のプログラムをす
べて転送した場合の転送時間１６９秒に比較して、本方
式により転送に要する時間が顕著に短縮できるとともに
、センタ局からプログラムブロックを転送する回数が少
な（なるのでセンタ局の負荷が軽減される。
ク結果信号は数バイトから十数バイトであり、回線速度
が９６００ｂｐ”の通信回線で伝送した場合に数ミリ秒
から十数ミリ秒である。また、リモート局内で１ブロツ
ク当たり２ｔｓのメモリ領域に対して論理演算を行う場
合に、バイトの演算に要する時間を２マイクロ秒とすれ
ば１ブロツク当たりの演算時間は４ミリ秒に過ぎず、ま
た、この間センタ局は全く独立した動作が行える。ロー
ディングすべきプログラム量を２００■とし、通信回線
を９６００ｂｐ” 、プログラムチェック信号などの信
号の転送時間を１０ミリ秒とし、演算結果の不一致によ
り実際にプログラム転送が必要な領域が１０に３とした
場合には、プログラムのローディングに必要な時間ＴＬ
は、 ＴＬ ＝ ２００””／２”ＸＴＩ ＋ １０”／ ２ ” Ｘ （Ｌ＋ｔｚ＋ｔ３）になる
。ここで、 Ｔ、 ＝１０ｍｓｔｔ ｃ ＋４１１＋１３＠Ｃ＋１０
ｍ５ｅｃ ＝＝ ２４１１１ｓｏｃｔ、 ＃ｔ、 ＃
ＩＱ＠ｌ＠Ｃ ｔ３＃２“＋９６００ｈｅ” ＝１．６７”’とすると
、 ＴＬ＝１０．８５ ”Ｃ になる。従来方式のように、２００■のプログラムをす
べて転送した場合の転送時間１６９秒に比較して、本方
式により転送に要する時間が顕著に短縮できるとともに
、センタ局からプログラムブロックを転送する回数が少
な（なるのでセンタ局の負荷が軽減される。
〔発明の効果〕 ゛
本発明は以上説明したように、プログラムのローディン
グの際に、論理演算回路によりリモート局のメモリに残
っているメモリ内容をチェックし、メモリ内容がローデ
ィングすべきプログラムと異なっている領域についての
みプログラムのローディングを行うことにより、ローデ
ィングの時間を短縮すると同時にセンタ局の負荷を軽減
する効果がある。
グの際に、論理演算回路によりリモート局のメモリに残
っているメモリ内容をチェックし、メモリ内容がローデ
ィングすべきプログラムと異なっている領域についての
みプログラムのローディングを行うことにより、ローデ
ィングの時間を短縮すると同時にセンタ局の負荷を軽減
する効果がある。
また、一般の通信ネットワークでは、すべてのプログラ
ムを毎回ローディングする必要はなく、障害発生時の再
ローディングは、メモリの異常頭載に対してのみローデ
ィングを行えば良い場合が多い。本発明はこの要求を満
足するものである。
ムを毎回ローディングする必要はなく、障害発生時の再
ローディングは、メモリの異常頭載に対してのみローデ
ィングを行えば良い場合が多い。本発明はこの要求を満
足するものである。
第１図は本発明実施例方式の構成を示すブロック構成図
。 第２図は本発明実施例方式でのリモート局の構成を示す
ブロック構成図。 。 第３図はプログラムチェック指示信号のフォーマットと
メモリ領域の対応図。 第４図はプログラムチェック結果信号のフォーマット図
。 第５図は本発明実施例方式のプログラムローディングの
シーケンス図。 第６図は従来例方式のプログラムローディングのシーケ
ンス図。 １０１・・・センタ局、１０２・・・変復調装置、１０
３・・・リモート局、１０４・・・データ端末、３０１
・・・ＣＰＵ。 ３０２・・・ＤＭＡ１１？ｉ＋回路、３０３・・・メモ
リ制御回路、３０４・・・メモリ、３０５・・・論理演
算回路、３０６・・・インタフェース回路、３０７・・
・アドレスバス・データバス、４０１・・・プログラム
チェック指示信号フォーマット。 実施例の構成図 兇 １ 図 Ｍ ２ 回 プログラムチェック指示信号 第３図 プログラムチェック結果信号 肩４ 図 センタ扇 リモート鴫
Ｚ５ａ 実施例の動作説明図
。 第２図は本発明実施例方式でのリモート局の構成を示す
ブロック構成図。 。 第３図はプログラムチェック指示信号のフォーマットと
メモリ領域の対応図。 第４図はプログラムチェック結果信号のフォーマット図
。 第５図は本発明実施例方式のプログラムローディングの
シーケンス図。 第６図は従来例方式のプログラムローディングのシーケ
ンス図。 １０１・・・センタ局、１０２・・・変復調装置、１０
３・・・リモート局、１０４・・・データ端末、３０１
・・・ＣＰＵ。 ３０２・・・ＤＭＡ１１？ｉ＋回路、３０３・・・メモ
リ制御回路、３０４・・・メモリ、３０５・・・論理演
算回路、３０６・・・インタフェース回路、３０７・・
・アドレスバス・データバス、４０１・・・プログラム
チェック指示信号フォーマット。 実施例の構成図 兇 １ 図 Ｍ ２ 回 プログラムチェック指示信号 第３図 プログラムチェック結果信号 肩４ 図 センタ扇 リモート鴫
Ｚ５ａ 実施例の動作説明図
Claims (2)
- （１）複数の領域を有するプログラムをその領域ごとに
送出するプログラム送出手段を含むプログラム送出装置
と、 このプログラムを順次格納する記憶部を含むプログラム
受信装置と を備えたプログラムローディング方式において、上記プ
ログラム送出装置は、 送出するプログラムが格納される領域を指定する領域指
定信号を生成する信号生成手段 を備え、 上記プログラム受信装置は、 領域指定信号で指定された領域の格納内容について論理
演算を行う演算手段 を備え、 さらに、上記プログラム送出装置は、 上記演算手段での演算結果に基づいて、上記指定された
領域へのプログラムの送出の実行または中止のいずれか
一方を上記プログラム送出手段に指令する制御手段 を備えたことを特徴とするプログラムローディング方式
。 - （２）演算手段は、巡回冗長検査（ＣＲＣ）の演算を行
う構成である特許請求の範囲第（１）項に記載のプログ
ラムローディング方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60079992A JPS61237149A (ja) | 1985-04-15 | 1985-04-15 | プログラムロ−デイング方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60079992A JPS61237149A (ja) | 1985-04-15 | 1985-04-15 | プログラムロ−デイング方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61237149A true JPS61237149A (ja) | 1986-10-22 |
Family
ID=13705801
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60079992A Pending JPS61237149A (ja) | 1985-04-15 | 1985-04-15 | プログラムロ−デイング方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61237149A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63124158A (ja) * | 1986-11-13 | 1988-05-27 | Nec Corp | Ｄｍａ送信制御回路試験方式 |
| JP2007276657A (ja) * | 2006-04-07 | 2007-10-25 | Denso Corp | プログラム管理システム |
-
1985
- 1985-04-15 JP JP60079992A patent/JPS61237149A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63124158A (ja) * | 1986-11-13 | 1988-05-27 | Nec Corp | Ｄｍａ送信制御回路試験方式 |
| JP2007276657A (ja) * | 2006-04-07 | 2007-10-25 | Denso Corp | プログラム管理システム |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4841475A (en) | Data transfer system and method for channels with serial transfer line | |
| US4325119A (en) | Process and apparatus employing microprogrammed control commands for transferring information between a control processor and communications channels | |
| US4348725A (en) | Communication line service interrupt technique for a communications processing system | |
| US4133030A (en) | Control system providing for the transfer of data in a communications processing system employing channel dedicated control blocks | |
| US5175818A (en) | Communication interface for independently generating frame information that is subsequently stored in host memory and sent out to transmitting fifo by dma | |
| JPS63280365A (ja) | ダイレクトメモリアクセスオ−ダ競合制御方式 | |
| JPS6163139A (ja) | 通信プロトコル制御装置 | |
| JPS61237149A (ja) | プログラムロ−デイング方式 | |
| US4930103A (en) | Data transmission method in a digital transmission network and apparatus for implimenting same | |
| JP2821053B2 (ja) | ネットワークシステム | |
| JPS63228856A (ja) | 通信制御装置 | |
| JPS6232748A (ja) | デ−タ転送装置 | |
| JPH0234518B2 (ja) | ||
| JPS60158750A (ja) | 高速通信回線のインターフェース回路 | |
| JPH0378066A (ja) | デバイス切断方法 | |
| JP3146864B2 (ja) | 単方向ループ型伝送回路 | |
| JP2508982B2 (ja) | 装置内制御方式 | |
| Potter et al. | CAMAC Based Computer-Computer Communications via Microprocessor Data Links | |
| JPS6042960A (ja) | ル−プ伝送方式 | |
| JPH0194741A (ja) | 通信制御装置の割込み制御方式 | |
| JPH0255819B2 (ja) | ||
| JPH0414378B2 (ja) | ||
| JPS61264829A (ja) | ネツトワ−ク制御装置の割込み制御方式 | |
| JPH033054A (ja) | 通信データ抜け防止方法 | |
| JPS59226541A (ja) | 伝送方法 |