JPH09252077A - 半導体装置及びその実装方法並びにそれを用いた電子装置 - Google Patents
半導体装置及びその実装方法並びにそれを用いた電子装置Info
- Publication number
- JPH09252077A JPH09252077A JP8060466A JP6046696A JPH09252077A JP H09252077 A JPH09252077 A JP H09252077A JP 8060466 A JP8060466 A JP 8060466A JP 6046696 A JP6046696 A JP 6046696A JP H09252077 A JPH09252077 A JP H09252077A
- Authority
- JP
- Japan
- Prior art keywords
- package
- semiconductor device
- leads
- supporting
- mounting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
- H01L2224/0554—External layer
- H01L2224/0555—Shape
- H01L2224/05552—Shape in top view
- H01L2224/05554—Shape in top view being square
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/4826—Connecting between the body and an opposite side of the item with respect to the body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
する場合に、パッケージの傾斜角度を十分に大きくなる
ように設定して実装構造の厚さを小さく抑えることが可
能な技術を提供する。 【解決手段】 パッケージ2が傾いた姿勢でリード3を
介して実装用基板12に実装される半導体装置1におい
て、パッケージ2のリード3が引き出された側面2A以
外の他の側面2B、2Cから、パッケージ2を傾かせる
ように支持する一対の支持用リード4が引き出されてい
る。これにより、支持用リード4によってパッケージ2
の傾斜角度θを任意に設定できる。
Description
の実装方法並びにそれを用いた電子装置に関し、特に、
パッケージが傾いた姿勢で実装用基板に実装される半導
体装置に適用して有効な技術に関する。
RAM(Dynamic Random Access
Memory)や、S(Static)RAMなどの
LSI(半導体集積回路装置)は、集積度の向上につれ
てますます大容量化の傾向にあり、例えばメモリモジュ
ールカードを初めとする各種電子装置に広範囲に用いら
れている。
合は、配線基板からなる実装用基板を用いてLSIを半
田付けにより実装することが行われるが、高実装密度を
実現するために、半導体チップを封止した例えば方形状
のパッケージを実装用基板に対して垂直に立てて実装す
ることが多くなっている。
デバイス」、1991年11月号、P81には、そのよ
うな実装構造が示されている。このような実装構造によ
れば空間を利用して多くのパッケージを実装することが
できるので、LSIの高密度実装が可能となる。
実装用基板に垂直に立てて実装するようにした実装構造
では、各LSI間の空気の流れが各パッケージによって
遮られてしまうので、LSIの放熱効果が悪くなるとい
う弊害が生ずる。
装用基板に対して傾けられようにして、空気の流れを改
善するようにした実装構造が考えられるようになってき
ている。
は、垂直位置からパッケージを実装用基板に対して20
°程度傾けて実装するようにした実装構造が示されてい
る。
さい実装構造が可能となるように半導体チップを実装す
るようにした考えとして、例えば特開平6−29124
8号公報に示されるような実装構造が示されている。こ
の実装構造では、半導体チップを実装用基板に対して2
0°程度傾けて実装するようにして、前記のような目的
を達成するようにしている。
装構造では、実装用基板に対してパッケージあるいは半
導体チップを20°程度傾けて高密度実装または厚さの
小さい実装構造を可能としているが、この程度の傾斜角
度ではメモリモジュールカードのような電子装置を組み
立てる場合には、傾斜角度が十分でないので、その厚さ
を予め決められている規格以下に抑えるのが困難になる
という問題がある。
いる従来の実装構造では、パッケージを傾けるためにパ
ッケージの下端に設けた支持用リードを利用しているの
で、あるいは半導体チップの下端に設けた半田バンプを
利用しているので、20°以上傾けてより低い実装高さ
を実現しようとすると、各パッケージあるいは各半導体
チップが自重により傾き易くなって安定に保持されにく
くなる。このため、傾斜角度を十分に大きくなるように
設定するのが難しかった。
パッケージ間でクリアランスを保つことが困難になるの
で、半導体装置を自動実装しようとすると下側の半導体
装置を押し倒すおそれがあるため、自動実装が不可能で
あった。このため、コストアップが避けられなかった。
を傾けて高密度実装する場合に、パッケージの傾斜角度
を十分に大きくなるように設定して実装構造の厚さを小
さく抑えることが可能な技術を提供することにある。
ージを傾けて高密度実装する場合に、半導体装置の自動
実装が可能な技術を提供することにある。
な特徴は、本明細書の記述及び添付図面から明らかにな
るであろう。
発明のうち、代表的なものの概要を簡単に説明すれば下
記の通りである。
の所望の側面から複数のリードが引き出され、前記パッ
ケージが傾いた姿勢で前記リードを介して実装用基板に
実装される半導体装置であって、前記パッケージの前記
リードが引き出された側面以外の他の側面に、パッケー
ジを傾かせるように支持するための支持用部材を設けて
いる。
パッケージの所望の側面から複数のリードが引き出され
るとともに、前記側面以外の他の側面にパッケージを傾
かせるように支持するための支持用部材を設けた半導体
装置を用いて、実装用基板上で前記支持用部材によって
前記パッケージを傾かせた状態に支持して、前記リード
を導電性ろう材によって前記実装用基板に接続する。
パッケージの所望の側面から複数のリードが引き出され
るとともに、前記側面以外の他の側面にパッケージを傾
かせるように支持するための支持用部材を設けた半導体
装置を用いて、前記リードを導電性ろう材によって実装
用基板にほぼ垂直に接続した後、前記パッケージを傾か
せ前記支持用部材によってその傾斜角度を調整する。
所望の側面から複数のリードが引き出されるとともに、
前記側面以外の他の側面にパッケージを傾かせるように
支持するための支持用部材を設けた半導体装置が複数個
用いられて、各々のパッケージが傾いた姿勢で多段に実
装用基板に実装されている。
半導体装置は、所望の側面から複数のリードが引き出さ
れたパッケージの前記側面以外の他の側面に、パッケー
ジを傾かせるように支持するための支持用部材を設けて
いるので、この支持用部材を用いてパッケージの傾斜角
度を任意に設定できる。従って、半導体装置をパッケー
ジを傾けて高密度実装する場合に、パッケージの傾斜角
度を十分に大きくなるように設定して実装構造の厚さを
小さく抑えることが可能となる。また、半導体装置をパ
ッケージを傾けて高密度実装する場合に、半導体装置の
自動実装が可能となる。
半導体装置の実装方法は、パッケージの所望の側面から
複数のリードが引き出されるとともに、前記側面以外の
他の側面にパッケージを傾かせるように支持するための
支持用部材を設けた半導体装置を用いて、実装用基板上
で前記支持用部材によって前記パッケージを傾かせた状
態に支持して、前記リードを導電性ろう材によって前記
実装用基板に接続する。これにより、支持用部材を用い
てパッケージの傾斜角度を任意に設定できる。従って、
半導体装置をパッケージを傾けて高密度実装する場合
に、パッケージの傾斜角度を十分に大きくなるように設
定して実装構造の厚さを小さく抑えることが可能とな
る。また、半導体装置をパッケージを傾けて高密度実装
する場合に、半導体装置の自動実装が可能となる。
半導体装置の実装方法は、パッケージの所望の側面から
複数のリードが引き出されるとともに、前記側面以外の
他の側面にパッケージを傾かせるように支持するための
支持用部材を設けた半導体装置を用いて、前記リードを
導電性ろう材によって実装用基板にほぼ垂直に接続した
後、前記パッケージを傾かせ前記支持用部材によってそ
の傾斜角度を調整する。これにより、支持用部材を用い
てパッケージの傾斜角度を任意に設定できる。従って、
半導体装置をパッケージを傾けて高密度実装する場合
に、パッケージの傾斜角度を十分に大きくなるように設
定して実装構造の厚さを小さく抑えることが可能とな
る。また、半導体装置をパッケージを傾けて高密度実装
する場合に、半導体装置の自動実装が可能となる。
電子装置は、所望の側面から複数のリードが引き出され
たパッケージの前記側面以外の他の側面に、パッケージ
を傾かせるように支持するための支持用部材を設けた半
導体装置が複数個用いられて、各々のパッケージが傾い
た姿勢で多段に実装用基板に実装されているので、パッ
ケージの傾斜角度を任意に設定して実装することができ
る。従って、半導体装置をパッケージを傾けて高密度実
装する場合に、パッケージの傾斜角度を十分に大きくな
るように設定して実装構造の厚さを小さく抑えることが
可能となる。また、半導体装置をパッケージを傾けて高
密度実装する場合に、半導体装置の自動実装が可能とな
る。
施形態とともに詳細に説明する。
いて、同一機能を有するものは同一符号を付け、その繰
り返しの説明は省略する。
装置を示すもので、DRAMのような半導体メモリから
なるLSIに適用した例を示し、(a)は平面図、
(b)は側面図である。本実施形態1の半導体装置1
は、例えばエポキシ樹脂などからなる方形状のパッケー
ジ2に半導体チップが封止されていて、この方形状のパ
ッケージ2の一つの側面2Aからは、各々半導体チップ
のいづれかの電極に接続された複数のリード3がガルウ
ィング状に引き出されており、いわゆるSIP(Sin
gle In−line Package)構造を有し
ている。
二つの側面2B及び2Cからは、各々パッケージ2を傾
かせるように支持する一対の支持用リード4が引き出さ
れている。各支持用リード4は、長さLを有し、複数の
リード3と支持用リード4との先端は、後述するように
同一高さに保たれて、実装用基板に半田付けされて実装
される。これにより、各パッケージ2は角度θだけ傾斜
した状態で実装されることになる。傾斜角度θは支持用
リード4の長さを変えることによって、任意の値をとる
ことができるようになっている。
は、予めリードフレームの形で一体化されて形成され、
半導体チップのボンディング、ワイヤボンディング、パ
ッケージの樹脂成形が終了した後に、複数のリード3が
所望の形状に整形されて、本実施形態1の場合ガルウィ
ング状に整形される。
導体装置の製造に用いられるリードフレームの一例を示
す平面図である。リードフレーム5は例えばFe−Ni
系合金材料が用いられ、その中央部には半導体チップを
ボンディングするためのダイパッド6が設けられて、こ
のダイパッド6は吊りリード7を介してタイバー8に支
持されている。ダイパッド6の周囲には半導体チップの
電極とボンディングワイヤを介して接続される複数のリ
ード3が配置されて、これらリード3の途中部分にはダ
ムバー9が設けられて、各リード3はダムバー9を介し
てタイバー8に支持されている。
もダムバー9が設けられている。各リード3のダムバー
9の内側の部分はインナーリードとなり、ダムバー9の
外側の部分はアウターリードとなって実装用電極として
使用される。説明を簡単にするため、リード3の数は限
られた数だけ配置した例で示している。
き出されて、この支持用リード4は枠10に結合されて
いる。この支持用リード4はタイバー8に対して角度α
だけ傾斜して引き出されており、この支持用リード4を
介して各構成部分は枠10に一体に支持されている。支
持用リード4を角度αだけ傾斜してリードフレーム5に
形成することにより、後程に支持用リード4を折り曲げ
て傾斜角度θを望ましい範囲に設定する際の作業を容易
に行うことができる。
ーモールド装置にセットして、樹脂成形により方形状の
パッケージ2を形成した後の構造を示している。この樹
脂成形は、図4のダイパッド6に半導体チップをボンデ
ィングし、この半導体チップの電極と複数のリード3と
の間でワイヤボンディングが終了した後に行われ、ダム
バー9の内側の領域にある半導体チップ、ボンディング
ワイヤ及び複数のリード3のインナーリードとなる部分
が例えばエポキシ樹脂などからなる方形状のパッケージ
2によって封止される。
ムバー9及び枠10をカットすることにより、方形状の
パッケージ2の一つの側面2Aからは、各々半導体チッ
プのいづれかの電極に接続された複数のリード3が引き
出されるとともに、パッケージ2の一側面2Aと直交す
る他の二つの側面2B及び2Cからは、各々一対の支持
用リード4が引き出された構造が得られる。
に整形するとともに、一対の支持用リード4を根元の位
置から折り曲げることにより、図1(a)、(b)に示
すような半導体装置1が得られる。
2の二つの側面2B、2Cから引き出されている一対の
支持用リード4によって、常にパッケージ2が十分に大
きな傾斜角度θで安定して傾いた姿勢に保持されるの
で、複数の半導体装置1を実装用基板に実装する場合
に、隣接する半導体装置1のパッケージ間でクリアラン
スを保つことが容易になる。従って、先に実装されてい
る下側の半導体装置を押し倒すおそれはなくなるので、
自動実装が可能となる。
置1によれば、次のような効果が得られる。
が引き出されたパッケージ2の前記側面2A以外の他の
側面2B、2Cから、パッケージ2を傾かせるように支
持する一対の支持用リード4が引き出されているので、
この支持用リード4によってパッケージ2の傾斜角度θ
を任意に設定できる。従って、半導体装置1をパッケー
ジ2を傾けて高密度実装する場合に、パッケージ2の傾
斜角度を十分に大きくなるように設定して実装構造の厚
さを小さく抑えることが可能となる。
て高密度実装する場合に、半導体装置1の自動実装が可
能となる。
による半導体装置を示すもので、(a)は平面図、
(b)は側面図である。本実施形態2による半導体装置
1は、方形状のパッケージ2の一つの側面2AからJリ
ード状の複数のリード3を引き出した例を示すものであ
る。また、パッケージ2の一側面2Aと直交する他の二
つの側面2B及び2Cからは、各々パッケージ2を傾か
せるように支持する一対の支持用リード4が引き出され
ている。
長さLを有し、複数のリード3と支持用リード4との先
端は、後述するように同一高さに保たれて、実装用基板
に半田付けされて実装される。これにより、各パッケー
ジ2は角度θだけ傾斜した状態で実装されることにな
る。傾斜角度θは支持用リード4の長さを変えることに
よって、任意の値をとることができるようになってい
る。
1による半導体装置1と同様に、複数のリード3及び一
対の支持用リード4が予め一体化されて形成されたリー
ドフレーム5を用いて、半導体チップのボンディング、
ワイヤボンディング、パッケージの樹脂成形が終了した
後に、整形されることにより形成される。
置1によれば、実施形態1に比較して、パッケージ2の
一つの側面2Aから引き出される複数のリード3の形状
が異なるだけで、パッケージ2を傾かせるように支持す
る一対の支持用リード4が引き出されている構造は同じ
なので、実施形態1と同様な効果を得ることができる。
による半導体装置を示すもので、(a)は平面図、
(b)は側面図である。本実施形態3による半導体装置
1は、方形状のパッケージ2の一つの側面2Aからジグ
ザグ(Zigzag)状の複数のリード3を引き出した
例を示すものである。また、パッケージ2の一側面2A
と直交する他の二つの側面2B及び2Cからは、各々パ
ッケージ2を傾かせるように支持する一対の支持用リー
ド4が引き出されている。
長さLを有し、複数のリード3と支持用リード4との先
端は、後述するように同一高さに保たれて、実装用基板
に半田付けされて実装される。これにより、各パッケー
ジ2は角度θだけ傾斜した状態で実装されることにな
る。傾斜角度θは支持用リード4の長さを変えることに
よって、任意の値をとることができるようになってい
る。
1による半導体装置1と同様に、複数のリード3及び一
対の支持用リード4が予め一体化されて形成されたリー
ドフレーム5を用いて、半導体チップのボンディング、
ワイヤボンディング、パッケージの樹脂成形が終了した
後に、整形されることにより形成される。
置1によれば、実施形態1に比較して、パッケージ2の
一つの側面2Aから引き出される複数のリード3の形状
が異なるだけで、パッケージ2を傾かせるように支持す
る一対の支持用リード4が引き出されている構造は同じ
なので、実施形態1と同様な効果を得ることができる。
による電子装置の主要部を示すもので、(a)は平面
図、(b)は側面図である。本実施形態4による電子装
置11は、例えば実施形態1による半導体装置1を複数
個用いて、各々のパッケージ2を傾いた姿勢で多段に実
装用基板12に実装して組み立てた例を示すものであ
る。
用基板12の表面には所望のパターンの配線13が形成
されており、各半導体装置1は複数のリード3及び一対
の支持用リード4の先端が同一高さに保たれて、リード
3及び一対の支持用リード4が対応した配線13に半田
付けされる。なお、支持用リード4の先端は半田付けし
ないで単に支持されているだけでも良い。
は、各々が支持用リード4を介して相互に一定のスペー
スを保持して傾いた姿勢で多段に実装用基板10に実装
されている。各々のパッケージ2の傾斜角度θは支持用
リード4の長さを変えることにより、任意の値に設定す
ることができる。少なくとも、従来例のように20°程
度に制約されることなく、20°以上の十分な大きさに
設定することが可能になっている。
実装する場合、図7(a)に示すように、複数のリード
3のうち特定のリード3a(例えば、RAS、CASな
どのチップセレクト用のリード)のみを、実装用基板1
0に設けたスルーホール配線26に接続するようにする
ことができる。
を示すもので、まず(a)に示すように、予め半導体装
置1を収納するための底面14aが傾斜している収納孔
14が複数個設けられた絶縁性材料からなる収納トレー
(収納容器)15を用いて、各収納孔14に半導体装置
1を収納する。この場合、収納孔14の底面14aの傾
斜角度を半導体装置1のパッケージ2の傾斜角度θに一
致するように設定しておけば、各パッケージ2の表面を
平坦に保持した状態で各半導体装置1を収納することが
できる。
6aが平坦な真空チャック16を用いて、その吸着面1
6aを平坦に保持されているパッケージ2の表面に接触
して半導体装置1を吸引した状態で、実装用基板12に
移動してマウント(配置)する。実装用基板12の配線
13には予めクリーム半田が付着されていて、半導体装
置1のリード3あるいは支持用リード4は対応した配線
13上に位置決めされる。続いて、同様な操作を繰り返
して、順次に複数個の半導体装置1を実装用基板12に
マウントするようにする。このような真空チャック16
によるマウントは、予め半導体装置1を位置決めする実
装用基板12上の位置を決定しておくことにより、自動
的に行わせることが可能となる。
過させることにより、クリーム半田が溶融して各リード
3あるいは支持用リード4は配線13に接続されるの
で、各半導体装置1はパッケージ2が傾いた姿勢で多段
に実装用基板12に実装されて電子装置11が組み立て
られる。半導体装置1として、図2に示したようなJリ
ード状の複数のリード3を引き出したもの、あるいは図
3に示したようなジグザグ状の複数のリード3を引き出
したものを用いても、同様な電子装置1を組み立てるこ
とができる。
体例を示すもので、まず(a)に示すように、予め半導
体装置1を傾斜して収納する収納孔29が複数個設けら
れた絶縁性材料からなる収納トレー(収納容器)28を
用いて、各収納孔29に半導体装置1を収納する。
7aが傾斜している真空チャック27を用いて、その吸
着面27aを傾斜して保持されているパッケージ2の表
面に接触して半導体装置1を吸引した状態で、実装用基
板12に移動してマウント(配置)する。
により半田付け処理を施すことによって、各半導体装置
1をパッケージ2が傾いた姿勢で多段に実装用基板12
に実装して電子装置11を組み立てる。
電子装置11の一例として、メモリモジュールカードを
示すものである。DRAMなどからなる複数の半導体装
置1は傾いた姿勢で多段に実装用基板12に実装され
て、絶縁性のカードケース17に収納される。18は駆
動用半導体装置(LSI)で、実装用基板12から引き
出された電気接点はソケット19を介して、このメモリ
モジュールカードを装着すべき機器本体に接続可能にな
っている。
2を傾かせるように支持する一対の支持用リード4が引
き出されている半導体装置1が複数個用いられて、傾い
た姿勢で多段に実装用基板12に実装されているので、
パッケージ2の傾斜角度を任意に設定して実装すること
ができる。従って、傾斜角度を十分に大きくとれるの
で、メモリモジュールカードのような電子装置11を組
み立てる場合に、その厚さを予め決められている規格以
下に抑えるのが容易になる。
にパッケージ2が十分に大きな傾斜角度で安定して傾い
た姿勢に保持されるので、複数の半導体装置1を実装用
基板12に実装する場合に、隣接する半導体装置1のパ
ッケージ2間でクリアランスを保つことが容易になる。
従って、先に実装されている下側の半導体装置1を押し
倒すおそれはなくなるので、自動実装が可能となる。
て、底面14aが傾斜している収納孔14が複数個設け
られた収納トレー15を用いて、半導体装置1をパッケ
ージ2の表面を平坦に保持した状態で収納するようにし
たので、吸着面16aが平坦な真空チャック16を用い
て半導体装置1を実装用基板12にマウントできるた
め、実装作業を簡単に行うことができて、実装効率が向
上する。
た収納トレー28を用いて、半導体装置1を傾斜して保
持した状態で収納するようにしたので、吸着面27aが
傾斜した真空チャック27を用いて半導体装置1を実装
用基板12にマウントできるため、実装作業を簡単に行
うことができて、実装効率が向上する。
によれば、次のような効果が得られる。
する一対の支持用リード4が引き出されている半導体装
置1が複数個用いられて、傾いた姿勢で多段に実装用基
板12に実装されているので、パッケージ2の傾斜角度
を任意に設定して実装することができる。従って、半導
体装置1をパッケージ2を傾けて高密度実装する場合
に、パッケージ2の傾斜角度を十分に大きくなるように
設定して実装構造の厚さを小さく抑えることが可能とな
る。
て高密度実装する場合に、半導体装置1の自動実装が可
能となる。
1を組み立てる場合、半導体装置1を収納するための底
面14aが傾斜している収納孔14が設けられた収納ト
レー15、あるいは半導体装置1を傾斜して収納する収
納孔29が複数個設けられた収納トレー28と、その半
導体装置1をマウントするための吸着面16aが平坦な
真空チャック16、あるいは吸着面27aが傾斜した真
空チャック27とを組み合わせて用いて実装を行うこと
により、実装効率が向上する。
5による半導体装置を示すもので、(a)は平面図、
(b)は側面図である。本実施形態5による半導体装置
1は、方形状のパッケージ2の二つの側面2B及び2C
から支持用リード4に代えてリード片4Aを引き出した
例を示すものである。
ケージ2から引き出される支持用リード4は、図4に示
したリードフレーム5の形状のように必ずしも一体に形
成する必要はなく、基本的に、半導体装置1を実装する
場合にパッケージ2を傾かせるような働き(機能)を有
していれば良い。
ドフレーム5を示すもので、(a)に示すように予め支
持用リード4をタイバー8に対して傾斜させることなく
ストレートに引き出しておき、次に、(b)に示すよう
に、支持用リード4の根元部分だけを残して他の部分を
カットすることにより、リード片4Aのみをリードフレ
ーム5に形成しておく。そして、このような形状のリー
ドフレーム5を用いて、半導体チップのボンディング、
ワイヤボンディング、パッケージ2の樹脂成形を行っ
て、図11に示すように、例えばガルウィング状の複数
のリード3を有する半導体装置1を製造する。
個用いて実装用基板12に実装した構造を示すもので、
(a)は平面図、(b)は側面図である。実装用基板1
2には予めスペーサとして働く一対の支持枠20を固定
しておいて、これら支持枠20上にリード片4Aを支持
させるように位置決めした状態で各半導体装置1のリー
ド3を対応した配線13に半田付けする。
装置1のリード3及びパッケージ2を、ほぼ垂直に保持
した状態で各リード3を実装用基板12上の対応した配
線13に半田付けする。次に、図14(b)に示すよう
に、リード3を支持枠20の方向に湾曲させることによ
り、パッケージ2のリード片4Aを支持枠20に接触さ
せる。これにより、パッケージ2は傾斜した状態で実装
されることになる。
2におけるリード3とリード片4Aの高さ位置が異なっ
ているので、パッケージ2を傾かせて実装することがで
き、支持枠20によってパッケージ2の傾斜角度θを任
意に設定できる。支持枠20の材料は、絶縁性あるいは
導電性のいづれでも良く、支持枠20の固定は絶縁性接
着剤あるいは導電性接着剤を用いて行う。また、各リー
ド片4Aと支持枠20との間を接着剤を介して固定する
ようにしても良い。
置1によれば、実施形態1に比較して、パッケージ2の
二つの側面2B及び2Cからリード片4Aを引き出し、
実装用基板12に実装する場合には、支持枠20を用い
てこれによってリード片4Aを支持してパッケージ2を
傾かせて実装するようにしたので、実施形態1と同様な
効果を得ることができる。
6による半導体装置を示すもので、(a)は平面図、
(b)は側面図である。本実施形態6による半導体装置
1は、方形状のパッケージ2の二つの側面2B及び2C
から支持用リード4に代えて樹脂片4Bを引き出した例
を示すものである。
代えてリード片4Aを引き出した例を示したが、本実施
形態6においては、パッケージ2をトランスファモール
ドするときに型の一部を変えることにより、同時に樹脂
片4Bも形成するようにして、リード片4Aと同様な機
能を持たせるようにする。そして、半導体装置1を複数
個用いて実装用基板12に実装する場合には、図13
(a)、(b)に示した構造と同様に、支持枠20を利
用して行うようにする。
置1によれば、実施形態1に比較して、パッケージ2の
二つの側面2B及び2Cから樹脂片4Bを引き出し、実
装用基板12に実装する場合には、支持枠20を用いて
これによって樹脂片4Bを支持してパッケージ2を傾か
せて実装するようにしたので、実施形態1と同様な効果
を得ることができる。
7による半導体装置を示す平面図である。本実施形態7
による半導体装置1は、方形状のパッケージ2の二つの
側面2B及び2Cから支持用リード4を引き出して、こ
の支持用リード4の一端を半導体チップの特定の電極に
接続するとともに、その他端を実装用基板の対応した配
線に接続するようにした例を示すものである。
半導体メモリからなるLSIに適用して効果的となる。
すなわち、半導体メモリにおいてチップに設けられてい
る複数の電極のうち、特に電源またはグランド、あるい
はチップセレクト用(RAS、CASなど)の各電極を
他の電極に対して支持用リード4を介してパッケージ2
の二つの側面2B及び2Cから外部に引き出すことによ
り、デザイン上有利な構造とすることができる。例え
ば、支持用リード4の一端と半導体チップ23の電源用
電極21との間にワイヤ22をボンディングして接続す
るようにする。
を、LOC(Lead On Chip)構造で実現し
た構造を示すもので、(a)は平面図、(b)は(a)
のA−A断面図である。例えば電源用電極21とボンデ
ィングワイヤ22を通じて接続される支持用リード4
は、絶縁膜24を介して半導体チップ23の表面と接し
ている。
装置1を、COL(Chip OnLead)構造で実
現した構造を示すもので、(a)は平面図、(b)は
(a)のA−A断面図である。例えば電源用電極21と
ボンディングワイヤ22を通じて接続される支持用リー
ド4は、絶縁膜24を介して半導体チップ23の裏面と
接している。
置1によれば、実施形態1と同様に、一つの側面2Aか
ら複数のリード3が引き出されたパッケージ2の他の側
面2B、2Cから、パッケージ2を傾かせるように支持
する一対の支持用リード4が引き出されているので、実
施形態1と同様な効果を得ることができるとともに、支
持用リード4を半導体チップの特定の電極の引き出しリ
ードとして利用できるので、デザイン上有利となる。
8による電子装置の主要部を示す側面図である。本実施
形態8による電子装置11は、実施形態5によって得ら
れた図11(a)、(b)の半導体装置1において、リ
ード片4Aと半導体チップの特定の電極例えば電源用電
極21との間にワイヤ22をボンディングするととも
に、各半導体装置1に対応して独立した導電性支持枠2
5を用いて、複数個の半導体装置1を実装用基板12に
実装するようにしたものである。
間は半田、導電性接着剤などにより接続するとともに、
各導電性支持枠25を実装用基板12の対応した配線1
3に半田付けする。
11によれば、実施形態5と同様に、パッケージ2の二
つの側面2B及び2Cからリード片4Aを引き出し、実
装用基板12に実装する場合には、導電性支持枠25を
用いてこれによってリード片4Aを支持してパッケージ
2を傾かせて実装するようにしたので、実施形態1と同
様な効果を得ることができ、またリード片4Aを半導体
チップの特定の電極と接続して導電性支持枠25を介し
て実装用基板12に接続するようにしたので、実施形態
7と同様な効果を得ることができる。
前記実施形態に基づき具体的に説明したが、本発明は、
前記実施形態に限定されるものではなく、その要旨を逸
脱しない範囲において種々変更可能であることは勿論で
ある。
引き出される複数のリードは限られた形状の例で説明し
たが、特定の形状に限ることなく、すべての形状のリー
ドに適用可能である。
必ずしも実装用基板で支持させることなく、実装用基板
に傾いて実装されている隣の半導体装置のパッケージに
よって支持させるようにしても良い。
装置を実装用基板に実装して電子装置を組み立てる場合
は、実装用基板の一方向に沿って各半導体装置を配置し
た例で示したが、これに限らず各半導体装置は平面内の
任意の方向に沿って配置するようにしても良い。
なされた発明をその背景となった利用分野である半導体
装置に適用した場合について説明したが、それに限定さ
れるものではない。本発明は、少なくとも平坦なパッケ
ージを有する複数の回路素子を実装用基板に高実装密度
で実装することを条件とするものには適用できる。
的なものによって得られる効果を簡単に説明すれば、下
記の通りである。
たパッケージの前記側面以外の他の側面から、パッケー
ジを傾かせるように支持する支持用リードが引き出され
ているので、この支持用リードによってパッケージの傾
斜角度を任意に設定でき、半導体装置をパッケージを傾
けて高密度実装する場合に、パッケージの傾斜角度を十
分に大きくなるように設定して実装構造の厚さを小さく
抑えることが可能となる。また、半導体装置をパッケー
ジを傾けて高密度実装する場合に、半導体装置の自動実
装が可能となる。
ので、(a)は平面図、(b)は側面図である。
ので、(a)は平面図、(b)は側面図である。
ので、(a)は平面図、(b)は側面図である。
用いられるリードフレームを示す平面図である。
法の一工程を示す平面図である。
法の他の工程を示す平面図である。
示すもので、(a)は平面図、(b)は側面図である。
法の具体例を示すもので、(a)は断面図、(b)は側
面図である。
法の他の具体例を示すもので、(a)は断面図、(b)
は側面図である。
を示す断面図である。
もので、(a)は平面図、(b)は側面図である。
に用いられるリードフレームを示すもので、(a)及び
(b)は平面図である。
用基板に実装した構造を示すもので、(a)は平面図、
(b)は側面図である。
用基板に実装する例を示すもので、(a)および(b)
は断面図である。
もので、(a)は平面図、(b)は側面図である。
平面図である。
するLOC構造を示すもので、(a)は平面図、(b)
は(a)のA−A断面図である。
するCOL構造を示すもので、(a)は平面図、(b)
は(a)のA−A断面図である。
を示す側面図である。
一つの側面、2B、2C…パッケージの他の側面、3…
リード、3a…特定のリード、4…支持用リード、4A
…リード片、4B…樹脂片、5…リードフレーム、6…
ダイパッド、7…吊りリード、8…タイバー、9…ダム
バー、10…枠、11…電子装置、12…実装用基板、
13…配線、14、29…収納孔、14a…収納孔の底
面、15、28…収納トレー(収納容器)、16、27
…真空チャック、16a、27a…吸着面、17…カー
ドケース、18…駆動用半導体装置、19…ソケット、
20…支持枠、21…電源用電極、22…ボンディング
ワイヤ、23…半導体チップ、24…絶縁膜、25…導
電性支持枠、26…スルーホール配線。
Claims (12)
- 【請求項1】 パッケージの所望の側面から複数のリー
ドが引き出され、前記パッケージが傾いた姿勢で前記リ
ードを介して実装用基板に実装される半導体装置であっ
て、前記パッケージの前記リードが引き出された側面以
外の他の側面に、パッケージを傾かせるように支持する
ための支持用部材を設けたことを特徴とする半導体装
置。 - 【請求項2】 前記支持用部材は、先端が前記リードの
先端と同一高さに保たれて実装用基板に支持される支持
用リードからなることを特徴とする請求項1に記載の半
導体装置。 - 【請求項3】 前記支持用部材は、導電性片からなるこ
とを特徴とする請求項1に記載の半導体装置。 - 【請求項4】 前記支持用部材は、絶縁性片からなるこ
とを特徴とする請求項1に記載の半導体装置。 - 【請求項5】 前記支持用部材は、先端を前記リードの
先端と同一高さに保つ支持枠を介して実装用基板に支持
されることを特徴とする請求項3または4に記載の半導
体装置。 - 【請求項6】 前記支持用部材は、パッケージに封止さ
れた半導体チップの特定の電極と接続されたことを特徴
とする請求項1乃至5のいずれか1項に記載の半導体装
置。 - 【請求項7】 前記リードは、導電性ろう材によって前
記実装用基板に接続されることを特徴とする請求項1乃
至6のいずれか1項に記載の半導体装置。 - 【請求項8】 パッケージの所望の側面から複数のリー
ドが引き出されるとともに、前記側面以外の他の側面に
パッケージを傾かせるように支持するための支持用部材
を設けた半導体装置を用いて、実装用基板上で前記支持
用部材によって前記パッケージを傾かせた状態に支持し
て、前記リードを導電性ろう材によって前記実装用基板
に接続することを特徴とする半導体装置の実装方法。 - 【請求項9】 パッケージの所望の側面から複数のリー
ドが引き出されるとともに、前記側面以外の他の側面に
パッケージを傾かせるように支持するための支持用部材
を設けた半導体装置を用いて、前記リードを導電性ろう
材によって実装用基板にほぼ垂直に接続した後、前記パ
ッケージを傾かせ前記支持用部材によってその傾斜角度
を調整することを特徴とする半導体装置の実装方法。 - 【請求項10】 前記支持用部材は、先端を前記リード
の先端と同一高さに保つ支持枠を介しその傾斜角度を調
整することを特徴とする請求項9に記載の半導体装置の
実装方法。 - 【請求項11】 パッケージの所望の側面から複数のリ
ードが引き出されるとともに、前記側面以外の他の側面
にパッケージを傾かせるように支持するための支持用部
材を設けた半導体装置が複数個用いられて、各々のパッ
ケージが傾いた姿勢で多段に実装用基板に実装されたこ
とを特徴とする電子装置。 - 【請求項12】 前記複数個の半導体装置は、各々が前
記支持用部材を介して相互に一定のスペースを保持して
前記実装用基板に実装されたことを特徴とする請求項1
1に記載の電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06046696A JP3761959B2 (ja) | 1996-03-18 | 1996-03-18 | 半導体装置の実装方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP06046696A JP3761959B2 (ja) | 1996-03-18 | 1996-03-18 | 半導体装置の実装方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09252077A true JPH09252077A (ja) | 1997-09-22 |
JP3761959B2 JP3761959B2 (ja) | 2006-03-29 |
Family
ID=13143083
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP06046696A Expired - Fee Related JP3761959B2 (ja) | 1996-03-18 | 1996-03-18 | 半導体装置の実装方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3761959B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014056971A (ja) * | 2012-09-13 | 2014-03-27 | Tokai Rika Co Ltd | 電子部品の実装構造 |
-
1996
- 1996-03-18 JP JP06046696A patent/JP3761959B2/ja not_active Expired - Fee Related
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2014056971A (ja) * | 2012-09-13 | 2014-03-27 | Tokai Rika Co Ltd | 電子部品の実装構造 |
Also Published As
Publication number | Publication date |
---|---|
JP3761959B2 (ja) | 2006-03-29 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5483024A (en) | High density semiconductor package | |
US6563217B2 (en) | Module assembly for stacked BGA packages | |
US6337521B1 (en) | Semiconductor device and a method of manufacturing the same | |
US5352851A (en) | Edge-mounted, surface-mount integrated circuit device | |
JPH11186489A (ja) | 半導体装置およびそれを用いた電子装置 | |
JP2000133767A (ja) | 積層化半導体パッケ―ジ及びその製造方法 | |
JP2001320014A (ja) | 半導体装置及びその製造方法 | |
JP2878564B2 (ja) | 半導体パッケージ | |
JPH04179263A (ja) | 樹脂封止型半導体装置とその製造方法 | |
JP2863155B2 (ja) | 半導体パッケージ及びその組み立て方法 | |
JPH09252077A (ja) | 半導体装置及びその実装方法並びにそれを用いた電子装置 | |
JPH0322544A (ja) | 半導体装置 | |
KR20020039012A (ko) | 동일 형태의 칩 선택 단자를 이용한 적층형 반도체 칩패키지 | |
KR20010028845A (ko) | 적층형 마이크로 비지에이 패키지 및 제조방법 | |
JPH06177501A (ja) | メモリモジュール | |
JPH0563138A (ja) | 半導体集積回路装置 | |
JPS6384128A (ja) | 混成集積回路装置 | |
JPH03231450A (ja) | 半導体集積回路装置 | |
KR20020028021A (ko) | 적층 패키지 | |
US20080029871A1 (en) | Interposer and semiconductor package using the same | |
JP2000183275A (ja) | 半導体装置 | |
JPS6379361A (ja) | 立設実装形半導体装置 | |
KR100386892B1 (ko) | 방열기능을갖는멀티스택반도체장치 | |
KR100788340B1 (ko) | 반도체 패키지 | |
KR100368968B1 (ko) | 스택형 패키지 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20050315 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051011 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20051212 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060110 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060112 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090120 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100120 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |