JPH09244879A - Romからの情報読出し制御方法 - Google Patents

Romからの情報読出し制御方法

Info

Publication number
JPH09244879A
JPH09244879A JP8205396A JP8205396A JPH09244879A JP H09244879 A JPH09244879 A JP H09244879A JP 8205396 A JP8205396 A JP 8205396A JP 8205396 A JP8205396 A JP 8205396A JP H09244879 A JPH09244879 A JP H09244879A
Authority
JP
Japan
Prior art keywords
rom
communication
communication standard
communication program
standard bus
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8205396A
Other languages
English (en)
Inventor
Yoshiyuki Furuhira
義之 古平
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hioki EE Corp
Original Assignee
Hioki EE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hioki EE Corp filed Critical Hioki EE Corp
Priority to JP8205396A priority Critical patent/JPH09244879A/ja
Publication of JPH09244879A publication Critical patent/JPH09244879A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 1つのROMから、使用するインターフェイ
スに応じて自動的にその通信プログラムを読み出し可能
とする。 【解決手段】 CPU11および同CPUにてその読み
出しが制御されるROM12が実装された通信用システ
ムボード10を有する電子機器を、GP−IBもしくは
RS−232Cなどの2つの異なる通信規格バスにて外
部機器と通信可能とするにあたって、ROM12の記憶
領域を前半部と後半部とに区画し、その前半部に通信規
格バスの一方の通信プログラムを格納し、後半部に通信
規格バスの他方の通信プログラムを格納するとともに、
使用する通信規格バスに応じてROM12のMSBライ
ンA15を電子機器の動作電源電圧Vccと接地電位と
に選択的に切り替え可能な切替え手段を設け、ROM1
2の前半部もしくは後半部から使用する通信規格バスに
対応する通信プログラムを読み出す。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明はROMからの情報読
出し制御方法に関し、さらに詳しく言えば、所定のイン
ターフェイスを介して外部機器と通信する際、ROMか
らそのインターフェイス用の通信プログラムを読み出す
ための情報読出し制御方法に関するものである。
【0002】
【従来の技術】例えば、電子測定器を外部機器としての
パーソナルコンピュータやプリンタなどに接続する場
合、現在では標準規格としてのGP−IB(IEEE−
488バス)もしくはRS−232Cのいずれかのイン
ターフェイスが用いられている。
【0003】その接続は図4に例示されているように、
電子測定器などの電子機器本体側に設けられている通信
用システムボード1にインターフェイスボード2を装着
することにより行なわれるが、システムボード1にはそ
のインターフェイスの規格に対応する通信プログラムが
格納されたROMが搭載されており、通信にあたって
は、同ROMからその通信プログラムがCPU(中央制
御ユニット)より適宜読み出される。
【0004】
【発明が解決しようとする課題】したがって、システム
ボード1に例えばGP−IB用のROMが搭載されてい
るとした場合、そのインターフェイスをRS−232C
に変更するには、ROMをRS−232C用のものに置
き換える必要があり、簡単にはインターフェイスの変更
には応じられない、という不便さがあった。
【0005】もっとも、あらかじめシステムボード1に
GP−IB用ROMとRS−232C用ROMの2つを
搭載し、使用するインターフェイスに応じて適宜切替え
るようにすればよいのであるが、当然のことながら2つ
のROMを実装するに伴なって、その作業工数やその後
の検査工程が増大するばかりでなく、2つのROMを選
択するなんらかの切替え操作が必要となり、最善の解決
策とは言えない。
【0006】本発明は、このような従来の問題点を解決
するためになされたもので、その目的は、ROMが1つ
でありながら、使用するインターフェイスに応じて自動
的にその通信プログラムが読み出されるようにしたRO
Mからの情報読出し制御方法を提供することにある。
【0007】
【課題を解決するための手段】上記目的を達成するた
め、請求項1の発明は、CPUおよび同CPUにてその
読み出しが制御されるROMが実装された通信用システ
ムボードを有する電子機器を、GP−IBもしくはRS
−232Cなどの2つの異なる通信規格バスにて外部機
器と通信可能とするにあたって、上記ROMの記憶領域
を前半部と後半部とに区画し、その前半部に上記通信規
格バスの一方の通信プログラムを格納し、後半部に上記
通信規格バスの他方の通信プログラムを格納するととも
に、使用する上記通信規格バスに応じて同ROMのMS
Bラインを上記電子機器の動作電源電圧と接地電位とに
選択的に切り替え可能な切替え手段を設け、上記ROM
の前半部もしくは後半部から使用する上記通信規格バス
に対応する通信プログラムを読み出すようにしたことを
特徴としている。
【0008】これによれば、一つのROMにて2つの異
なる通信規格バスに対応することができる。例えば、R
OMのMSBラインが接地電位に落とされることによ
り、同ROMの前半部に格納されているGP−IB用の
通信プログラムが読み出され、これに対してROMのM
SBラインが電子機器の動作電源電圧に設定されること
により、後半部に格納されている例えばRS−232C
用の通信プログラムが読み出されることになる。
【0009】この場合、請求項2に記載されているよう
に、システムボードにはROMのMSBラインを電子機
器の動作電源電圧にプルアップする制御回路が設けら
れ、各通信規格バスごとにシステムボードに接続される
インターフェイスボードの一方には、切替え手段として
制御回路を接地電位に落とす接地回路が形成されている
ことが好ましい。
【0010】これによると、インターフェイスボードを
システムボードに接続(装着)することに伴なって、R
OMの前半部と後半部とが自動的に切り替えられ、ユー
ザーに余計な切り替え作業を強いることなく、インター
フェイスの変更に対処することができる。
【0011】
【発明の実施の形態】次に、本発明の技術的思想をより
よく理解するうえで、図1ないし図3を参照しながら、
その実施の形態について説明する。なお、この実施例に
おいて、インターフェイスの通信規格としては、現在標
準となっているGP−IBとRS−232Cの2モード
であるとする。
【0012】図1において、電子測定器例えばLCRメ
ータなどの電子機器本体側のシステムボード10には、
同電子機器を外部機器としての図示しない例えばパーソ
ナルコンピュータやプリンタなどに接続して交信するた
めのCPU(中央制御ユニット)11と、その通信プロ
グラムが格納されたROM(リードオンリメモリ)12
とが実装されている。
【0013】ここで、GP−IBとRS−232Cの通
信に要する各通信プログラムの記憶容量がそれぞれ例え
ば32kバイトであるとすると、この実施例ではそのR
OM12にはその倍の記憶容量の例えば64kバイトの
ものが用いられ、その前半の32kバイトに一方のGP
−IB用の通信プログラムが書き込まれ、後半の32k
バイトに他方のRS−232C用の通信プログラムが書
き込まれる。
【0014】図3には、同ROM12のアドレスライン
(A0〜A15)とそれに対応するアドレス(16進表
示)との関係が示されており、これによるとこの例では
アドレスの0000H〜7FFFHの領域にGP−IB
用の通信プログラムが格納され、8000H〜FFFF
Hの領域にRS−232C用の通信プログラムが格納さ
れることになる。
【0015】この場合、最上位のMSBラインA15
は、ROM12の前半部(0000H〜7FFFH)と
後半部(8000H〜FFFFH)を切り替えるための
制御ラインとして用いられ、この実施例において、MS
BラインA15はプルアップ抵抗Rを介して機器本体の
動作電源Vccに接続されている。なお、このプルアッ
プ抵抗Rを含む切替え制御回路13はこのシステムボー
ド10のコネクタ14に接続されている。
【0016】外部機器と接続する際、その通信モードに
応じてこのコネクタ14にGP−IB用インターフェイ
スボード20もしくはRS−232C用インターフェイ
スボード30のいずれかが選択的に装着されるのである
が、この場合、GP−IB用インターフェイスボード2
0には、上記切替え制御回路13を接地電位に落とすた
めの接地回路21が設けられている。これに対して、R
S−232C用インターフェイスボード30には切替え
制御回路13を開放したままとするオープン端子31が
設けられている。
【0017】したがって、システムボード10のコネク
タ14にGP−IB用インターフェイスボード20を接
続することにより、切替え制御回路13が接地回路21
を介して接地電位となるため、MSBラインA15が
“0”となる。これにより、CPU11にてROM12
内の前半部(0000H〜7FFFH)に格納されてい
るGP−IB用の通信プログラムが読み出されることに
なる。
【0018】これに対して、システムボード10のコネ
クタ14にRS−232C用インターフェイスボード3
0を接続した場合には、切替え制御回路13はオープン
状態のままとされるため、MSBラインA15は“1”
を保持する。したがって、CPU11にてROM12内
の後半部(8000H〜FFFFH)に格納されている
RS−232C用の通信プログラムが読み出されること
になる。
【0019】図2にこの読出しアドレスの切替え状態が
図解されているが、要するに、MSBラインA15が
“0”の場合には後半部の8000H〜FFFFHまで
がマスクされて前半部の0000H〜7FFFHまでの
アドレスが読出し対象となり、これに対して、MSBラ
インA15が“1”の場合には前半部の0000H〜7
FFFHまでがマスクされ、後半部の8000H〜FF
FFHがアドレス0000H〜7FFFHとして読み出
されることになる。
【0020】上記実施例では、ROM12の前半部にG
P−IB用通信プログラム、後半部にRS−232C用
通信プログラムをそれぞれ格納しているが、これを反対
としてもよいことはもちろんであり、また、本発明はこ
れらの通信プログラムに限定されるものでもない。
【0021】また、ROM内の記憶領域を分割するにし
ても、その上位2ビット(上記の実施例で言えば、A1
5,A14)を制御ラインにすれば4分割、上位3ビッ
ト(A15,A14,A13)を制御ラインにすれば8
分割とすることができる。
【0022】
【発明の効果】以上説明したように、請求項1の発明に
よれば、ROMの記憶領域を前半部と後半部とに区画
し、その前半部に例えばGP−IB用の通信プログラム
を格納し、後半部に例えばRS−232C用の通信プロ
グラムを格納するとともに、使用する通信規格バスに応
じて同ROMのMSBラインを動作電源電圧と接地電位
とに選択的に切り替え可能な切替え手段を設け、ROM
の前半部もしくは後半部から使用する通信規格バスに対
応する通信プログラムを読み出すようにしたことによ
り、一つのROMにて2つの異なる通信規格バス、例え
ばGP−IB、RS−232Cのいずれにも対応するこ
とができる。
【0023】また、システムボードにROMのMSBラ
インを電子機器の動作電源電圧にプルアップする制御回
路を設けるとともに、各通信規格バスのシステムボード
の一方にその制御回路を接地電位に落とす接地回路を形
成した請求項2の発明によれば、インターフェイスボー
ドをシステムボードに接続することに伴なって、ROM
の前半部と後半部とが自動的に切り替えられ、ユーザー
に余計な切り替え作業を強いることなく、インターフェ
イスの変更に対処することができる。
【図面の簡単な説明】
【図1】本発明の一実施例を示した模式図。
【図2】本発明によるROMの読出しアドレスの切替え
状態を説明するための模式図。
【図3】上記ROMのアドレスラインとそれに対応する
アドレスとの関係を説明するための模式図。
【図4】一般的な通信用システムボードとインターフェ
イスボードとの関係を説明するための模式図。
【符号の説明】
10 システムボード 11 CPU 12 ROM 13 切替え制御回路 14 コネクタ 20,30 インターフェイスボード 21 接地回路

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 CPUおよび同CPUにてその読み出し
    が制御されるROMが実装された通信用システムボード
    を有する電子機器を、GP−IBもしくはRS−232
    Cなどの2つの異なる通信規格バスにて外部機器と通信
    可能とするにあたって、上記ROMの記憶領域を前半部
    と後半部とに区画し、その前半部に上記通信規格バスの
    一方の通信プログラムを格納し、後半部に上記通信規格
    バスの他方の通信プログラムを格納するとともに、使用
    する上記通信規格バスに応じて同ROMのMSBライン
    を上記電子機器の動作電源電圧と接地電位とに選択的に
    切り替え可能な切替え手段を設け、上記ROMの前半部
    もしくは後半部から使用する上記通信規格バスに対応す
    る通信プログラムを読み出すようにしたことを特徴とす
    るROMからの情報読出し制御方法。
  2. 【請求項2】 上記システムボードには上記ROMのM
    SBラインを上記電子機器の動作電源電圧にプルアップ
    する制御回路が設けられ、上記各通信規格バスごとに上
    記システムボードに接続されるインターフェイスボード
    の一方には、上記切替え手段として上記制御回路を接地
    電位に落とす接地回路が形成されていることを特徴とす
    る請求項1に記載のROMからの情報読出し制御方法。
JP8205396A 1996-03-11 1996-03-11 Romからの情報読出し制御方法 Pending JPH09244879A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8205396A JPH09244879A (ja) 1996-03-11 1996-03-11 Romからの情報読出し制御方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8205396A JPH09244879A (ja) 1996-03-11 1996-03-11 Romからの情報読出し制御方法

Publications (1)

Publication Number Publication Date
JPH09244879A true JPH09244879A (ja) 1997-09-19

Family

ID=13763781

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8205396A Pending JPH09244879A (ja) 1996-03-11 1996-03-11 Romからの情報読出し制御方法

Country Status (1)

Country Link
JP (1) JPH09244879A (ja)

Similar Documents

Publication Publication Date Title
JP3030342B2 (ja) カード
KR920015207A (ko) 도커블 휴대용 컴퓨터 시스템 및 통신 포트 할당 방법
JPH05204820A (ja) マイクロプロセッサ、処理システム、およびバスインタフェース
JP3811231B2 (ja) プログラム可能なバス設定を有する集積回路
EP0187453A2 (en) Program assignable I/O addresses for a computer
EP0545675A1 (en) Computer system with automatic adapter card setup
JPH06131257A (ja) 動的に構成可能なメモリサイズ可変インタフェースカード
JPH08147076A (ja) 情報処理装置
US5638520A (en) Method and apparatus for distributing bus loading in a data processing system
JPH09244879A (ja) Romからの情報読出し制御方法
JPH10201089A (ja) 電源供給システム及び電源供給方法並びに交流/直流アダプタ
JPH0749785A (ja) プログラムをプロセッサに接続されるプログラム・メモリにロードする方法
KR20060123111A (ko) 멀티-마스터 공유 리소스 시스템에 이용하기 위한 통신스티어링
JPS6235958A (ja) マイクロ・コンピユ−タ
KR0157254B1 (ko) 브이엠이 버스 시스템상의 메모리보드를 위한 어드레스맵 설정회로
JPS6111863A (ja) マイクロコンピユ−タシステム
JPS61248298A (ja) Prom回路
KR20010063912A (ko) 마스터 및 슬레이브 기능 변환장치
JP2715948B2 (ja) 情報処理装置
KR100542339B1 (ko) 메모리 확장장치
JPH0476634A (ja) マイクロコンピュータ開発支援装置
JP2001075745A (ja) 情報処理装置、半導体メモリ装着用アダプタ
JP2003323298A (ja) 情報機器
JPS62287352A (ja) 電子機器
JPH0782467B2 (ja) 集積回路カートリッジ付き電子機器

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050907

A02 Decision of refusal

Effective date: 20060105

Free format text: JAPANESE INTERMEDIATE CODE: A02