JPH09244711A - 多チャンネル制御装置 - Google Patents

Abstract

(57)【要約】 【課題】 多数のセンサの出力信号により、多数の被制
御機器を効率よく制御することができる多チャンネル制
御装置を提供する。 【解決手段】 センサ信号のレベルで前回取込んだデー
タと今回取込んだデータの不一致を検出し、その不一致
の検出により割込信号を発生させ、割込信号が発生した
チャンネルだけ制御動作を実行させ、制御器にはセンサ
の出力の状態を監視する動作を行なわせないように、こ
れにより制御器の仕事量を軽減させ、制御動作だけを実
行させて多チャンネルであるにも係わらず高速制御を実
現した。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は例えばハンドラ等
と呼ばれているＩＣ試験用のＩＣ搬送装置に適用するこ
とができる多チャンネル制御装置に関する。

【０００２】

【従来の技術】ハンドラと呼ばれているＩＣ搬送装置で
は、試験すべきＩＣを所定の順序で規定されたＩＣ搬送
通路上を移動させ、被試験ＩＣをテスト部に搬入し、テ
スト部で試験を実施し、テストを実施したＩＣは再び規
定のＩＣ搬送通路を伝わって外部に取り出され、テスト
の結果に従って良品又は不良品に仕分けされてマガジン
等に収納される。

【０００３】ハンドラにはＩＣ自体又はＩＣを収納した
トレー或はＩＣを収納したマガジン等を搬送するための
各種の搬送手段を具備している。搬送すべきＩＣ自体又
はトレー或はマガジンはそれぞれセンサによって位置が
検出され、所定位置にセットされた状態、そのセットさ
れた位置から所定位置まで移動した状態、トレー或はマ
ガジンからＩＣが全て排出された状態等を逐一光学セン
サ等によって検出し、センサの検出信号に従って、例え
ば搬送用のモータを起動し、停止し、或は逆転させる。
等の制御が実行される。

【０００４】図３に従来の多チャンネル制御装置の概略
の構成を示す。図中１０は制御器を示す。制御器１０は
センサ群１１から発信されるセンサ検出信号に従って出
力ポート１０Ｅに接続された被制御機器１２の各制御機
器（モータ、空気制御弁等）を制御する。制御器１０は
中央演算処理装置１０Ａと、この中央演算処理装置１０
Ａを所定の順序で動作させるためのプログラムを記憶し
たＲＯＭ１０Ｂと、センサの検出信号の状態を一時記憶
すること等に利用するＲＡＭ１０Ｃと、入力ポート１０
Ｄ、出力ポート１０Ｅとによって構成され、いわゆるコ
ンピュータによって構成される。

【０００５】中央演算処理装置１０Ａは常時入力ポート
１０Ｄに接続されているセンサ群１１の出力の状態を繰
返し読み込んでいる。各センサの検出信号はラッチ回路
群１１Ｂにラッチし、一時記憶され、ラッチ回路群１１
Ｂの各ラッチ回路の出力を制御器１０が読み込むように
構成される。

【０００６】

【発明が解決しようとする課題】最近の傾向としてハン
ドラの規模が大きくなっているため、使用されるセンサ
の数は５００〜１０００個程度と多くの数になる。この
ため制御器はセンサの状態を読み込む動作を高速に実行
しなければ、各センサの状態を読み込む周期が長くなっ
てしまうため、装置の動作を高速化できなくなってしま
う不都合がある。

【０００７】このように、センサの数が多くなると、制
御器はセンサの状態を読み込むための仕事量が多くな
り、他の仕事（モータを起動、停止、逆転制御するこ
と）を実行する時間が少なくなってしまい、この点でも
ハンドラの動作を高速化できなくなる不都合が生じる。
この発明の目的は多くの数のセンサが存在しても、制御
器１０にセンサの状態を読み込むための仕事の量を軽減
させ、他の制御等に割当る時間を長く得ることができる
多チャンネル制御装置を提供しようとするものである。

【０００８】

【課題を解決するための手段】この発明ではセンサ群の
各センサの状態を取込んで記憶する第１メモリと、この
第１メモリに全てのセンサの状態を取り込む毎に第１メ
モリに記憶したデータを取り込む第２メモリと、第１メ
モリに全てのセンサの状態を取り込む毎に、第１メモリ
と第２メモリに記憶した同一センサ同士のデータを比較
し、不一致を検出することによりセンサの状態が変化し
たと判定して割込信号を発生させる割込信号発生手段と
を設けて多チャンネル制御装置を構成したものである。

【０００９】この発明の請求項２では請求項１で提案し
た多チャンネル制御装置において、各センサ毎にその論
理出力に従って割込信号の発生を禁止する割込禁止手段
を設け、各センサの論理出力が予め予定した論理状態に
おいて不一致が検出されても、その状態では割込信号の
発生を禁止させるように構成した多チャンネル制御装置
を提供するものである。

【００１０】この発明の構成によれば制御器はセンサ群
のセンサの状態を常時読み込む動作を実行しなくてよ
い。これに代って第１メモリと第２メモリに取込んだセ
ンサの状態を表わすデータが変化したときだけ、割込信
号を発生させ、この割込信号により制御器を動作させれ
ば済む、従って、制御器の仕事量を大幅に少なくするこ
とができ制御器にはセンサの状態を読み込む仕事以外の
仕事を充分に割当て実行させることができる。この結
果、モータ或はエアーシリンダ等の被制御機器が多数存
在しても、これら多数の被制御機器を制御する時間を確
保することができ、多数の被制御機器を同時に制御する
ことができるから、例えばハンドラのような装置を高速
に動作させることができる利点が得られる。

【００１１】

【発明の実施の形態】図１にこの発明による多チャンネ
ル制御装置の一実施例を示す。図３と対応する部分には
同一符号を付して示す。この発明ではラッチ回路群１１
Ｂと制御器１０との間に第１メモリ１３と第２メモリ１
４及び割込信号発生器１５とを設け、第１メモリ１３に
センサ群１１Ａから出力される最新のデータを記憶さ
せ、第２メモリ１４に前回読込んだデータを記憶させ、
第１メモリ１３と第２メモリ１４に記憶した各センサの
出力の状態を割込信号発生器１５で各チャンネル毎に比
較し、不一致を検出することによりセンサの出力の状態
が変化したと判定し、そのチャンネルに対して割込信号
を発生させ、この割込信号を制御器１０に入力し、割込
信号が発生したチャンネルに対して制御信号を生成する
ように構成したものである。

【００１２】以下に各部の構成と動作を詳細に説明す
る。この実施例ではセンサ群１１Ａから引き出される信
号伝送線の数を可及的に少なくするために、ラッチ回路
群１１Ｂをシフトレジスタとして動作させることができ
るように構成し、シフトレジスタから各センサの検出信
号を直列信号として出力させ、この直列信号をシリアル
データバス１６を通じて制御器１０側に伝送するように
構成した場合を示す。

【００１３】シリアルデータバス１６を通じて送られて
来た直列信号はパラシリ変換器１７で並列信号に変換さ
れ、第１メモリ１３に書き込まれる。ここでは例えばラ
ッチ回路群１１Ｂに１０２４個のラッチ回路を設けたも
のとして説明する。１０２４個のラッチデータをシフト
クロック発生器１８から出力されるシフトクロックＣＰ
１（図２Ａ）で例えば１６個ずつ送出する。従ってパラ
シリ変換器１７は１６ビットの容量に選定され、１６ビ
ットの直列データを受取る毎に１６ビットの並列信号に
変換して第１メモリ１３に記憶させる。この書込のため
に、書込パルス発生器２０を設け、この書込パルス発生
器２０から出力される書込パルスＣＰ３（図２Ｂ）によ
って１６ビットずつ第１メモリ１３に書込まれる。

【００１４】シリアルデータが全て第１メモリ１３に書
き込まれる毎に、ラッチ回路群１１Ｂに読込パルスＣＰ
２が読込パルス発生器１９から入力され、ラッチ回路群
１１Ａの各センサの状態をラッチ回路群１１Ｂの各ラッ
チ回路に読み込む。一方、第１メモリ１３にシリアルデ
ータが全て取込まれることにより、割込信号発生器１５
は第１メモリ１３と第２メモリ１４の内容を比較し、不
一致が発生するチャンネルを検索する。

【００１５】割込信号発生器１５が同一チャンネルの前
回のデータ（第２メモリに記憶されている）と今回取込
んだ最新データとの間で不一致を検出すると、割込信号
を発生させ、この割込信号を制御器１０に送り込む。制
御器１０は割込信号が与えられることにより、被制御機
器１２Ａへの制御動作を中断し、その時点で第１及び第
２メモリ１３と１４にアドレス発生器２１から送り込ま
れているアドレス信号と、第１メモリ１３から読出され
ているデータとを入力ポート１０Ｄを使って収集する。
つまり、アドレス信号を取込むことにより割込発生時点
のチャンネル番号（センサ番号）が解る。また割込発生
時点において第１メモリ１３から読出した該当チャンネ
ルのデータも制御器１０に与える。従って制御器１０は
割込信号が発生する都度、第１メモリ１３に記憶してい
るデータと、そのデータを読出したアドレスの双方を取
り込み、アドレス信号により不一致が発生したチャンネ
ル番号を知り、そのとき入力された第１メモリ上のデー
タにより制御内容（例えばモータを停止させるか起動さ
せるか）を知ることができる。

【００１６】ここで例えば或るセンサがＩＣの到来を検
出し、ＩＣ搬送用モータを停止させるためのセンサであ
るものとした場合、そのセンサの出力が常時「Ｌ」論理
の状態にあり、ＩＣの到来を検出すると出力が「Ｈ」論
理に反転するものとすれば「Ｌ」論理の状態から「Ｈ」
論理の状態に変化したことを割込信号発生器１５が検出
し、この割込信号によってＲＯＭ１０Ｂに格納されてい
る各チャンネル毎の制御プログラムが起動され、出力ポ
ート１０Ｅの対応するチャンネルに接続されているモー
タを停止させるように動作する。

【００１７】上記した例のように、センサには常にＩＣ
の到来を検出するだけの単一の機能だけが与えらる。こ
のため、上記した例ではＩＣの到来を検出した後、ＩＣ
搬送用モータを停止させてしまえば、そのセンサの働き
は終了し、その後、そのセンサの位置からＩＣが他の部
分に移動し、そのセンサの出力が「Ｌ」論理の状態に戻
ったとしても、その出力の変化によって制御動作は実行
されない。

【００１８】このため、この発明ではセンサの出力に変
化があっても、制御動作を必要としない場合は、割込信
号の発生を禁止させる割込禁止手段２２を設ける。上記
の例ではそのセンサの出力が「Ｈ」論理の状態から
「Ｌ」論理の状態に変化した場合は、そのセンサの出力
によって制御動作を実行しないから、そのセンサの出力
が「Ｈ」論理にあるときは割込信号の発生を禁止させ
る。この割込の禁止は各チャンネル毎（センサ毎）に更
にセンサの出力が「Ｈ」論理であるか「Ｌ」論理にある
かの何れかで割込の禁止を設定することができる。

【００１９】このように、割込禁止手段２２を設けるこ
とにより、無意味な割込信号の発生を禁止させることが
できる。この結果、制御器１０に不要な割込信号が供給
されることがなくなるため、制御器１０の制御動作が中
断される率が低下し、制御器１０の負担が益々軽減され
る。

【００２０】

【発明の効果】以上説明したように、この発明によれば
センサの信号レベルで変化が有ったか否かを検出し、セ
ンサの出力に変化があった場合にだけ割込信号を発生さ
せ、その割込信号によって制御器１０を動作させたか
ら、制御器１０に入力されるデータの数を大幅に少なく
できる。この結果、その処理に要する時間を短くするこ
とができるため、制御器１０の仕事量を軽減することが
でき、制御器１０は他の仕事を実行することができる。
よって制御チャンネル数が大きくても、全てのチャンネ
ルの制御を時間遅れなく実行することができることとな
り、多チャンネルでも高速動作が可能な多チャンネル制
御装置を提供することができる。

【００２１】また、この出願の請求項２の発明によれ
ば、センサの役割上センサの出力の一方向の変化に対し
ては制御の必要のない場合には、割込信号の発生を禁止
させることができるように構成したから、制御器１０に
入力される割込信号の数を更に少なくすることができ
る。従って多チャンネルにわたってセンサを配置して
も、実質的に割込信号の発生回数を必要最小限に制限す
ることができる。従ってこの点でも制御器１０の動作速
度の高速化することができる利点が得られる。

【図面の簡単な説明】

【図１】この発明の一実施例を示すブロック図。

【図２】図１の動作を説明するための波形図。

【図３】従来の技術を説明するためのブロック図。

【符号の説明】

１０ 制御器 １１Ａ センサ群 １１Ｂ ラッチ回路群 １２ 被制御機器 １３ 第１メモリ １４ 第２メモリ １５ 割込信号発生器 １６ シリアルデータバス １７ パラシリ変換器 １８ シフトクロック発生器 １９ 読込パルス発生器 ２０ 書込パルス発生器 ２１ アドレス発生器 ２２ 割込禁止手段

Claims (2)

【特許請求の範囲】
1. 【請求項１】 Ａ．被制御体の状態を検出するためのセ
   ンサ群と、 Ｂ．このセンサ群の各センサの状態を一定周期で繰返し
   読込む第１メモリと、 Ｃ．上記第１メモリに上記センサ群の全てのセンサの状
   態を読込む毎に、上記第１メモリに記憶したデータを読
   込む第２メモリと、 Ｄ．上記第１メモリに上記センサ群から新たなデータを
   読込む毎に上記第１メモリと第２メモリに記憶した同一
   センサ同士のデータの状態を比較し、不一致の状態を検
   出して割込信号を発生させる割込信号発生器と、 Ｅ．この割込信号発生器が出力する割込信号により、上
   記不一致が発生したセンサの上記第１メモリに記憶した
   データを読み込んで、そのセンサの状態に対応した制御
   を実行する制御器と、によって構成したことを特徴とす
   る多チャンネル制御装置。
2. 【請求項２】 請求項１記載の多チャンネル制御装置に
   おいて、上記センサ群を構成する各センサ毎に、上記第
   １メモリに読み込んだデータの論理値に応じて割込信号
   の発生を禁止させる割込禁止手段を設けたことを特徴と
   する多チャンネル検出装置。