JPH09237969A - 薄膜多層回路基板とその製造方法 - Google Patents
薄膜多層回路基板とその製造方法Info
- Publication number
- JPH09237969A JPH09237969A JP4281796A JP4281796A JPH09237969A JP H09237969 A JPH09237969 A JP H09237969A JP 4281796 A JP4281796 A JP 4281796A JP 4281796 A JP4281796 A JP 4281796A JP H09237969 A JPH09237969 A JP H09237969A
- Authority
- JP
- Japan
- Prior art keywords
- high dielectric
- film
- layer
- dielectric film
- oxide high
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【課題】 本発明は、電子機器に用いられる薄膜多層
回路基板に関し、誘電体である複合酸化物高誘電体膜と
上部電極である貴金属層との密着性を向上する。 【解決手段】 複合酸化物高誘電体膜を用いたコンデ
ンサを含む薄膜多層回路基板において、コンデンサを構
成する複合酸化物高誘電体膜と、貴金属層からなる上部
電極との間に、上部電極の面積より小さく、複数の領域
に分散して形成された金属接着層が挿入された構造を有
する。そのため、基板上にコンデンサを構成する複合酸
化物高誘電体膜を形成する工程と、複合酸化物高誘電体
膜上に金属接着層を形成する工程と、金属接着層を挟ん
で、複合酸化物高誘電体膜上に貴金属層からなる上部電
極を形成する工程とを含む。また金属接着層の面積は上
部電極の面積より小さく、且つ金属接着層は複数の領域
に分散して形成する。
回路基板に関し、誘電体である複合酸化物高誘電体膜と
上部電極である貴金属層との密着性を向上する。 【解決手段】 複合酸化物高誘電体膜を用いたコンデ
ンサを含む薄膜多層回路基板において、コンデンサを構
成する複合酸化物高誘電体膜と、貴金属層からなる上部
電極との間に、上部電極の面積より小さく、複数の領域
に分散して形成された金属接着層が挿入された構造を有
する。そのため、基板上にコンデンサを構成する複合酸
化物高誘電体膜を形成する工程と、複合酸化物高誘電体
膜上に金属接着層を形成する工程と、金属接着層を挟ん
で、複合酸化物高誘電体膜上に貴金属層からなる上部電
極を形成する工程とを含む。また金属接着層の面積は上
部電極の面積より小さく、且つ金属接着層は複数の領域
に分散して形成する。
Description
【０００１】
【発明の属する技術分野】本発明は、電子機器に用いら
れる多層回路基板に関する。近年、マルチチップモジュ
ール（ＭＣＭ）用の薄膜多層回路基板において、セラミ
ックス、金属等の支持基板上に銅／ポリイミド薄膜多層
回路を形成したＭＣＭ−Ｄ基板が主流となっている。
れる多層回路基板に関する。近年、マルチチップモジュ
ール（ＭＣＭ）用の薄膜多層回路基板において、セラミ
ックス、金属等の支持基板上に銅／ポリイミド薄膜多層
回路を形成したＭＣＭ−Ｄ基板が主流となっている。
【０００２】
【従来の技術】ＭＣＭにおける電源電圧変動の防止対策
として、現在、デカップリングコンデンサとしてチップ
コンデンサをＬＳＩチップの近くに実装を行っている。
として、現在、デカップリングコンデンサとしてチップ
コンデンサをＬＳＩチップの近くに実装を行っている。
【０００３】しかし、チップコンデンサの場合、ＬＳＩ
チップとコンデンサ間のリードインダクタンスの存在に
よって、電源電圧変動の防止効果が薄れてくる。また、
一つのモジュール上のＬＳＩチップ数が増加すると、チ
ップコンデンサの占める実装面積が増えて、ＭＣＭの小
型化の妨げになる等の問題がある。
チップとコンデンサ間のリードインダクタンスの存在に
よって、電源電圧変動の防止効果が薄れてくる。また、
一つのモジュール上のＬＳＩチップ数が増加すると、チ
ップコンデンサの占める実装面積が増えて、ＭＣＭの小
型化の妨げになる等の問題がある。
【０００４】そこで、ＭＣＭ基板に大容量の薄膜コンデ
ンサ（１００ｎＦ以上／ｃｍ2 ）を内蔵することが可能
となれば、以上の問題点が解消される。
ンサ（１００ｎＦ以上／ｃｍ2 ）を内蔵することが可能
となれば、以上の問題点が解消される。
【０００５】
【発明が解決しようとする課題】この薄膜コンデンサを
内蔵した薄膜多層ＭＣＭ基板において、内蔵されるべき
薄膜コンデンサ部は、一般に下部電極、誘電体層、上部
電極の三層から構成されている。大容量薄膜コンデンサ
を実現するための誘電体層としては、例えば、ＳｒＴｉ
Ｏ3 のような複合酸化物高誘電体膜が用いられる。
内蔵した薄膜多層ＭＣＭ基板において、内蔵されるべき
薄膜コンデンサ部は、一般に下部電極、誘電体層、上部
電極の三層から構成されている。大容量薄膜コンデンサ
を実現するための誘電体層としては、例えば、ＳｒＴｉ
Ｏ3 のような複合酸化物高誘電体膜が用いられる。
【０００６】これらの複合酸化物高誘電体膜の作製にあ
たっては、高い結晶性を達成するために高温の基板加熱
を必要とする。また、下部電極としては、白金（Ｐｔ）
が用いられる。Ｐｔを用いるのは、酸化、界面反応等に
よる低誘電率層の形成を防止するため、結晶性をより高
めるためである。また、上部電極としてはＰｔ、Ａｕを
用いる。これらの貴金属を用いるのは、誘電体セラミッ
クスとの界面反応による低誘電率層の形成を防止するた
めである。
たっては、高い結晶性を達成するために高温の基板加熱
を必要とする。また、下部電極としては、白金（Ｐｔ）
が用いられる。Ｐｔを用いるのは、酸化、界面反応等に
よる低誘電率層の形成を防止するため、結晶性をより高
めるためである。また、上部電極としてはＰｔ、Ａｕを
用いる。これらの貴金属を用いるのは、誘電体セラミッ
クスとの界面反応による低誘電率層の形成を防止するた
めである。
【０００７】しかしながら、ＳｒＴｉＯ3 等の複合酸化
物高誘電体膜と、上部電極である貴金属層は一般に密着
性に乏しい。薄膜コンデンサ部には、後工程である絶縁
層および薄膜配線層形成時に熱ストレスが加わる。この
とき、複合酸化物高誘電体膜と上部電極との間で剥離が
発生し、薄膜コンデンサとしての性能が著しく低下して
しまう。
物高誘電体膜と、上部電極である貴金属層は一般に密着
性に乏しい。薄膜コンデンサ部には、後工程である絶縁
層および薄膜配線層形成時に熱ストレスが加わる。この
とき、複合酸化物高誘電体膜と上部電極との間で剥離が
発生し、薄膜コンデンサとしての性能が著しく低下して
しまう。
【０００８】本発明は、複合酸化物高誘電体膜上に貴金
属層を密着性良く形成する方法を得ることを目的として
提供される。
属層を密着性良く形成する方法を得ることを目的として
提供される。
【０００９】
【課題を解決するための手段】図１は本発明の原理説明
図であり、コンデンサ特性評価用試料の構成を示す。図
において、１は複合酸化物高誘電体膜、２は貴金属層、
３は金属接着層である。
図であり、コンデンサ特性評価用試料の構成を示す。図
において、１は複合酸化物高誘電体膜、２は貴金属層、
３は金属接着層である。
【００１０】本発明では、図１に示すように、コンデン
サを構成する誘電体としての複合酸化物高誘電体膜１と
上部電極である貴金属層２との間に、それぞれとの密着
性に優れた金属接着層３を挿入することにより、複合酸
化物高誘電体膜１より上部電極の剥離を防止する。複合
酸化物高誘電体膜１と上部電極との剥離を防止する金属
接着層３としては、Ｔｉ、Ｃｒ等の密着性に優れた金属
を用いる。
サを構成する誘電体としての複合酸化物高誘電体膜１と
上部電極である貴金属層２との間に、それぞれとの密着
性に優れた金属接着層３を挿入することにより、複合酸
化物高誘電体膜１より上部電極の剥離を防止する。複合
酸化物高誘電体膜１と上部電極との剥離を防止する金属
接着層３としては、Ｔｉ、Ｃｒ等の密着性に優れた金属
を用いる。
【００１１】このとき、複合酸化物高誘電体膜１と貴金
属層２の接している面全域に渡って金属接着層３を設け
ることは、金属接着層３の酸化による低誘電率層の生成
によって、実効誘電率の著しい低下を招くため好ましく
ない。そこで、複合酸化物高誘電体膜１と貴金属層２の
接している面に部分的に金属接着層３を挟む。
属層２の接している面全域に渡って金属接着層３を設け
ることは、金属接着層３の酸化による低誘電率層の生成
によって、実効誘電率の著しい低下を招くため好ましく
ない。そこで、複合酸化物高誘電体膜１と貴金属層２の
接している面に部分的に金属接着層３を挟む。
【００１２】以上の構成により、本発明の金属接着層
は、実効誘電率の低下を最少限に抑えつつ、複合酸化物
高誘電体膜と貴金属層との間の剥離を防止する接着剤と
して作用する。
は、実効誘電率の低下を最少限に抑えつつ、複合酸化物
高誘電体膜と貴金属層との間の剥離を防止する接着剤と
して作用する。
【００１３】すなわち、本発明の目的は、図１に示すよ
うに、複合酸化物高誘電体膜１を用いたコンデンサを含
む薄膜多層回路基板において、コンデンサを構成する複
合酸化物高誘電体膜１と、貴金属層２からなる上部電極
との間に、上部電極の面積より小さく、複数の領域に分
散して形成された金属接着層３が挿入された構造を有す
ることにより、そのため、複合酸化物高誘電体膜１を用
いたコンデンサを含む薄膜多層回路基板の製造方法にお
いて、基板上にコンデンサを構成する複合酸化物高誘電
体膜１を形成する工程と、複合酸化物高誘電体膜１上に
金属接着層３を形成する工程と、金属接着層３を挟ん
で、複合酸化物高誘電体膜１上に貴金属層２からなる上
部電極を形成する工程とを含むことにより、また、金属
接着層３の面積は上部電極の面積より小さく、且つ金属
接着層３は複数の領域に分散して形成することにより達
成される。
うに、複合酸化物高誘電体膜１を用いたコンデンサを含
む薄膜多層回路基板において、コンデンサを構成する複
合酸化物高誘電体膜１と、貴金属層２からなる上部電極
との間に、上部電極の面積より小さく、複数の領域に分
散して形成された金属接着層３が挿入された構造を有す
ることにより、そのため、複合酸化物高誘電体膜１を用
いたコンデンサを含む薄膜多層回路基板の製造方法にお
いて、基板上にコンデンサを構成する複合酸化物高誘電
体膜１を形成する工程と、複合酸化物高誘電体膜１上に
金属接着層３を形成する工程と、金属接着層３を挟ん
で、複合酸化物高誘電体膜１上に貴金属層２からなる上
部電極を形成する工程とを含むことにより、また、金属
接着層３の面積は上部電極の面積より小さく、且つ金属
接着層３は複数の領域に分散して形成することにより達
成される。
【００１４】
【発明の実施の形態】図２〜図３は本発明の一実施例の
薄膜多層回路基板の断面図である。図において、４は窒
化アルミニウム（ＡｌＮ）基板、５はクロム（Ｃｒ）
膜、６はチタン（Ｔｉ）膜、７は白金（Ｐｔ）膜、８は
接地層、９はＳｒＴｉＯ3 高誘電体膜、10はＴｉ膜、11
は金（Ａｕ）膜、12はクロム膜、13は電源層、14はポリ
イミド膜、15は銅（Ｃｕ）プラグ、16は配線導体層、17
は表面パッドである。
薄膜多層回路基板の断面図である。図において、４は窒
化アルミニウム（ＡｌＮ）基板、５はクロム（Ｃｒ）
膜、６はチタン（Ｔｉ）膜、７は白金（Ｐｔ）膜、８は
接地層、９はＳｒＴｉＯ3 高誘電体膜、10はＴｉ膜、11
は金（Ａｕ）膜、12はクロム膜、13は電源層、14はポリ
イミド膜、15は銅（Ｃｕ）プラグ、16は配線導体層、17
は表面パッドである。
【００１５】本発明による薄膜多層回路基板の一実施例
を図２により説明する。図２に示すように、誘電体とし
てＳｒＴｉＯ3 高誘電体膜を用いたコンデンサを内蔵す
る薄膜多層回路基板の製造方法は次の通りである。
を図２により説明する。図２に示すように、誘電体とし
てＳｒＴｉＯ3 高誘電体膜を用いたコンデンサを内蔵す
る薄膜多層回路基板の製造方法は次の通りである。
【００１６】先ず、図２（ａ）に示すように、ＡｌＮ基
板４上にスパッタ法によりＣｒ膜５を５００Åの厚さ
に、Ｔｉ膜６を６００Åの厚さに、Ｐｔ膜７を２，００
０Åの厚さに積層して成膜し、接地層８を得る。
板４上にスパッタ法によりＣｒ膜５を５００Åの厚さ
に、Ｔｉ膜６を６００Åの厚さに、Ｐｔ膜７を２，００
０Åの厚さに積層して成膜し、接地層８を得る。
【００１７】次に、図２（ｂ）に示すように、スパッタ
法によりＳｒＴｉＯ3 高誘電体膜９を５，０００Åの厚
さに形成する。形成時には６００℃の加熱を要する。そ
して、フォトリソグラフィ法で誘電体膜のパターンを得
る。
法によりＳｒＴｉＯ3 高誘電体膜９を５，０００Åの厚
さに形成する。形成時には６００℃の加熱を要する。そ
して、フォトリソグラフィ法で誘電体膜のパターンを得
る。
【００１８】続いて、図２（ｃ）に示すように、本発明
の金属接着層としてＴｉ膜10を５００Åの厚さにスパッ
タ法で形成した後、フォトリソグラフィ法でパターンを
形成する。
の金属接着層としてＴｉ膜10を５００Åの厚さにスパッ
タ法で形成した後、フォトリソグラフィ法でパターンを
形成する。
【００１９】図３（ｄ）に示すように、その上にＡｕ膜
11を２０００Å、Ｃｒ膜12を５００Åの厚さに形成した
後、フォトリソグラフィ法で電源層13のパターンを形成
する。コンデンサ構成で上部電極となる電源層13と下部
電極となる接地層８を構成する金属層をまとめて、図３
（ｅ）に示す。
11を２０００Å、Ｃｒ膜12を５００Åの厚さに形成した
後、フォトリソグラフィ法で電源層13のパターンを形成
する。コンデンサ構成で上部電極となる電源層13と下部
電極となる接地層８を構成する金属層をまとめて、図３
（ｅ）に示す。
【００２０】この後、図３（ｆ）に示すように、光硬化
性のポリイミド樹脂溶液をスピンコート法により２μｍ
の厚さに成膜し、８０℃で２時間のプリキュアを行い、
マスクを通した露光、現像と４００℃で３０分のキュア
によって、ビアホールの開いたポリイミド膜14の層間絶
縁層を得る。そしてビアホール内へはＣｕを電解または
無電解めっきによって埋め込み、Ｃｕプラグ15を形成す
る。
性のポリイミド樹脂溶液をスピンコート法により２μｍ
の厚さに成膜し、８０℃で２時間のプリキュアを行い、
マスクを通した露光、現像と４００℃で３０分のキュア
によって、ビアホールの開いたポリイミド膜14の層間絶
縁層を得る。そしてビアホール内へはＣｕを電解または
無電解めっきによって埋め込み、Ｃｕプラグ15を形成す
る。
【００２１】更に、接地層８と同じ構成の配線導体層16
と層間絶縁層となるポリイミド膜14を二層重ね、その上
に接地層８を形成する。続いて、その上に層間絶縁層14
と表面パッド17を形成して薄膜多層回路基板を得る。
と層間絶縁層となるポリイミド膜14を二層重ね、その上
に接地層８を形成する。続いて、その上に層間絶縁層14
と表面パッド17を形成して薄膜多層回路基板を得る。
【００２２】尚、実施例において、ＡｌＮ基板４はアル
ミナやガラス、金属ベース絶縁基板などでも良く、Ｓｒ
ＴｉＯ3 高誘電体膜９も他の複合酸化物のＢａＴｉＯ3
や、（Ｂａ、Ｓｒ）ＴｉＯ3 、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ3
などでも良く、更に、ポリイミド膜14の代わりに弗素樹
脂やオレフィン樹脂を用いることが可能である。
ミナやガラス、金属ベース絶縁基板などでも良く、Ｓｒ
ＴｉＯ3 高誘電体膜９も他の複合酸化物のＢａＴｉＯ3
や、（Ｂａ、Ｓｒ）ＴｉＯ3 、Ｐｂ（Ｚｒ、Ｔｉ）Ｏ3
などでも良く、更に、ポリイミド膜14の代わりに弗素樹
脂やオレフィン樹脂を用いることが可能である。
【００２３】また、ＳｒＴｉＯ3 高誘電体膜９の成膜方
法としては、ＣＶＤ法、ゾル−ゲル法、ＭＯＤ法、レー
ザ・アブレーション法などでもよい。
法としては、ＣＶＤ法、ゾル−ゲル法、ＭＯＤ法、レー
ザ・アブレーション法などでもよい。
【００２４】
【発明の効果】以上の説明で明らかなように、本発明の
薄膜多層回路基板は、内蔵する薄膜コンデンサの誘電体
層と上部電極との密着不良による剥離を防止することが
でき、信頼性の高い薄膜多層回路基板を作製することが
出来る。
薄膜多層回路基板は、内蔵する薄膜コンデンサの誘電体
層と上部電極との密着不良による剥離を防止することが
でき、信頼性の高い薄膜多層回路基板を作製することが
出来る。
【図１】 本発明の原理説明図
【図２】 本発明の一実施例の工程順模式断面図（その
１）
１）
【図３】 本発明の一実施例の工程順模式断面図（その
２）
２）
図において １ 複合酸化物高誘電体膜 ２ 貴金属層 ３ 金属接着層 ４ ＡｌＮ基板 ５ Ｃｒ膜 ６ Ｔｉ膜 ７ Ｐｔ膜 ８ 接地層 ９ ＳｒＴｉＯ3 高誘電体膜 10 Ｔｉ膜 11 Ａｕ膜 12 Ｃｒ膜 13 電源層 14 ポリイミド膜 15 Ｃｕプラグ 16 配線導体層 17 表面パッド
Claims (3)
- 【請求項１】 複合酸化物高誘電体膜を用いたコンデン
サを含む薄膜多層回路基板であって、 該コンデンサを構成する複合酸化物高誘電体膜と、貴金
属層からなる上部電極との間に、該上部電極の面積より
小さく、複数の領域に分散して形成された金属接着層が
挿入された構造を有することを特徴とする薄膜多層回路
基板。 - 【請求項２】 複合酸化物高誘電体膜を用いたコンデン
サを含む薄膜多層回路基板の製造方法において、 基板上に該コンデンサを構成する複合酸化物高誘電体膜
を形成する工程と、 該複合酸化物高誘電体膜上に金属接着層を形成する工程
と、 該金属接着層を挟んで、該複合酸化物高誘電体膜上に貴
金属層からなる上部電極を形成する工程とを含むことを
特徴とする薄膜多層回路基板の製造方法。 - 【請求項３】 前記金属接着層の面積は前記上部電極の
面積より小さく、且つ前記金属接着層は複数の領域に分
散して形成することを特徴とする請求項２記載の薄膜多
層回路基板の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4281796A JP3709602B2 (ja) | 1996-02-29 | 1996-02-29 | 薄膜多層回路基板とその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4281796A JP3709602B2 (ja) | 1996-02-29 | 1996-02-29 | 薄膜多層回路基板とその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09237969A true JPH09237969A (ja) | 1997-09-09 |
| JP3709602B2 JP3709602B2 (ja) | 2005-10-26 |
Family
ID=12646511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4281796A Expired - Fee Related JP3709602B2 (ja) | 1996-02-29 | 1996-02-29 | 薄膜多層回路基板とその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3709602B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7351915B2 (en) | 2004-08-26 | 2008-04-01 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board including embedded capacitor having high dielectric constant and method of fabricating same |
-
1996
- 1996-02-29 JP JP4281796A patent/JP3709602B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7351915B2 (en) | 2004-08-26 | 2008-04-01 | Samsung Electro-Mechanics Co., Ltd. | Printed circuit board including embedded capacitor having high dielectric constant and method of fabricating same |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3709602B2 (ja) | 2005-10-26 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4512497B2 (ja) | コンデンサ内蔵パッケージ基板及びその製法 | |
| US6333857B1 (en) | Printing wiring board, core substrate, and method for fabricating the core substrate | |
| US6841862B2 (en) | Semiconductor package board using a metal base | |
| JP3098509B2 (ja) | 電子コンポーネント構造体およびその製造方法 | |
| JP3591524B2 (ja) | 半導体装置搭載基板とその製造方法およびその基板検査法、並びに半導体パッケージ | |
| US8115113B2 (en) | Multilayer printed wiring board with a built-in capacitor | |
| US8039756B2 (en) | Multilayered wiring board, semiconductor device in which multilayered wiring board is used, and method for manufacturing the same | |
| US8810007B2 (en) | Wiring board, semiconductor device, and method for manufacturing wiring board | |
| JP2002252297A (ja) | 多層回路基板を用いた電子回路装置 | |
| US20060180342A1 (en) | Multilayer substrate and method for producing same | |
| JP2002083893A (ja) | 半導体パッケージ基板及び半導体装置並びにそれらの製造方法 | |
| JP4103502B2 (ja) | 多層配線板及びその製造方法 | |
| JPH0513960A (ja) | 多層配線基板の製造方法 | |
| JP2019186337A (ja) | 多層配線構造体及びその製造方法 | |
| US6603202B2 (en) | Circuit board-providing article, circuit board, semiconductor device and process for the production of the same | |
| JP2005203680A (ja) | インターポーザキャパシタの製造方法 | |
| JP4196351B2 (ja) | フィルム状コンデンサの製造方法 | |
| JP2006041122A (ja) | 電子部品内蔵要素、電子装置及びそれらの製造方法 | |
| JP2001274036A5 (ja) | ||
| JP3709602B2 (ja) | 薄膜多層回路基板とその製造方法 | |
| JPH09219587A (ja) | 薄膜多層回路基板とその製造方法 | |
| JP4864313B2 (ja) | 薄膜キャパシタ基板、その製造方法、及び、半導体装置 | |
| JP2006210473A (ja) | 多層配線基板 | |
| JP2001250885A (ja) | キャパシタ内蔵回路基板及びそれを用いた半導体装置 | |
| JP2000340744A (ja) | キャパシタおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050310 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050426 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050622 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20050719 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Effective date: 20050801 Free format text: JAPANESE INTERMEDIATE CODE: A61 |
|
| R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090819 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20090819 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100819 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110819 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 7 Free format text: PAYMENT UNTIL: 20120819 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120819 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130819 Year of fee payment: 8 |
|
| LAPS | Cancellation because of no payment of annual fees |