JPH09237091A - 飽和信号処理装置 - Google Patents

飽和信号処理装置

Info

Publication number
JPH09237091A
JPH09237091A JP8068944A JP6894496A JPH09237091A JP H09237091 A JPH09237091 A JP H09237091A JP 8068944 A JP8068944 A JP 8068944A JP 6894496 A JP6894496 A JP 6894496A JP H09237091 A JPH09237091 A JP H09237091A
Authority
JP
Japan
Prior art keywords
signal
input signal
input
value
multiplication coefficient
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP8068944A
Other languages
English (en)
Other versions
JP3683978B2 (ja
Inventor
Atsushi Suzuki
敦史 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
KORUGU KK
Korg Inc
Original Assignee
KORUGU KK
Korg Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by KORUGU KK, Korg Inc filed Critical KORUGU KK
Priority to JP06894496A priority Critical patent/JP3683978B2/ja
Publication of JPH09237091A publication Critical patent/JPH09237091A/ja
Application granted granted Critical
Publication of JP3683978B2 publication Critical patent/JP3683978B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Electrophonic Musical Instruments (AREA)

Abstract

(57)【要約】 【課題】 過大信号が入力された際においても飽和する
ことなく、エネルギー感を損なわずに歪みの無い信号と
することのできる飽和信号処理装置を提供することが課
題である。 【解決手段】 過大信号が入力された際にはFIRフィ
ルタの各遅延器に接続される乗算器の乗算係数を変更す
ることにより、当該過大信号の振幅が所定の許容値内に
納まるように修正する。そして、この際過大信号全体が
スライドし、振幅には変化が無いので入力信号のエネル
ギー感を損なうこと無く信号の飽和を防止することがで
きる。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、例えばスピーカ等
の音響機器に入力されるアタック信号等の飽和信号に対
しての歪みを防止する飽和信号処理装置に関する。
【0002】
【従来の技術】例えば、オーディオ機器等の音響信号を
取り扱う機器は、それぞれがダイナミックレンジを有し
ており、音響信号の入力レベルがこのダイナミックレン
ジを越えると出力信号が歪んでしまう。一例として、コ
ーン紙を振動板としたスピーカを例に説明すると、バス
ドラムのキックやベースのピッキング等、楽音のアタッ
ク信号を再生する場合、楽曲全体の音量を上げると前記
アタック信号入力時にはスピーカのコーン紙は機械的な
飽和点に達してしまい、バリバリという異音を発してし
まい、傾聴者に不快感を与えてしまう。
【0003】そこで、従来より、音響信号のレベルが音
響機器のダイナミックレンジを越えた場合には、当該音
響信号の歪みを防止する試みが成されており、例えばリ
ミッター、コンプレッサ等が実用に供されている。リミ
ッターは、ダイナミックレンジの上限値及び下限値より
もやや小さいレベルにしきい値を設定しておき、入力信
号の振幅がしきい値を越えた際には、このしきい値とダ
イナミックレンジの上限値との間のレベルにある信号
を、この間で単調に変化する関数に変換して出力するこ
とにより、出力振幅範囲を制限する装置である。
【0004】また、コンプレッサは、リミッターの非線
形入出力特性に伴うノイズの発生を低減させるために、
大振幅の信号が入力されたときにボリュウムを絞り、小
振幅の信号が入力されたときボリュウムを開く操作をす
ることに相当する操作を行うことにより、ダイナミック
レンジを越える入力信号が与えられた際においても歪み
を防止することができるものである。
【0005】
【発明が解決しようとする課題】しかしながら、前記し
たリミッターは、アタック信号等の過大信号が供給され
た際にこの入力信号波形の過大入力部分を切り捨てるだ
けの機能を持つのみであり、出力信号に違和感が生じて
しまい、また、過大信号入力のノイズが大きいという欠
点がある。また、コンプレッサは立ち上がりの速い波形
には応答しきれないという欠点がある。この発明はこの
ような従来の課題を解決するためになされたものであ
り、その目的とするところは、過大信号が入力された際
においても、違和感無く飽和を防止し、歪みの無い信号
として出力可能な飽和信号処理装置を提供することにあ
る。
【0006】
【課題を解決するための手段】上記目的を達成するため
本発明は、ディジタル入力信号に対して2段以上直列に
接続された複数の遅延器と、該各遅延器の出力に所定の
乗算係数値を乗じる乗算器と、各乗算器の乗算結果を加
算する加算器とを有するFIR(Finite Impulse Respo
nse)フィルタを用いて入力信号に含まれる飽和信号を
処理する飽和信号処理装置において、各サンプリング周
期毎に得られる入力信号と所定の許容値との差分を演算
し、当該入力信号の絶対値が許容値内にあるかどうかを
判定する減算手段と、前記減算手段における判定結果に
応じて前記乗算器の乗算係数値を変更する乗算係数変更
部と、を有することが特徴である。
【0007】また、前記乗算係数変更手段は、前記減算
手段にて入力信号がゼロレベルに対してプラス側または
マイナス側のいづれかの許容値を越えたと判定された際
に、この入力信号の最大値点がほぼ前記許容値となるよ
うに前記許容値を越えた方向とは反対の方向に入力信号
を移動させるべく前記乗算係数を設定することを特徴と
する。更に、前記入力信号は、R信号とL信号とからな
るステレオ音響信号であり、前記乗算係数変更手段にて
前記R信号またはL信号の一方の信号に係る乗算係数を
変更した際には、これに対応する他方の信号に係る乗算
係数を変更することを特徴とする。
【0008】上述の如く構成された本発明によれば、所
定のサンプリング周期にて入力されるディジタル信号が
許容値を越えた場合には、FIRフィルタの各遅延器の
乗算係数を変更することにより、この越えた部分の信号
波形が越えた方向とは反対の方向にスライドするように
修正される。従って、入力信号のエネルギー感を損なう
ことなく信号の歪みを防止することができるようにな
る。
【0009】
【発明の実施の形態】以下、本発明の実施形態を図面に
基づいて説明する。図1は、本発明が適用された飽和信
号処理装置の一実施形態の構成を示すブロック図であ
り、本実施形態では入力信号としてステレオのオーディ
オ信号を例にとって説明する。図示のようにこの飽和信
号処理装置は、前段のA/D変換器(不図示)等でディ
ジタル化された信号入力に対して8段に構成された遅延
器Z0〜Z7と、各遅延器Z0〜Z7の出力に所定の乗
算係数を乗じる乗算器K0〜K7と、信号入力と予め設
定されている所定の最大入力許容値(許容値)との差を
求める減算器Mと、各乗算器毎に設けられ減算器Mの減
算結果に応じて乗算係数を決定する乗算係数変更部P0
〜P7と、各乗算器K0〜K7における乗算結果を加え
合わせる加算器Sとから構成されており、該加算器Sの
出力が当該飽和信号処理装置の出力とされる。
【0010】また、乗算係数変更部P0〜P7は、図2
に示す如く遅延器Dと変換テーブルCとから構成されて
おり、遅延器Dの出力側は2系統に分岐されており、こ
のうち一方は次段の乗算係数変更部の遅延器Dに接続さ
れ、他方は変換テーブルCを介して乗算器K0〜K7に
接続されている。また、各乗算係数変更部P0〜P7
は、乗算係数の更新が発生した際にこれを通知する更新
通知手段Nに接続されており、R信号とL信号とからな
るステレオオーディオ信号のいずれか一方の信号の乗算
係数が更新された際には、左右のバランスを維持するた
めに他方の乗算係数変更部へこれを通知して、同様の乗
算係数の更新を行なわせるものである。
【0011】そして、本実施形態では減算器Mによる減
算結果により、あるサンプリング点における信号入力値
が最大入力許容値よりも大きいと判定された際には、各
遅延器Z0〜Z7でのインパルス応答の係数列、即ち、
各遅延器Z0〜Z7の出力に乗じる乗算係数を変更する
ことによって信号入力の飽和を緩和する。
【0012】いま、インパルス応答の係数列をc(0)
〜c(7)の8個から成るものとすると、データD
(N)が入力されたときの出力OUT(n)は次式にて表され
ることになる。
【0013】そして、サンプリング周期毎にデータD
(N)が入力され、ある時刻に入力されるデータをD
(n)とし、pサンプリング周期後に入力されるデータ
をD(n+p)とし、更に、次段の最大入力許容値をMA
Xrefとすると、例えば、以下の(2),(3)に示す如
く各乗算係数変更部P0〜P7における乗算係数p0〜
p7が設定され、各変換テーブルCに格納される。
【0014】 |D(n+8)|>MAXref のとき、p0= -0.007825 p1= -0.015625 p2= -0.031250 p3= -0.062500 p4= +0.906250 p5= -0.062500 p6= -0.031250 p7= -0.015625 … (2)
【0015】 |D(n+8)|<MAXref のとき、p0= 0 p1= 0 p2= 0 p3= 0 p4= 1 p5= 0 p6= 0 p7= 0 … (3)
【0016】そして、上記した(1)式によればOUT(n)
は以下の通りとなる。 OUT(n) = P0*D(n+0) + P1*D(n+1) + P2*D(n+2) + P3*D(n+3) +P4*D(n+4) + P5*D(n+5) + P6*D(n+6) + P7*D(n+7) OUT(n+1) = P0*D(n+1) + P1*D(n+2) + P2*D(n+3) + P3*D(n+4) +P4*D(n+5) + P5*D(n+6) + P6*D(n+7) + P7*D(n+8) OUT(n+2) = P0*D(n+2) + P1*D(n+3) + P2*D(n+4) + P3*D(n+5) +P4*D(n+6) + P5*D(n+7) + P6*D(n+8) + P7*D(n+9) OUT(n+3) = P0*D(n+3) + P1*D(n+4) + P2*D(n+5) + P3*D(n+6) +P4*D(n+7) + P5*D(n+8) + P6*D(n+9) + P7*D(n+10) OUT(n+4) = P0*D(n+4) + P1*D(n+5) + P2*D(n+6) + P3*D(n+7) +P4*D(n+8) + P5*D(n+9) + P6*D(n+10) + P7*D(n+11) OUT(n+5) = P0*D(n+5) + P1*D(n+6) + P2*D(n+7) + P3*D(n+8) +P4*D(n+9) + P5*D(n+10) + P6*D(n+11) + P7*D(n+12) OUT(n+6) = P0*D(n+6) + P1*D(n+7) + P2*D(n+8) + P3*D(n+9) +P4*D(n+10) + P5*D(n+11) + P6*D(n+12) + P7*D(n+13) OUT(n+7) = P0*D(n+7) + P1*D(n+8) + P2*D(n+9) + P3*D(n+10) +P4*D(n+11) + P5*D(n+12) + P6*D(n+13) + P7*D(n+14) OUT(n+8) = P0*D(n+8) + P1*D(n+9) + P2*D(n+10) + P3*D(n+11) +P4*D(n+12) + P5*D(n+13) + P6*D(n+14) + P7*D(n+15) OUT(n+9) = P0*D(n+9) + P1*D(n+10) + P2*D(n+11) + P3*D(n+12) +P4*D(n+13) + P5*D(n+14) + P6*D(n+15) + P7*D(n+16) OUT(n+10)= P0*D(n+10) + P1*D(n+11) + P2*D(n+12) + P3*D(n+13) +P4*D(n+14) + P5*D(n+15) + P6*D(n+16) + P7*D(n+17) OUT(n+11)= P0*D(n+11) + P1*D(n+12) + P2*D(n+13) + P3*D(n+14) +P4*D(n+15) + P5*D(n+16) + P6*D(n+17) + P7*D(n+18) OUT(n+12)= P0*D(n+12) + P1*D(n+13) + P2*D(n+14) + P3*D(n+15) +P4*D(n+16) + P5*D(n+17) + P6*D(n+18) + P7*D(n+19) OUT(n+13)= P0*D(n+13) + P1*D(n+14) + P2*D(n+15) + P3*D(n+16) +P4*D(n+17) + P5*D(n+18) + P6*D(n+19) + P7*D(n+20) …(4) ……………………………………… いま、D(n+8)がMAXrefよりも大きい値であるとす
ると、OUT(n)は以下の如くとなる。
【0017】 OUT(n) = 0*D(n+0) + 0*D(n+1) + 0*D(n+2) + 0*D(n+3) +1*D(n+4) + 0*D(n+5) + 0*D(n+6) + 0*D(n+7) OUT(n+1) = 0*D(n+1) + 0*D(n+2) + 0*D(n+3) + 0*D(n+4) +1*D(n+5) + 0*D(n+6) + 0*D(n+7) + P7*D(n+8) OUT(n+2) = 0*D(n+2) + 0*D(n+3) + 0*D(n+4) + 0*D(n+5) +1*D(n+6) + 0*D(n+7) + P6*D(n+8) + 0*D(n+9) OUT(n+3) = 0*D(n+3) + 0*D(n+4) + 0*D(n+5) + 0*D(n+6) +1*D(n+7) + P5*D(n+8) + 0*D(n+9) + 0*D(n+10) OUT(n+4) = 0*D(n+4) + 0*D(n+5) + 0*D(n+6) + 0*D(n+7) +P4*D(n+8) + 0*D(n+9) + 0*D(n+10) + 0*D(n+11) OUT(n+5) = 0*D(n+5) + 0*D(n+6) + 0*D(n+7) + P3*D(n+8) +1*D(n+9) + 0*D(n+10) + 0*D(n+11) + 0*D(n+12) OUT(n+6) = 0*D(n+6) + 0*D(n+7) + P2*D(n+8) + 0*D(n+9) +1*D(n+10) + 0*D(n+11) + 0*D(n+12) + 0*D(n+13) OUT(n+7) = 0*D(n+7) + P1*D(n+8) + 0*D(n+9) + 0*D(n+10) +1*D(n+11) + 0*D(n+12) + 0*D(n+13) + 0*D(n+14) OUT(n+8) = P0*D(n+8) + 0*D(n+9) + 0*D(n+10) + 0*D(n+11) +1*D(n+12) + 0*D(n+13) + 0*D(n+14) + 0*D(n+15) …(5) そして、上記の方法にて得られた各時刻におけるデータ
D(N)と各乗算係数列C(0)〜C(7)との関係を
示すと、以下に示す表1の如くとなる。
【0018】
【表1】
【0019】つまり、このディジタルフィルタは、8ス
テップ遅延されるものであり、(4)式より理解される
ように、各サンプリング点における入力信号の大きさが
許容値以下の場合(|D(n+8)|≦MAXref)には、
過去にサンプリングされた8ステップのデータのうち中
央の値をそのまま出力する。即ち、係数P4のみが1で
あり、その他の係数(P0〜P3,P5〜P7)は全て
ゼロであるので、入力信号に過大な信号が含まれていな
いときには、4ステップ遅れた信号がそのまま出力され
ることになる。
【0020】また、あるサンプリング点における入力信
号D(n+8)が許容値を越えた場合(|D(n+8)
|>MAXref)には、図1に示した減算器Mの減算処理に
より最大許容値を越えたことが識別され、各乗算係数変
更部P0〜P7では係数テーブルCから上記(5)式に
示した係数を選択して乗算器K0〜K7に出力する。そ
して、(5)式から明かなように乗算器K0〜K7では
許容値MAXrefを越えた入力信号D(n+8)に対して係
数P7〜P0が順次乗じられ、その後加算器Sにて加算
される。即ち、OUT(n+1)ではD(n+8)に係数P7
(=-0.015625)を乗じた値が加算され、OUT(n+2)では
D(n+8)に係数P6(=-0.031250)を乗じた値が
加算され、というように、順次入力信号D(n+8)に
係数P7〜P0が乗じられて加算されることになる。こ
れにより、入力信号D(n+8)に対するインパルス応
答は、図3に示す特性曲線S2の如くとなり、最大許容
値MAXrefを越えた入力信号(S1)に対して、その前後
のレベルが徐々に小さくなるように変化し、入力信号の
最大値が最大許容値MAXref付近となるように修正される
ことになる。この際、入力信号の振幅自体は変化してお
らず、全体が下方に移動することにより、信号全体がダ
イナミックレンジ内に納まるように修正されることにな
る。従って、若干のスペクトラム(周波数成分)のずれ
が発生することになるが、許容値を越えた信号のエネル
ギー感はそのまま維持することができるので、楽音その
ものには大きな影響を与えることはなく、歪みだけを防
止することができるようになるのである。また、過大な
入力信号が供給された際に、全体のレベルを下げること
より信号全体をクリップすると同図に示す特性曲線S3
の如くとなり、全体的に信号が小さくなってしまいエネ
ルギー感を損なってしまうことが理解される。
【0021】図4は、振幅が最大許容値MAXrefを越える
正弦波が入力されたときにおける出力の特性を示す説明
図であり、同図において、曲線S4は入力信号、S5は
遅延された入力信号、S6は出力信号をそれぞれ示して
いる。図示のように出力信号S6は入力信号S4に対し
て所定時間だけ遅延され、許容値付近で折り畳まれる波
形となっている。つまり、許容値を越える分が単に除去
された波形とされているので、楽音的には入力信号を忠
実に再現することはできない。従って、許容値を越える
信号が連続して入力されるような場合には、本実施形態
の飽和信号処理装置は有効ではないが、実際にこのよう
な場合にはコンプレッサ等の手法を用いてボリュウムの
レベルを下げることで信号の飽和を回避することができ
るので、大きな問題とはならない。
【0022】このようにして、本実施形態では、予め設
定された最大許容入力値よりも大きな信号が入力された
場合には、この信号の振幅を保持したまま許容範囲内に
納まるように修正することができるので、入力信号の飽
和を防止することができるようになる。従って、楽音の
エネルギー感を失なわずに歪みを防止することができる
ようになる。
【0023】なお、上記実施形態では遅延器を用いたF
IRフィルタについて説明したが、オーバーサンプリン
グ用のFIRフィルタ(ローパスフィルタ)等に対して
適用することも可能であることは自明である。また、上
記実施形態は、ミキサの出力信号処理、DACに入力さ
れるディジタル信号の有効な語長がDACの入力語長よ
り長い場合の処理、低い周波数に対して高いQ値を要す
るイコライザー、ユーザーがシグナルフローのトポロジ
ーに関与し得るユーザーインターフェイスを持つオシレ
ータ、フィルタ、ミキサのうち少なくとも1つを含むシ
ステム、スーパーウーファーのダイナミックレンジの拡
大、画像のダイナミックレンジの拡大、電話等音声通話
機器の音質改善、録音時に歪んでしまった録音テープの
音質補正、など各種の分野で使用することが可能であ
り、この種の分野において極めて有用である。
【0024】また、信号入力信号がステレオのオーディ
オ信号である場合には、R信号及びL信号のうちいずれ
か一方の信号が飽和して上記の如くの飽和防止処理がな
された際には、R信号とL信号とのバランスを維持する
ように両者の乗算係数を同時に変更するように操作され
るため、左右のバランスがくずれることが無い。なお、
上記実施形態においては、入力信号の絶対値が最大許容
値を越えた場合には(2)式に示すように乗算係数を変
更するように設定したが、本発明はこれに限定されるも
のではなく、種々の数値に設定することが可能である。
【0025】
【発明の効果】以上説明したように、本発明によれば、
設定された許容値よりも絶対値が大きな信号が入力され
た場合には、この信号の振幅を保持したまま許容範囲内
に納まるように信号が修正されるので、入力信号の飽和
を防止することができるようになり、ひいては音響信号
の歪みを防止することができるという効果が得られる。
【図面の簡単な説明】
【図1】 本発明の一実施形態に係る飽和信号処理装置
の構成を示すブロック図。
【図2】 乗算係数変更部の構成を示す説明図。
【図3】 インパルス信号が入力されたときの入力波形
と、本実施形態に係る飽和信号処理を行った際の出力波
形、及び過大信号をクリップした時の出力波形を示す説
明図。
【図4】 振幅が最大許容値を越える正弦波が入力され
た際の入力波形と本実施形態に係る飽和信号処理を行っ
た際の出力波形を示す説明図。
【符号の説明】
Z0〜Z7 遅延器 K0〜K7 乗算器 P0〜P7 乗算係数変更部 M 減算部 N 更新通知手段 D 遅延器 C 変換テーブル

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 ディジタル入力信号に対して2段以上直
    列に接続された複数の遅延器と、該各遅延器の出力に所
    定の乗算係数値を乗じる乗算器と、各乗算器の乗算結果
    を加算する加算器とを有するFIR(Finite Impulse R
    esponse)フィルタを用いて入力信号に含まれる飽和信
    号を処理する飽和信号処理装置において、 各サンプリング周期毎に得られる入力信号と所定の許容
    値との差分を演算し、当該入力信号の絶対値が許容値内
    にあるかどうかを判定する減算手段と、 前記減算手段における判定結果に応じて前記乗算器の乗
    算係数値を変更する乗算係数変更部と、 を有することを特徴とする飽和信号処理装置。
  2. 【請求項2】 前記乗算係数変更手段は、前記減算手段
    にて入力信号がゼロレベルに対してプラス側またはマイ
    ナス側のいづれかの許容値を越えたと判定された際に、
    この入力信号の最大値点がほぼ前記許容値となるように
    前記許容値を越えた方向とは反対の方向に入力信号を移
    動させるべく前記乗算係数を設定することを特徴とする
    請求項1記載の飽和信号処理装置。
  3. 【請求項3】 前記入力信号は、R信号とL信号とから
    なるステレオ音響信号であり、前記乗算係数変更手段に
    て前記R信号またはL信号の一方の信号に係る乗算係数
    を変更した際には、これに対応する他方の信号に係る乗
    算係数を変更することを特徴とする請求項1または請求
    項2のいずれかに記載の飽和信号処理装置。
JP06894496A 1996-03-01 1996-03-01 飽和信号処理装置 Expired - Fee Related JP3683978B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP06894496A JP3683978B2 (ja) 1996-03-01 1996-03-01 飽和信号処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP06894496A JP3683978B2 (ja) 1996-03-01 1996-03-01 飽和信号処理装置

Publications (2)

Publication Number Publication Date
JPH09237091A true JPH09237091A (ja) 1997-09-09
JP3683978B2 JP3683978B2 (ja) 2005-08-17

Family

ID=13388294

Family Applications (1)

Application Number Title Priority Date Filing Date
JP06894496A Expired - Fee Related JP3683978B2 (ja) 1996-03-01 1996-03-01 飽和信号処理装置

Country Status (1)

Country Link
JP (1) JP3683978B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1066694A1 (en) * 1998-03-25 2001-01-10 Corning Incorporated Mehods and apparatus for reducing four-wave mixing
JP2007309957A (ja) * 2006-05-15 2007-11-29 Kawai Musical Instr Mfg Co Ltd 楽音装置及び楽音制御方法。

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1066694A1 (en) * 1998-03-25 2001-01-10 Corning Incorporated Mehods and apparatus for reducing four-wave mixing
EP1066694A4 (en) * 1998-03-25 2004-07-21 Corning Inc METHOD AND DEVICE FOR REDUCING THE FOUR SHAFT MIXTURE
JP2007309957A (ja) * 2006-05-15 2007-11-29 Kawai Musical Instr Mfg Co Ltd 楽音装置及び楽音制御方法。
JP4528280B2 (ja) * 2006-05-15 2010-08-18 株式会社河合楽器製作所 楽音装置及び楽音制御方法。

Also Published As

Publication number Publication date
JP3683978B2 (ja) 2005-08-17

Similar Documents

Publication Publication Date Title
EP1947903B1 (en) Bass enhancing apparatus and method
EP1915026B1 (en) Audio reproducing apparatus and corresponding method
US8150067B2 (en) Bass enhancing method, signal processing device, and audio reproducing system
JP5345067B2 (ja) 聴覚感度補正装置
US9552826B2 (en) Frequency characteristic modification device
JP3964092B2 (ja) オーディオ用適応イコライザ及びフィルタ係数の決定方法
US20040114769A1 (en) Method of modifying low frequency components of a digital audio signal
JP3683978B2 (ja) 飽和信号処理装置
JP2010068080A (ja) 音量制御装置
JP3109389B2 (ja) 適応フィルタシステム
JP2757740B2 (ja) ディストーション回路
JP3255348B2 (ja) 遅延量制御装置及び音像制御装置
JP3037002B2 (ja) 信号処理装置
CN111741409A (zh) 扬声器的非线性补偿方法、扬声器设备、装置和存储介质
JP2574283B2 (ja) ハウリング防止装置
JP3445909B2 (ja) オーディオ装置及びその音量調整方法
JP2574521B2 (ja) 低音強調方法
JP2949972B2 (ja) ハウリング抑制装置
JP6226166B2 (ja) 音響再生装置
TW202211621A (zh) 用於進行音訊透通的音訊處理方法與相關裝置
JP5774218B2 (ja) 周波数特性変形装置
JPH04360424A (ja) デジタルコンプレッサ−
JPH11136790A (ja) 帯域強調回路
JPH05235674A (ja) ディジタル増幅器
JPH11122065A (ja) Dsp構成のオートイコライザ

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040407

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040601

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040908

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20041029

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050511

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050527

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090603

Year of fee payment: 4

LAPS Cancellation because of no payment of annual fees