JPH09232554A - フラットパネル放射線イメージング装置 - Google Patents

Abstract

(57)【要約】 【課題】 画素ホトダイオード電極と読出しデータ線と
の間の容量結合を低減し、したがって動作時の幻影画像
および画像アーチファクトを低減するフラットパネル放
射線イメージング装置を提供する。 【解決手段】 基板１０５とイメージング配列パターン
に配列された複数の画素１１０との間に配置されるよう
にアース平面電極１７０を設ける。アース平面電極は、
一実施例では、イメージング配列パターンの下に連続し
たシートとして配置された導電性物質層であり、他の実
施例では、データ線カットアウト領域１７４を有するパ
ターン形成された導電性物質のシートである。データ線
カットアウト領域は、アース平面導電性物質がイメージ
ング配列パターン内のデータ線１４０の下に位置しない
ように（すなわち、データ線に対して横方向のセットオ
フ距離Ｇより近くならないように）配置される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は一般に固体放射線イ
メージング装置に関するものであり、更に詳しくはこの
ような固体放射線イメージング装置で幻影（ｐｈａｎｔ
ｏｍ）ノイズおよび画像アーチファクトを低減するため
の構造に関するものである。

【０００２】

【従来の技術】固体放射線イメージング装置は典型的に
は、行および列に配列された複数の画素を有する大形の
フラットパネル・イメージング装置を含む。各画素は、
スイッチング・トランジスタを介して２つの別個のアド
レス線（すなわち、走査線およびデータ線）に結合され
た光センサ（例えば、ホトダイオード）を含む。各々の
画素行では、各々のスイッチング・トランジスタ、典型
的には薄膜電界効果トランジスタ（ＦＥＴ）のゲート電
極が共通の走査線に結合される。各々の画素列では、各
々のトランジスタの読出し電極（例えば、ＦＥＴのソー
ス電極）がデータ線に結合される。データ線は選択的に
読出し増幅器に結合される。ここで説明するような装置
は一般にフラットパネル・イメージング装置と呼ばれ
る。

【０００３】動作の際、放射線（例えば、Ｘ線束）がパ
ルス式にオン状態にされ（すなわち供給され）、被検体
を通過したＸ線がイメージング配列に入射する。放射線
はシンチレータ材に入射し、画素の光センサがＸ線とシ
ンチレータとの相互作用によって発生する光の量を（ダ
イオードを横切る電荷の変化により）測定する。この代
わりに、Ｘ線で直接に光センサに電子正孔対を発生させ
ることもできる（これは通常、「直接検出」と呼ばれ
る）。このような光センサの電荷データを読み出すに
は、各々の画素行を順次に駆動し（すなわち、走査線に
信号を印加して、その走査線に結合されたスイッチング
・トランジスタを導電状態にし）、それぞれの駆動され
た画素から信号をそれぞれのデータ線を介して読み出す
（すなわち、導電状態のスイッチング・トランジスタと
そのデータ線に結合された対応する読出し電極とを介し
て、ホトダイオードの電荷信号がデータ線に結合され
る）。このように、画素に結合された走査線の駆動と、
その画素に結合されたデータ線からの読出しとの組み合
わせにより、所与の画素をアドレス指定することができ
る。

【０００４】フラットパネル・イメージング装置の性能
は、データ線と画素ホトダイオード電極との間の容量結
合により劣化する。詳しく述べると、通常のイメージン
グ装置の動作では、画素の読出しの間、Ｘ線束はオン状
態に留まっている。このような動作の一例は、手術また
は携帯用に使用される可能性のある小形の装置またはあ
まり複雑でない装置によるＸ線透視の場合である。この
ような装置は軽量で低コストのＸ線発生器を使用してお
り、このＸ線発生器は適当な出力信号を作成するため
に、連続的にオン状態にしなければならない。更に一般
的に、このような装置は、読出し期間の間の放射を防止
するために関連の期間の間にＸ線ビームをオンとオフに
素早く繰り返し切り換えるように構成されていない。も
う１つの例は、放射線療法に使用されるイメージング装
置であり、このイメージング装置では、放射線源が（伝
達される線量を最大にするため）連続的にオン状態にさ
れるかまたは、周期的にパルス式にオン状態にされる。
これらのパルスは読出し期間の間に生じ得る。このよう
に画素を読み出しながら同時にイメージング装置を励起
すると、画像アーチファクトまたは「幻影（ｐｈａｎｔ
ｏｍ）」画像が生じる。幻影画像は、それぞれのホトダ
イオード電極と隣接のデータ線との間の容量結合の結果
として生じる。所与のデータ線に結合された所与の画素
の読出しの間、他の画素電極（例えば、読み出されない
画素）の電位は、放射線束がイメージング装置に当たる
ので変化し続ける。読出し中でない画素の電位の変化は
データ線に容量結合され、これにより付加的な電荷が誘
起される。この付加的な電荷は、増幅器により読み出さ
れ、アドレス指定された画素からの信号の一部として供
給される。この影響により、画像に漏話またはコントラ
ストの劣化が生じる。この影響は一般に、表示の中の明
るい線として見られる。

【０００５】

【発明が解決しようとする課題】漏話が最小であるとと
もに、Ｘ線束が印加されている間に画素が読み出される
動作モードを含む多数の動作モードで安定で正確な画像
を発生することができる固体イメージング装置を提供す
ることが望ましい。

【０００６】

【課題を解決しようとする手段】本発明では、画素ホト
ダイオード電極と読出しデータ線との間の容量結合が低
減され、したがって動作時に幻影画像および画像アーチ
ファクトが低減されるフラットパネル放射線イメージン
グ装置を提供し、この装置は、イメージング配列パター
ンに配列された複数の画素と基板との間に配置されたア
ース平面電極を含む。アース平面電極は、イメージング
配列パターンの下に位置する連続シートとして配置され
た導電性物質で構成される。この代わりに、アース平面
が、データ線カットアウト領域を持つ導電性物質のパタ
ーン形成されたシートで構成され、そのデータ線カット
アウト領域は、アース平面導電性物質がイメージング配
列パターン内のデータ線の長さの少なくとも一部分に対
してデータ線の下に位置しない（すなわち、データ線に
対して横方向セットオフ距離より近くならない）ように
配置される。パターン形成されたアース平面は更に画素
電極カットアウト部分を有していてよく、この画素電極
カットアウト部分は、アース平面導電性物質がイメージ
ング配列パターン内の画素電極の境界のまわりに選択さ
れたオーバラップ距離だけ画素電極の下に位置するよう
に配置される。

【０００７】新規性があると考えられる本発明の特徴
は、特許請求の範囲に明確に述べられている。しかし添
付の図面を参照した以下の説明から、本発明の上記以外
の目的および利点とともに、本発明自体の構成および動
作方法を最も良く理解することができよう。全図面を通
じて、同じ参照番号は同じ部品を表す。

【０００８】

【発明の詳しい説明】固体放射線イメージング装置１０
０は、行および列から成るマトリクス状のイメージング
配列パターンとして配列された複数の画素１１０（その
内の代表的な１つの画素が図１に示されている）を含
む。イメージング装置１００は第１の軸１０１および第
２の軸１０２（これらは説明のためのもので、限定する
ものではない）を有する。第１の軸１０１はそれに沿っ
て画素の行がそろえられる軸であり、第２の軸１０２は
それに沿って画素の列がそろえられる軸である。各画素
１１０には、光センサ１２０および薄膜スイッチング・
トランジスタ１３０が含まれる。光センサ１２０は一般
的にホトダイオードで構成され、その能動領域（すなわ
ち、光電性領域）と一致する画素電極１２２を有する。
スイッチング・トランジスタ１３０は一般的に、ゲート
電極１３２、ドレーン電極１３４、およびソース電極す
なわち読出し電極１３６を有する薄膜電界効果トランジ
スタ（ＦＥＴ）で構成される。イメージング装置１００
は更に、複数のデータ線１４０および走査線１５０も含
む（これらの線は包括的にアドレス線と呼ばれる）。イ
メージング配列パターン内の各々の画素行に対して第１
の軸１０１に沿って、少なくとも１つの走査線１５０が
配置される。各走査線は、その画素行の中の画素のそれ
ぞれのゲート電極１３２に結合される。イメージング配
列パターン内の各々の画素列に対して第２の軸１０２に
沿って、少なくとも１つのデータ線が配置される。この
データ線は、その画素行の中の画素のそれぞれの読出し
電極１３６に結合される。

【０００９】１つの画素１１０の部分的な横断面図が図
２に示されている。ホトダイオード１２０は基板１０５
の上方に配置される。一般的には、第１の誘電体層１２
１が画素電極１２２と基板１０５との間に配置される。
ホトダイオードは光電性物質体１２４（典型的にはアモ
ルファス・シリコンより成る）を含み、光電性物質体１
２４は、イメージング配列の上に配置される共通電極１
２６に電気的に結合される。窒化シリコンなどより成る
第２の誘電体層１２３が、光電性物質体１２４の側壁の
一部をおおって伸びる。ポリイミドなどより成る第３の
誘電体層１２５が、イメージング配列内の共通電極１２
６と他の構成要素との間に配置される（第２の誘電体層
１２３および第３の誘電体層１２５の中のバイア（ｖｉ
ａ）を介した光電性物質体１２４に対するコンタクトを
除く）。

【００１０】図２に示されるようなイメージング配列に
は、配列内の導電性構成要素相互間に容量結合の数個の
源がある。例えば、各データ線１４０と隣接の画素電極
１２２との間に容量結合がある。本明細書中で使用され
る用語、「隣接」の導電性構成要素とは、空間的に互い
に接近しているが、物理的に直接接触していない構成要
素であって、したがってその２つの構成要素の間に直接
の導電性経路（すなわち短絡）が存在しないような構成
要素を指す。解析のため、データ線と隣接のホトダイオ
ードのベース電極との間の結合は２つの静電容量に分解
される。その第１の静電容量Ｃ１０（説明のために図２
に破線で表してあり、配列内の個別のコンデンサ構成要
素を表すものではない）は、主として、基板と画素電極
１２２の下に配置された物質とを介した結合を表す。
（ここで、本明細書で使用される用語「下」、「上
方」、「上」等は基板に対する構成要素の相対位置を表
すために使用されるもので、イメージング配列の配置方
向、使用、または動作に対するどのような制約も意味す
るものではないことに留意されたい）。第２の静電容量
Ｃ２０は、ベース電極１２２より上の配列要素を介した
容量結合を表す。「下方の経路」の静電容量Ｃ１０は、
「上方の経路」の静電容量Ｃ２０に比べて、誘起静電容
量に対する寄与が大きくなることが多いということが観
測された。他の容量結合の源は、画素電極１２２と共通
電極１２６との間（図２にＣ２１で表されている）、お
よびデータ線１４０と共通電極１２６との間（図２にＣ
２２で表されている）にある。（一般的には小さい走査
線の寄生静電容量を除いた）総画素静電容量Ｃ_pxは次式
で表される。

【００１１】Ｃ_px＝２（Ｃ１０＋Ｃ２０）＋Ｃ２１ 画素電極の面積がデータ線の面積よりずっと大きいの
で、Ｃ_pxはＣ２１（ベース電極と共通電極との間の静電
容量）により支配される。総画素静電容量は画素の両側
のデータ線に対する誘起静電容量の関数であり、したが
ってＣ１０とＣ２０との和が２倍される。

【００１２】容量結合効果は、画素の読出しを行ってい
る時間のすべてまたは一部の間にイメージング装置が励
起される（すなわち、当該放射線（例えばＸ線）がイメ
ージング装置に入射する）動作において重要であること
が最も多い。イメージング装置が励起される期間の間に
読み出される信号は、イメージング装置が励起されない
期間の間に読み出される信号より大きくなる。平均信号
に対して正規化された増加の１つの近似は、次のように
表すことができる。

【００１３】

【数１】２［（Ｃ１０＋Ｃ２０）／Ｃ_px］×Ｚ₁ ×Ｚ₂ ここで、Ｚ₁ ≡［（読出しチャネル当たりの画素数）／
（放射線ビームに照射された画素の走査線の数）］、Ｚ
₂ ≡［（積分時間）／（線走査時間）］。式（Ｃ１０＋
Ｃ２０）は、単一の画素電極と１つの隣接のデータ線と
の間の結合静電容量を表す。配列のレイアウトでは、各
データ線１４０は一般的に、２つの画素電極１２２に隣
接する。線走査時間に対する増幅器の積分時間の比は比
較的小さく、約０．８５である。連続透視検査またはパ
ルス状透視検査では、Ｘ線ビーム・オン時間がフレーム
間時間のかなりの部分であれば、結合効果の大きさは２
［（Ｃ１０＋Ｃ２０）／Ｃ_px］である。この比により、
容量性結合効果の大きさを明らかにする有用な方法が得
られる。図１および図２を参照して説明した構成を有す
るイメージング装置の場合には、構造から計算した、ま
たはイメージング装置データから推定した２［（Ｃ１０
＋Ｃ２０）／Ｃ_px］の値は約０．５％の範囲にある。こ
の値はかなり大きい。それは、Ｘ線イメージング装置に
おける代表的なコントラスト変調が約０．１％から約１
０％までの範囲内にあるからである。

【００１４】本発明によれば、上記の放射線イメージン
グ装置１００にアース平面電極１７０（図３）が設けら
れる。アース平面電極１７０は、画素電極１２２と隣接
のデータ線１４０との間の容量結合を小さくするように
配置される。アース平面電極１７０は、基板１０５を覆
うように配置され、イメージング配列パターンを形成す
る画素および関連のアドレス線と基板１０５との間に位
置する。イメージング配列の動作中にアース平面電極を
所望の一定の電位に維持できるように、アース平面電極
１７０はアース平面電極電圧源１９０に電気的に結合さ
れる。アース平面電極を設けた本発明の構造は、それぞ
れの画素電極１２２とデータ線１４０との間に遮蔽効果
を与えるので、これらの構成要素の間の誘起静電容量が
小さくなる。特に、アース平面電極を画素電極の下に位
置決めすることにより、誘起静電容量値Ｃ１０（図２に
示されるような「下方の経路」の静電容量）が小さくな
る。遮蔽線を使用することにより誘起静電容量を小さく
するもう１つの手法が、本出願人による１９９５年９月
５日出願の米国特許出願第０８／５２３，３２３号に示
されている。

【００１５】アース平面電極１７０は一般に基板１０５
の表面上に配置され、その厚さは約０．１μｍから約１
μｍの範囲にある。導電性物質の堆積（および後述する
パターン形成）に続いて、窒化シリコン、酸化シリコン
等より成るアース平面誘電体層１７５が導電性物質の上
に約０．１μｍから約４μｍの範囲の厚さとなるように
堆積される。イメージング装置の製造プロセスでは、走
査線１５０およびスイッチング・トランジスタのゲート
電極が次に堆積されてパターン形成される。その後は、
製造プロセスは図１および図２に示されるような装置の
製造のプロセスと同様である。

【００１６】図３に示されるような本発明の一実施例で
は、アース平面電極１７０は導電性物質（例えば、モリ
ブデン、クロム、チタン、酸化インジウム錫など）の連
続シートで構成される。この連続シートはイメージング
配列パターン内の画素およびアドレス線の下に位置する
ように配置される。導電性物質のシートが連続であると
は、導電性物質のシートが第１の軸１０１と第２の軸１
０２（図１）の両方に沿ってイメージング配列パターン
の下に伸びていて、イメージング配列の境界より内側に
はカットアウト（導電性物質がシートから除去されたと
ころ）やパターン形成が無いことを意味する。

【００１７】図４に示されるような本発明の他の実施例
では、アース平面電極１７０はパターン形成される。す
なわち、アース平面が、導電性物質のシートの内の選択
された領域から導電性物質を除去したカットアウト領域
１７２を含む。パターン形成されたアース平面電極１７
０は典型的には、それぞれのデータ線１４０の長さ（す
なわち、図１の第２の軸１０２に沿ったデータ線の範
囲）の少なくとも一部の下にそれぞれ配置された複数の
データ線カットアウト領域１７４を含む。アース平面電
極１７０（図４）は製造プロセスの間に、例えば写真印
刷技術を用いてパターン形成され、これにより、基板上
に配置された導電性物質の所望のパターンが得られ、こ
れは後の製造工程のアドレス線および画素の配置と一致
する。本発明の一実施例では、各データ線カットアウト
領域はイメージング配列パターン内のデータ線の全長に
沿って伸びるような大きさになっている。この構成で
は、アース平面電極のシートの残りの部分はそれぞれの
データ線カットアウト領域により電気的に互いに絶縁さ
れるので、他の接触手段（例えば、図示しないイメージ
ング配列パターンの境界の外側の電極分路）により電気
的に一緒に結合し、そしてアース電極電圧源に結合しな
ければならない。代案では、それぞれのデータ線カット
アウト領域はデータ線１４０の全長に沿って伸びないよ
うに配置されて、アース平面電極１７０の一部分がデー
タ線１４０の一部の下の所定位置にとどまって、データ
線カットアウト領域１７４によって隔てられたアース平
面部分相互の間を電気的接続するようにする。

【００１８】データ線１４０の下にある領域からアース
平面電極１７０の導電性物質を除去することにより、デ
ータ線と画素電極１２２との間、データ線と共通電極１
２６との間、データ線と走査線１５０との間、およびデ
ータ線とアース平面電極１７０との間の静電容量の関数
である総データ線静電容量が小さくなる。データ線の下
にある領域からアース平面電極１７０の導電性物質を除
去することにより、総データ線静電容量が小さくなると
ともに、画素電極とデータ線との間の誘起静電容量を小
さくする有益な遮蔽効果が維持される。

【００１９】データ線カットアウト領域１７４は典型的
な大きさは、アース平面電極１７０がセットオフ（ｓｅ
ｔｏｆｆ）ギャップ距離Ｇだけ各データ線１４０の境界
から横方向にずれるように定められる。典型的なギャッ
プ距離Ｇは約２μｍから約１０μｍまでの範囲にあり、
データ線から画素電極への誘起静電容量に対して有効な
遮蔽効果が得られるとともに、データ線からアース平面
電極への静電容量を含むデータ線総静電容量が最小にな
るように選定される。

【００２０】パターン形成されたアース平面電極１７０
は典型的には更に、イメージング配列パターン内のそれ
ぞれの画素電極の部分の下に配置された複数の画素電極
カットアウト部分１７６を含む。上記のように、製造プ
ロセスの間にアース平面電極がパターン形成されること
により、基板１０５の領域から導電性物質シートの一部
が除去される。組み立てられた配列では、その上方に画
素電極１２２が配置される。画素電極カットアウト部分
の典型的な大きさは、アース平面電極１７０の導電性物
質がオーバラップ距離Ｄだけそれぞれの画素電極１２２
の下に位置するように配置されるような大きさになって
いる。典型的なオーバラップ距離Ｄは約１μｍから約２
０μｍまでの範囲にある。画素電極１２２の下にある領
域からアース平面電極１７０の導電性物質を除去するこ
とにより、これら２つの電極の間の静電容量が小さくな
り、したがって画素電極から見た総静電容量が小さくな
る。導電性物質を除去することにより更に、アース平面
と画素電極との間の電位短絡に対する面積が小さくな
り、製造プロセスの歩どまりが改善される。

【００２１】例えば、アース平面電極１７０と画素電極
１２２との間に配置されるアース平面誘電体層１７５お
よび第１の誘電体層１２１の代表的な厚さは約２μｍで
ある。誘電体が誘電率約３．９の酸化シリコンであり、
画素電極１２２の寸法が約２００μｍ×２００μｍであ
るとすれば、約５μｍのアース平面電極オーバラップ距
離Ｄにより誘電体の厚さに応じて各画素電極に対して約
０．３ｐＦから約３ｐＦまでの追加の静電容量が付加さ
れる。２００μｍの画素に対する代表的な総画素静電容
量は約２ｐＦである。ほとんどのイメージング装置の用
途では、特にデータ線から画素への誘起静電容量の低減
を考慮すると、画素の静電容量の増大は許容できる。用
途によっては、より高い飽和電荷負荷を得るために静電
容量の増大は望ましい。この場合、アース平面は画素の
静電容量を増大するように有利に使用することができ
る。

【００２２】図５はデータ線・画素間静電容量モデルの
解析結果をデータ線から画素までのギャップの関数とし
て表したグラフである。連続シートのアース平面電極を
有する本発明による装置のとアース平面電極を有してい
ない装置とを別々の曲線で示してある（すべての曲線で
共通電極１２６は存在するものと仮定している）。図５
から明らかなように、本発明に従ってアース平面電極を
設けたものは、アース平面電極が存在しない構造に比べ
て静電容量が劇的に減少（例えば、数桁減少）してい
る。

【００２３】本発明によれば、アース平面電極を有する
フラットパネル放射線イメージング装置は、その構造に
よりデータ線と画素電極との間の誘起静電容量が小さく
なり、その結果、イメージング動作中の幻影画像および
画像アーチファクトが少なくなるので、性能が向上す
る。以上、本発明を図示し説明してきたが、熟練した当
業者には明らかなように、本発明の趣旨および範囲を逸
脱することなく、開示された実施例に対して変形および
変更を加えることができる。したがって、本発明の趣旨
の中に入るこのような変形および変更をすべて包含する
ように特許請求の範囲を記述してあることが理解される
はずである。

【図面の簡単な説明】

【図１】従来技術によるイメージング配列の一部の平面
図である。

【図２】図１の線Ｉ−Ｉに沿って見た代表的な画素の部
分横断面図である。

【図３】本発明の一実施例によるイメージング配列パタ
ーンの代表的な部分の横断面図である。

【図４】本発明の他の１つの実施例によるイメージング
配列パターンの代表的な部分の横断面図である。

【図５】異なるイメージング配列構造について（データ
線の幅が５μｍで、１μｍの誘電体によりアース平面電
極と画素電極とが隔てられている場合に）データ線から
画素電極までのギャップの関数として単一画素・単一デ
ータ線間静電容量モデルの解析結果を表したグラフであ
る。

【符号の説明】

１００ 固体放射線イメージング装置 １０１ 第１の軸 １０２ 第２の軸 １０５ 基板 １１０ 画素 １２０ 光センサ １２１ 第１の誘電体層 １２２ 画素電極 １２３ 第２の誘電体層 １２４ 光電性物質体 １２５ 第３の誘電体層 １２６ 共通電極 １３０ 薄膜スイッチング・トランジスタ １３２ ゲート電極 １３６ 読出し電極 １４０ データ線 １５０ 走査線 １７０ アース平面電極 １７２ カットアウト領域 １７４ データ線カットアウト領域 １７５ アース平面誘電体層 １７６ 画素電極カットアウト部分 １９０ アース平面電極電圧源

Claims (4)

【特許請求の範囲】
1. 【請求項１】 イメージング装置読出しの間に画像アー
   チファクトの少ない画像を作成するためのフラットパネ
   ル放射線イメージング装置において、 行および列から成るイメージング配列パターンに配置さ
   れた複数の画素であって、当該画素の各々が薄膜スイッ
   チング・トランジスタに結合された光センサを含んでい
   る複数の画素、 上記複数の画素のそれぞれを個別にアドレス指定できる
   ように上記イメージング配列パターン内に配置された複
   数のアドレス線、 上記複数の画素の上方に配置された共通電極、および 基板の上方で、上記複数の画素および上記アドレス線の
   下方に配置されたアース平面電極を含むことを特徴とす
   るフラットパネル放射線イメージング装置。
2. 【請求項２】 上記複数のアドレス線が、 上記イメージング配列パターンの第１の軸に沿って上記
   基板に対する第１のレベルに配置され、かつ上記イメー
   ジング配列パターン内の各々の画素行に対しそれぞれ設
   けられた複数の走査線であって、それぞれの走査線の各
   々が上記イメージング配列パターン内のそれぞれの画素
   行に沿って配置された各画素に対する上記スイッチング
   ・トランジスタのそれぞれのゲート電極に結合されてい
   る複数の走査線、および上記イメージング配列パターン
   の第２の軸に沿って上記基板に対する第２のレベルに配
   置され、かつ上記イメージング配列パターン内の各々の
   画素列に対してそれぞれ設けられた複数のデータ線であ
   って、それぞれのデータ線の各々が上記イメージング配
   列パターン内のそれぞれの画素列に沿って配置された各
   画素に対する上記スイッチング・トランジスタのそれぞ
   れの読出し電極に結合されている複数のデータ線を含ん
   でいる請求項１記載のフラットパネル放射線イメージン
   グ装置。
3. 【請求項３】 上記アース平面電極が選択された遮蔽電
   位に維持されるように、上記アース平面電極が遮蔽電圧
   源に結合されている請求項１記載のフラットパネル放射
   線イメージング装置。
4. 【請求項４】 上記アース平面電極が、モリブデン、チ
   タン、酸化インジウムスズおよびクロムで構成される群
   から選択された導電性物質で構成され、その厚さが約
   ０．１μｍから約１μｍまでの範囲にある請求項１記載
   のフラットパネル放射線イメージング装置。