TWI464715B - 畫素陣列及具有此畫素陣列的顯示面板 - Google Patents

Description

畫素陣列及具有此畫素陣列的顯示面板

本發明是有關於一種畫素陣列以及具有此畫素陣列的顯示面板。

一般的觸控面板是在原本的面板上外加一具有觸控功能的膜層。然而，這種外貼式的觸控面板的製程會多一道組裝面板與觸控膜層的步驟，且觸控膜層會導致觸控面板的穿透率下降、厚度增加。針對這樣的需求，習知技術發展出內嵌式(in-cell type)觸控面板。而內嵌電阻式的觸控面板是在對向基板上形成多個觸控結構與間隙物(photo spacer)並在主動元件陣列基板上形成多個感應墊與多個觸控結構相對應。當使用者按壓對向基板時，可使觸控結構與主動元件陣列基板上的感應墊導通，以定位出使用者所按壓的位置。

為了將上述感應訊號輸出，一般會在主動元件陣列基板上設置讀出元件以及與此讀出元件電性連接的兩條訊號線。然而，此種方式會使顯示面板的開口率降低。為了提昇顯示面板的開口率，有一種方式是使每一個讀出元件與一條訊號線以及一條現有的掃描線電性連接。但是，此種方式會使該條掃描線的負載增加，且因僅有部分掃描線會與讀出元件電性連接，因而使顯示面板中的掃描線的負載不一致。上述掃描線的負載過大以及掃描線各自負載不一致容易導致顯示面板有異常顯示的問題。

本發明提供一種畫素陣列及具有此畫素陣列的顯示面板，以解決傳統觸控顯示面板之掃描線負載過大以及掃描線負載不一致的問題。

本發明提出一種畫素陣列，其包括多條掃描線以及與掃描線交錯的多條資料線以定義出多個次畫素區域；至少一個控制結構，設置在其中一個次畫素區域內且與其中一條資料線以及其中一條掃描線電性連接；多條感應訊號線，其平行資料線設置並與掃描線交錯，其中每一條感應訊號線與鄰近的資料線及對應的掃描線定義出多個區域，每個區域至少具有至少一個第一子區域及至少一個第二子區域；至少一個感應訊號讀出元件，設置於第一子區域內，其中感應訊號讀出元件與其中一條掃描線與其中一條感應訊號線電性連接；以及至少一個第一感應墊，設置於第二子區域且與第一子區域內的感應訊號讀出元件電性連接。特別是，各掃描線所電性連接的感應訊號讀出元件數目皆相同。

本發明提出一種畫素陣列，其包含多個畫素結構組，每一畫素結構組包括多條掃描線以及與掃描線交錯的一資料線，以定義出多個次畫素區域；至少一個控制結構，設置在其中一個次畫素區域內且分別與資料線以及其中一條掃描線電性連接；一感應訊號線，其平行資料線設置並與掃描線交錯，其中感應訊號線與資料線及掃描線定義出一第一子區域以及多個第二子區域；至少一感應訊號讀出元件，設置於第一子區域內，其中感應訊號讀出元件與其中一條掃描線與感應訊號線電性連接；以及至少一第一感應墊，設置於第二子區域內且與位於第一子區域內的感應訊號讀出元件電性連接。特別是，沿著掃描線之延伸方向上排列的兩個畫素結構組中的感應訊號讀出元件是電性連接至不同的掃描線。

本發明另提出一種顯示面板，其包括第一基板、位於第一基板對向的第二基板以及位於第一基板與第二基板之間的顯示介質。特別是，第一基板上具有如上所述之畫素陣列。

本發明所提出的畫素陣列之掃描線所電性連接的感應訊號讀出元件的數目皆相同。因此，畫素陣列中的掃描線各自的負載皆一致，以避免部分掃描線有負載過大的問題，進而提高顯示面板的顯示品質。

為讓本發明之上述特徵和優點能更明顯易懂，下文特舉實施例，並配合所附圖式作詳細說明如下。

圖1是根據本發明一實施例之畫素陣列的上視示意圖。請參照圖1，本實施例之畫素陣列包括多條掃描線SL1~SLn、多條資料線DL1~DLn、至少一控制結構C、多條感應訊號線S1~Sn、至少一個感應訊號讀出元件T2以及至少一個第一感應墊102a。

掃描線SL1~SLn與資料線DL1~DLn交錯設置，以定義出多個次畫素區域P。更詳細而言，資料線DL1~DLn的延伸方向與掃描線SL1~SLn的延伸方向不平行，較佳的是，資料線DL1~DLn的延伸方向與掃描線SL1~SLn的延伸方向垂直。另外，掃描線SL1~SLn與資料線DL1~DLn屬於不同的膜層。基於導電性的考量，掃描SL1~SLn與資料線DL1~DLn一般是使用金屬材料。然，本發明不限於此，根據其他實施例，掃描線SL1~SLn與資料線DL1~DLn也可以使用其他導電材料。

控制結構C是分別設置在次畫素區域P內並且與其中一條資料線DL1~DLn以及其中一條掃描線SL1~SLn電性連接。在其它實施例中，若是至少二個次畫素區域P構成一個畫素區域，則控制結構C就可設計設置於至少二個次畫素區域其中一個中，或者是設置每個次畫素區域P中。根據本發明之一實施例，每一控制結構C包括一主動元件T1以及一畫素電極E。主動元件T1例如是底部閘極型薄膜電晶體，其包括閘極、半導體層、源極以及汲極，閘極與其中一條掃描線SL1~SLn電性連接，半導體層位於閘極的上方，源極以及汲極位於半導體層的上方，且源極與其中一條資料線DL1~DLn電性連接。根據另一實施例，主動元件T1是頂部閘極型薄膜電晶體，其包括閘極、半導體層、源極以及汲極，閘極與其中一條掃描線SL1~SLn電性連接，半導體層位於閘極的下方，源極以及汲極位於半導體層的兩側，且源極與其中一條資料線DL1~DLn電性連接。畫素電極E與主動元件T1電性連接。在本實施例中，畫素電極是與薄膜電晶體T1之汲極電性連接。畫素電極E可為穿透式畫素電極、反射式畫素電極或者是半穿透半反射式畫素電極。

感應訊號線S1~Sn是平行資料線DL1～DLn設置並與掃描線SL1~SLn交錯設置。更詳細而言，感應訊號線S1~Sn的延伸方向與資料線DL1～DLn的延伸方向平行並且與掃描線SL1~SLn的延伸方向不平行。較佳的是，感應訊號線S1~Sn的延伸方向與資料線DL1～DLn的延伸方向平行並且與掃描線SL1~SLn的延伸方向垂直。另外，感應訊號線S1~Sn可與資料線DL1~DLn形成於同一膜層。然，感應訊號線S1~Sn也可以是與掃描線SL1~SLn屬於不同的膜層並且與資料線DL1~DLn屬於不同的膜層。基於導電性的考量，感應訊號線S1~Sn一般是使用金屬材料。然，本發明不限於此，根據其他實施例，感應訊號線S1~Sn也可以使用其他導電材料。

特別是，每一條感應訊號線S1~Sn與鄰近的資料線DL1~DLn及對應的掃描線SL1~SLn定義出多個區域R，且每個區域R具有至少一個第一子區域R1及至少一個第二子區域R2。更詳細來說，每一個第一子區域R1及每一個第二子區域R2分別是由其中一條感應訊號線S1~Sn、鄰近的一條資料線DL1~DLn以及相鄰的兩條掃描線SL1~SLn所定義出。以圖1所標示的為例，第一子區域R1是由感應訊號線S1、資料線DL1以及掃描線SL1、SL2所圍出的區域。另外，一個第二子區域R2是由感應訊號線S1、資料線DL1以及掃描線SL2、SL3所圍出的區域，另一個第二子區域R2是由感應訊號線S1、資料線DL1以及掃描線SL3、SL4所圍出的區域。由於區域R內是用來設置感應元件，因此，區域R又可稱為感應元件區域。值得一提的是，在圖1所示的實施例中，每個區域R是由一個第一子區域R1及至兩個第二子區域R2構成，但本發明不限制每個區域R之第一子區域R1及第二子區域R2的數目。例如，每個區域R可由一個第一子區域R1及三個或更多個第二子區域R2構成。

感應訊號讀出元件T2是設置於每個區域R之第一子區域R1內，而且感應訊號讀出元件T2與其中一條掃描線SL1~SLn與其中一條感應訊號線S1~Sn電性連接。感應訊號讀出元件T2例如是底部閘極型薄膜電晶體，其包括閘極、半導體層、源極以及汲極，閘極與其中一條掃描線SL1~SLn電性連接，半導體層位於閘極的上方，源極以及汲極位於半導體層的上方，且汲極與其中一條感應訊號線S1~Sn電性連接。根據另一實施例，感應訊號讀出元件T2是一頂部閘極型薄膜電晶體，其包括閘極、半導體層、源極以及汲極，閘極與其中一條掃描線SL1~SLn電性連接，半導體層位於閘極的下方，源極以及汲極位於半導體層的兩側，且汲極與其中一條感應訊號線S1~Sn電性連接。由此可知，掃描線SL1~SLn除了作為位於次畫素區域P中的控制結構C的訊號線之外，也同時作為位於區域R(第一子區域R1)中的感應訊號讀出元件T2的訊號線。

第一感應墊102a是設置於區域R之第二子區域R2內並且與位於第一子區域R1內的感應訊號讀出元件T2電性連接。根據本實施例，每一個第一感應墊102a是設置於一個第二子區域R2內。每一個第一感應墊102a例如是由一個堆高墊以及覆蓋此堆高墊的導電層所構成。而在每一個區域R中，所有第二子區域R2內的第一感應墊102a是藉由位於其堆高墊上的導電層而將彼此電性串接在一起，且藉由此導電層使得第一感應墊102a與感應訊號讀出元件T2電性連接。

值得一提的是，一個區域R中的元件以及對應此區域R設置的數個次畫素區域P中的元件即組成一個畫素結構組U。根據圖1之實施例，一個畫素結構組U是由三個控制結構C(三個次畫素區域P)、一個感應訊號讀出元件T2(一個第一子區域R1)以及兩個第一感應墊102a(兩個第二子區域R2)所組成。然而，本發明不限制每一畫素結構組U中的控制結構C(次畫素區域P)的數目、感應訊號讀出元件T2(第一子區域R1)的數目以及第一感應墊102a(第二子區域R2)的數目。

特別是，沿著掃描線SL1~SLn之延伸方向上排列的兩個畫素結構組U中的感應訊號讀出元件T2是分別電性連接至掃描線SL1及SL2。換言之，沿著掃描線SL1~SLn之延伸方向上排列的兩個鄰近的感應訊號讀出元件T2是電性連接至兩條不同的掃描線SL1~SLn，以使得各掃描線SL1~SLn所電性連接的感應訊號讀出元件T2的數目皆相同。因此，對於整個畫素陣列來說，感應訊號讀出元件T2不會集中電性連接至某幾條掃描線，而是會分散地電性連接至各掃描線SL1~SLn上。

根據另一實施例，畫素陣列更包括多條擬訊號線M1~Mn。擬訊號線M1~Mn與感應訊號線S1～Sn平行設置。換言之，擬訊號線M1~Mn是平行感應訊號線S1～Sn及資料線DL1～DLn設置並且與掃描線SL1~SLn交錯設置。更詳細而言，擬訊號線M1~Mn的延伸方向與感應訊號線S1～Sn及資料線DL1～DLn的延伸方向平行並且與掃描線SL1~SLn的延伸方向不平行。較佳的是，擬訊號線M1~Mn的延伸方向與感應訊號線S1～Sn及資料線DL1～DLn的延伸方向平行並且與掃描線SL1~SLn的延伸方向垂直。另外，擬訊號線M1~Mn可與感應訊號線S1～Sn及資料線DL1~DLn形成於同一膜層。當然，擬訊號線M1~Mn也可以是與掃描線SL1~SLn屬於不同的膜層並且與感應訊號線S1～Sn及資料線DL1~DLn屬於不同的膜層。基於導電性的考量，擬訊號線M1~Mn一般是使用金屬材料。然，本發明不限於此，根據其他實施例，擬訊號線M1~Mn也可以使用其他導電材料。

特別是，上述擬訊號線M1~Mn與鄰近的資料線DL1~DLn及對應的掃描線SL1~SLn定義出多個間隙物設置區域104。以圖1之實施例為例，每一個間隙物設置區域104是由其中一條擬訊號線M1~Mn(例如是M1)、其中一條資料線DL1~DLn(例如是DL2)及相鄰的兩條掃描線SL1~SLn(例如是SL1、SL2)所圍出之區域。所述間隙物設置區域104是用來設置間隙物之用。換言之，當此畫素陣列應用於顯示面板時，在此間隙物設置區域104a內將可設置用來支撐顯示面板間隙(cell gap)的間隙物。除了上述之間隙物設置區域104a之外，在沿著資料線DL1~DLn之延伸方向上排列的兩個區域R(亦為兩個畫素結構組U)之間亦可設置間隙物設置區域104b。然，本發明不限制間隙物僅能設置在間隙物設置區域104a或104b內。實際上，在畫素陣列的遮光區域(也就是設置有掃描線、資料線、主動元件或是其他訊號線或元件)中至少其中一個位置都可以設置間隙物。然，在其它變形例中，畫素陣列並不設置擬訊號線M1~Mn，而以間隙物所在的位置就稱為間隙物設置區域104a，這些位置其中少一個，例如：在畫素陣列的遮光區域(也就是設置有掃描線、資料線、主動元件或是其他訊號線或元件)中。

圖2是根據本發明另一實施例之畫素陣列的上視示意圖。圖2之實施例與圖1之實施例相似，因此相同的元件以相同的符號表示且不再重複贅述。圖2之實施例與圖1之實施例不同之處在於圖2之畫素陣列更包含至少一個第二感應墊102b，其是設置於每一區域R的第一子區域R1內。而且在每一區域R中，第二感應墊102b與感應訊號讀出元件T2以及第一感應墊102a電性串聯。類似地，第二感應墊102b例如是由一個堆高墊以及覆蓋此堆高墊的導電層所構成。而在每一個區域R中，第二感應墊102b是藉由位於其堆高墊上的導電層而與第一感應墊102a電性串聯，且藉由此導電層使得第二感應墊102b及第一感應墊102a與感應訊號讀出元件T2電性連接。

同樣地，圖2之實施例畫素陣列可選擇性地設置多條擬訊號線M1~Mn，相關的描述請查看圖1之實施例描述，在此不再贅言。

在上述圖1與圖2之實施例中，由於各掃描線SL1~SLn所電性連接的感應訊號讀出元件T2的數目皆相同。此外，沿著掃描線SL1~SLn之延伸方向上排列的兩個畫素結構組U中的感應訊號讀出元件T2是電性連接至不同的掃描線SL1~SLn。因此，畫素陣列中的感應訊號讀出元件T2的佈局方式可如圖3所示。換言之，畫素陣列中的感應訊號讀出元件T2是以斜向排列的方式佈局在畫素陣列中。由於感應訊號讀出元件T2不會集中電性連接至某幾條掃描線，而是會分散地電性連接至各掃描線SL1~SLn上。因此，畫素陣列中的掃描線SL1~SLn的負載皆一致，因而可避免部分掃描線有負載過大的問題。

值得一提的是，在上述實施例中，沿著掃描線SL1~SLn之延伸方向上排列的兩相鄰的畫素結構組U中的感應訊號讀出元件T2是電性連接至相鄰的兩條掃描線(例如是SL1、SL2)。但是，本發明不限於此。根據其他實施例，沿著掃描線SL1~SLn之延伸方向上排列的兩相鄰的畫 素結構組U中的感應訊號讀出元件T2可以電性連接至掃描線SL1~SLn中的任兩條。

圖4是根據本發明一實施例之顯示面板的示意圖。請參照圖4，本實施例之顯示面板包括第一基板10、位於第一基板10對向的第二基板20以及位於第一基板10與第二基板20之間的顯示介質30。

第一基板10包括基材101(亦可稱為第一基材)以及畫素陣列100。基材101之材質可為玻璃、石英、有機聚合物、不透光材料(例如：晶圓、金屬、陶瓷、或是其它合適的材料)、或是其它合適的材料。基材101主要是用來承載畫素陣列100之用。而畫素陣列100例如是圖1或圖2所示之畫素陣列。而畫素陣列100中的第一感應墊102a、第二感應墊102b具有一特定高度。

第二基板20包括基材200(亦可稱為第二基材)、彩色濾光陣列202以及電極層204。基材200之材質可為玻璃、石英或有機聚合物等等。電極層204為透明導電層，其材質包括金屬氧化物，例如是銦錫氧化物或者是銦鋅氧化物。電極層204是全面地覆蓋於第二基板20上。彩色濾光陣列202包括紅、綠、藍色濾光圖案。另外，彩色濾光陣列202更可包括遮光圖案層(未標示)，其又可稱為黑矩陣，其設置於紅、綠、藍色濾光圖案之間。根據另一實施例，第二基板20可僅包括基材200以及彩色濾光陣列202，或者是僅包含基材200以及電極層204。根據又一實施例，第二基板20可僅包括基材200。必需說明的是，當第二基板20僅包含基材200以及電極層204，是指彩色濾光陣列202設置於第一基板10上，即基材101上，且彩色濾光陣列202可選擇性地設置於畫素陣列100中控制結構C之主動元件T1上方，可稱為彩色濾光層位於主動層之上(color filter on array,COA)或者是設置於畫素陣列100中控制結構C之主動元件T1下方，可稱為主動層位於彩色濾光層之上(array on color filter,AOC)。此時，第二基板上就不存在彩色濾光陣列202。於其它變形例，黑矩陣(未標示)一起與彩色濾光陣列202設置於第一基板10上，即基材101上，並選擇性地設置於畫素陣列100中控制結構C之主動元件T1上方，可稱為黑矩陣(未標示)位於主動層之上(black matrix on array,BOA)。此時，第二基板上就不存在彩色濾光陣列202及黑矩陣(未標示)。

特別是，第二基板20更包括間隙物210以及觸控結構208。間隙物210是位於第一基板10與第二基板20之間，以支撐兩基板10、20之間的間隙距離。再者，間隙物210是要用來支撐顯示面板間隙(cell gap)，而觸控結構208是要用來感測使用者按壓位置，因此，間隙物210及觸控結構208並不是同時形成的。更詳細來說，間隙物210是對應設置於圖1或圖2所述之間隙物設置區域104a或/及104b內為範例，並不限於此。此外，觸控結構208可由感應間隙物206以及覆蓋在感應間隙物206上之電極層204構成。觸控結構208是對應第一基板10之感應墊102a、102b設置，且觸控結構208與感應墊102a、102b之間保持一感應間隙(未標示)。其中，感應間隙(未標示)在使用者未按壓第二基板20時是不變動的。當使用者按壓第二基板時，感應間隙(未標示)會變動，甚至會變成沒有感應間隙存在，即觸控結構208直接接觸感應墊102a、102b。

顯示介質30可為液晶分子或是電泳顯示介質，其例如是向列型液晶介質、膽固醇型液晶顯示介質、膠囊式電泳顯示介質、微胞式電泳顯示介質或是其他種顯示介質。

在本實施例之顯示面板的畫素陣列中，各掃描線所電性連接的感應訊號讀出元件的數目皆相同。此外，沿著掃描線之延伸方向上排列的兩個畫素結構組中的感應訊號讀出元件是電性連接至不同的掃描線。因此，畫素陣列中的掃描線的負載皆一致，因而可避免部分掃描線有負載過大的問題。因此，使用此畫素陣列的顯示面板具有較佳的顯示品質。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。

SL1~SLn．．．掃描線

DL1~DLn．．．資料線

S1~Sn．．．感應訊號線

M1~M2．．．擬訊號線

P．．．次畫素區域

C．．．控制結構

T1．．．主動元件

E．．．畫素電極

R．．．區域

R1．．．第一子區域

R2．．．第二子區域

T2．．．感應訊號讀出元件

U．．．畫素結構組

102a．．．第一感應墊

102b．．．第二感應墊

104a、104b．．．間隙物設置區域

10．．．第一基板

20．．．第二基板

30．．．顯示介質

101、200．．．基材

100．．．畫素陣列

202．．．彩色濾光陣列

204．．．電極層

206．．．感應間隙物

208．．．觸控結構

210．．．間隙物

圖1是根據本發明一實施例之畫素陣列的上視示意圖。

圖2是根據本發明另一實施例之畫素陣列的上視示意圖。

圖3是根據本發明一實施例之畫素陣列中感應訊號讀出元件的佈局示意圖。

圖4是根據本發明一實施例之顯示面板的示意圖。

SL1~SLn．．．掃描線

DL1~DLn．．．資料線

S1~Sn．．．感應訊號線

M1~M2．．．擬訊號線

P．．．次畫素區域

C．．．控制結構

T1．．．主動元件

E．．．畫素電極

R．．．區域

R1．．．第一子區域

R2．．．第二子區域

T2．．．感應訊號讀出元件

U．．．畫素結構組

102a．．．第一感應墊

104a、104b．．．間隙物設置區域

Claims (21)

1. 一種畫素陣列，包括：多條掃描線以及與該些掃描線交錯的多條資料線，以定義出多個次畫素區域；至少一個控制結構，設置在其中一個次畫素區域內且與其中一條資料線以及其中一條掃描線電性連接；多條感應訊號線，其平行該些資料線設置並與該些掃描線交錯，其中每一條感應訊號線與鄰近的資料線及對應的該些掃描線定義出多個區域，該些區域至少包括一第一區域、一第二區域以及一第三區域，每個區域具有至少一個第一子區域及至少一個第二子區域，其中該第一區域位於第一行、該第二區域位於第二行以及該第三區域位於第三行，該第一行、該第二行以及該第三行彼此相鄰；至少一個感應訊號讀出元件，設置於該第一子區域內，其中該感應訊號讀出元件與其中一條掃描線與其中一條感應訊號線電性連接，其中分別位於該第一行、該第二行以及該第三行的該些感應訊號讀出元件彼此在列方向上不對齊；以及至少一個第一感應墊，設置於該第二子區域內且與位於該第一子區域內的該感應訊號讀出元件電性連接。
2. 如申請專利範圍第1項所述之畫素陣列，更包含至少一個第二感應墊，設置於該第一子區域內且與該感應訊號讀出元件以及該第一感應墊串聯。
3. 如申請專利範圍第1項所述之畫素陣列，其中沿著 該些掃描線之延伸方向上排列的兩個鄰近的感應訊號讀出元件是電性連接至不同的掃描線。
4. 如申請專利範圍第1項所述之畫素陣列，更包括多條擬訊號線，其與該些感應訊號線平行設置，其中該些擬訊號線與鄰近的資料線及對應的該些掃描線定義出多個間隙物設置區域。
5. 如申請專利範圍第1項所述之畫素陣列，其中沿著該些資料線之延伸方向上排列的兩個區域之間更包括多個間隙物設置區域。
6. 一種畫素陣列，包含多個畫素結構組，每一畫素結構組包括：多條掃描線以及與該些掃描線交錯的一資料線，以定義出多個次畫素區域；至少一個控制結構，設置在其中一個次畫素區域內且與該資料線以及其中一條掃描線電性連接；一感應訊號線，其平行該資料線設置並與該些掃描線交錯，其中該感應訊號線與該資料線及該些掃描線定義出一第一子區域以及多個第二子區域；至少一感應訊號讀出元件，設置於該第一子區域內，其中該感應訊號讀出元件與其中一條掃描線與該感應訊號線電性連接；以及至少一第一感應墊，設置於該第二子區域內且與位於該第一子區域內的該感應訊號讀出元件電性連接，其中沿著該些掃描線之延伸方向上排列的三個畫素結 構組中的感應訊號讀出元件是電性連接至不同的掃描線，其中位在彼此相鄰的三個行中的三個畫素結構組的該些感應訊號讀出元件不會對齊於同一列。
7. 如申請專利範圍第6項所述之畫素陣列，其中各掃描線所電性連接的感應訊號讀出元件的數目皆相同。
8. 如申請專利範圍第6項所述之畫素陣列，更包含至少一個第二感應墊，設置於該第一子區內且與該感應訊號讀出元件以及該些第一感應墊串聯。
9. 如申請專利範圍第6項所述之畫素陣列，其中每一畫素結構組更包括一擬訊號線，其與該感應訊號線平行設置，其中該擬訊號線與該資料線及該些掃描線定義出多個間隙物設置區域。
10. 如申請專利範圍第6項所述之畫素陣列，其中沿著該些資料線之延伸方向上排列的兩個畫素結構組之間更包括多個間隙物設置區域。
11. 一種顯示面板，包括：一第一基板，其具有如申請專利範圍第1項所述之畫素陣列；一第二基板，位於該第一基板的對向；以及一顯示介質，位於該第一基板與該第二基板之間。
12. 一種顯示面板，包括：一第一基板，其具有如申請專利範圍第6項所述之畫素陣列；一第二基板，位於該第一基板的對向；以及 一顯示介質，位於該第一基板與該第二基板之間。
13. 一種畫素陣列，包括：多個子畫素區域群至少包括第一子畫素區域群和第二子畫素區域群，每個子畫素區域群至少包括第一子畫素區域、第二子畫素區域和第三子畫素區域，其中該第一子畫素區域群的該第一、該第二和該第三子畫素區域佈置於第一行，且該第二子畫素區域群的該第一、該第二和該第三子畫素區域佈置於第二行；多個區域單元群至少包括第一區域單元群、第二區域單元群和第三區域單元群，每個區域單元群包括至少一個第一區域單元和至少一個第二區域單元，其中，該第一區域單元群的該至少一個第一和第二區域單元佈置於第三行，該第二區域單元群的該至少一個第一與第二區域單元佈置於第四行，且該第三區域單元群的該至少一個第一和區域單元佈置於第五行；多個控制元件中的至少一個控制元件設置於該第一、第二和第三子畫素區域其中至少一者；多個感應訊號讀出元件中的至少一個感應訊號讀取元件設置於每個區域單元群之每個第一區域單元；至少一個第一感應墊設置於每個區域單元群之每個第二區域單元；多條掃描線，包括至少一個第一掃描線、第二掃描線以及第三掃描線；多條資料線，包括至少一個第一資料線、第二資料線 以及第三資料線；以及多個感應訊號線，包含至少一第一感應訊號線和一第二感應訊號線，其中該些感應訊號線和該些資料線係不同的線路，其中，位於該第一子畫素區域組之該第一、第二和第三子畫素區域的多個控制裝置係連接於該第一資料線，但是位於該第一子畫素區域組之該第一、第二和第三子畫素區域的多個控制裝置係分別連接該第一、第二和第三掃描線，位於該第二子畫素區域組之該第一、第二和第三子畫素區域的多個控制裝置係連接於該第二資料線，但是位於該第一子畫素區域組之該第一、第二和第三子畫素區域的多個控制裝置係分別連接該第一、第二和第三掃描線；其中，設置於第三行、第四行和第五行中之第一區域單元組的至少一個感應訊號讀出元件不會彼此對齊於同一列，其中，該第三行相鄰於該第四行，且該第四行相鄰於該第五行，其中，位於該第一區域單元群之該第一區域的該至少一個感應訊號讀出元件連接於該第一掃描線與該第一感應訊號線，且位於該第二區域單元群之該第一區域的該至少一個感應訊號讀出元件連接於該第二掃描線與該第二感應訊號線，其中，位於該第一區域單元群之該第二區域單元的該至少一個第一感應墊連接位於該第一區域單元群之該第一區域單元的該至少一個感應訊號讀出元件，且位於該第二 區域單元群之該第二區域單元的該至少一個第一感應墊連接位於第二區域單元群之該第一區域單元的該至少一個感應訊號讀出元件。
14. 如申請專利範圍第13項所述之畫素陣列，其中，位於不同的第一區域單元之該些感應訊號讀出元件係設置於不同行與列。
15. 如申請專利範圍第13項所述之畫素陣列，更包含至少一個第二感應墊設置於第一子區域且電性連接於該至少一個感應訊號讀出元件與該至少一個第一感應墊。
16. 如申請專利範圍第13項所述之畫素陣列，更包含多條擬訊號線，其與該些感應訊號線平行設置，其中該些擬訊號線與鄰近的資料線及對應的該些掃描線定義出多個間隙物設置區域。
17. 如申請專利範圍第13項所述之畫素陣列，更包含多個間隙物設置區域設置於該第一區域單元組與該第二區域單元組之間。
18. 如申請專利範圍第13項所述之畫素陣列，其中，該至少一個控制元件不連接於該些感應訊號線。
19. 如申請專利範圍第13項所述之畫素陣列，其中，該至少一個感應訊號讀出元件不連接至於該些資料線。
20. 一種顯示面板，包含：一第一基板，其具有如申請專利範圍第13項所述之畫素陣列；一第二基板，位於該第一基板的對向；以及 一顯示介質，位於該第一基板與該第二基板之間。
21. 如申請專利範圍第1項所述之畫素陣列，其中各掃描線所電性連接的感應訊號讀出元件的數目皆相同。