JPH09230944A - パワ−ｍｏｓｆｅｔ等の電源装置 - Google Patents
パワ−ｍｏｓｆｅｔ等の電源装置Info
- Publication number
- JPH09230944A JPH09230944A JP6185196A JP6185196A JPH09230944A JP H09230944 A JPH09230944 A JP H09230944A JP 6185196 A JP6185196 A JP 6185196A JP 6185196 A JP6185196 A JP 6185196A JP H09230944 A JPH09230944 A JP H09230944A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- pattern
- small signal
- ground
- small
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Control Of Voltage And Current In General (AREA)
Abstract
(57)【要約】
【課題】 従来のパワーモスの数に応じて配線板を
多数積層した電源装置では、各層の配線板に電気的接続
をとるためスルホールが必要であり、加工、組立にコス
トがかかる課題があり、且つ、大電流の電源ラインと小
信号の信号ラインが積層してその磁界から雑音が発生す
る課題があった。 【解決手段】 導体パターンに従って金属板を加工し
て、上面に所定の隣合う小信号端子と大電流端子とから
なる複数組のＭＯＳ取付端子を露出して有する小信号・
大電流配線板パターンを、グランド導体パターンに従っ
て金属板を加工したグランド配線板パターン上に一体に
接着し、上層の小信号・大電流配線板パターンの所定の
接続孔の位置に、下層のグランド配線板パターンに凸設
した下層接続端子を露出して設けてなるパワーＭＯＳＦ
ＥＴ等の電源装置。
多数積層した電源装置では、各層の配線板に電気的接続
をとるためスルホールが必要であり、加工、組立にコス
トがかかる課題があり、且つ、大電流の電源ラインと小
信号の信号ラインが積層してその磁界から雑音が発生す
る課題があった。 【解決手段】 導体パターンに従って金属板を加工し
て、上面に所定の隣合う小信号端子と大電流端子とから
なる複数組のＭＯＳ取付端子を露出して有する小信号・
大電流配線板パターンを、グランド導体パターンに従っ
て金属板を加工したグランド配線板パターン上に一体に
接着し、上層の小信号・大電流配線板パターンの所定の
接続孔の位置に、下層のグランド配線板パターンに凸設
した下層接続端子を露出して設けてなるパワーＭＯＳＦ
ＥＴ等の電源装置。
Description
【０００１】
【産業上の利用分野】本発明は、電流容量の大きいパワ
ーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Ef
fect Transistor ；モスフェットという）等の電源装置
に関する。
ーＭＯＳＦＥＴ（Metal Oxide Semiconductor Field-Ef
fect Transistor ；モスフェットという）等の電源装置
に関する。
【０００２】
【従来の技術】従来、この種の電源装置は、パワーＭＯ
Ｓ（モス）の数に応じて配線板を積層し、各層の配線板
には電気的接続をとるためスルホールが必要であった。
Ｓ（モス）の数に応じて配線板を積層し、各層の配線板
には電気的接続をとるためスルホールが必要であった。
【０００３】
【発明が解決しようとする課題】しかし、上述した従来
の電源装置では、その組立てに多くの時間をとることと
なり、スルホール穴が多くなるため、スルホールの加工
上の失敗、スルホールを作るためのコストが多大になる
等の欠点があった。また、配線板をパワーモスの数に応
じて多数積層したものでは、大電流の電源ラインと小信
号の信号ラインも密集して雑音がその磁界から発生する
原因になる課題があった。
の電源装置では、その組立てに多くの時間をとることと
なり、スルホール穴が多くなるため、スルホールの加工
上の失敗、スルホールを作るためのコストが多大になる
等の欠点があった。また、配線板をパワーモスの数に応
じて多数積層したものでは、大電流の電源ラインと小信
号の信号ラインも密集して雑音がその磁界から発生する
原因になる課題があった。
【０００４】
【課題を解決するための手段】そこで、本発明は、複数
の所定の小信号パターンと大電流パターンとからなる導
体パターンに従って、金属板を一体に打ち抜き加工し
て、所定の接続孔、起立入力端子又は起立出力端子等を
一体に有する複数の小信号配線板と大電流配線板を平板
状に成形し、これら配線板に前記導体パターンに従って
絶縁物を施し、導体パターンの上面に所定の隣合う小信
号端子と大電流端子とからなる複数組のＭＯＳ取付端子
を露出して有する上層の小信号・大電流配線板パターン
を構成する一方、グランドパターンに従って金属板を一
体に打ち抜き加工して、所定の起立入出力端子を一体に
有する一枚のグランド配線板にグランド導体パターンに
従って絶縁物を施して下層のグランド配線板パターンを
構成し、当該下層のグランド配線板パターン上に前記上
層の小信号・大電流配線板パターンを一体に接着し、前
記所定の起立入力端子又は起立出力端子及び起立入出力
端子を屈曲して起立せしめると共に、上層の小信号・大
電流配線板パターンの所定の接続孔の位置に、下層のグ
ランド配線板パターンに絞り加工を施して凸設した下層
接続端子を露出して設けてなるパワーＭＯＳＦＥＴ等の
電源装置を提供しようとするものである。
の所定の小信号パターンと大電流パターンとからなる導
体パターンに従って、金属板を一体に打ち抜き加工し
て、所定の接続孔、起立入力端子又は起立出力端子等を
一体に有する複数の小信号配線板と大電流配線板を平板
状に成形し、これら配線板に前記導体パターンに従って
絶縁物を施し、導体パターンの上面に所定の隣合う小信
号端子と大電流端子とからなる複数組のＭＯＳ取付端子
を露出して有する上層の小信号・大電流配線板パターン
を構成する一方、グランドパターンに従って金属板を一
体に打ち抜き加工して、所定の起立入出力端子を一体に
有する一枚のグランド配線板にグランド導体パターンに
従って絶縁物を施して下層のグランド配線板パターンを
構成し、当該下層のグランド配線板パターン上に前記上
層の小信号・大電流配線板パターンを一体に接着し、前
記所定の起立入力端子又は起立出力端子及び起立入出力
端子を屈曲して起立せしめると共に、上層の小信号・大
電流配線板パターンの所定の接続孔の位置に、下層のグ
ランド配線板パターンに絞り加工を施して凸設した下層
接続端子を露出して設けてなるパワーＭＯＳＦＥＴ等の
電源装置を提供しようとするものである。
【０００５】
【作用】本発明に係るパワーＭＯＳＦＥＴ等の電源装置
によれば、上層の小信号・大電流配線板パターンの上面
に、隣接する所定の小信号端子と大電流端子とからなる
複数組のモス取付端子が露出しているから、パワーＭＯ
ＳＦＥＴ等のゲートを小信号端子に接続し、ドレインと
ソースを隣合う２個の大電流端子にそれぞれ接続するこ
とによって、例えば、ソースに対してゲートに正電圧が
印加されると、ドレインからソースに向かって電流が流
れ、負電圧を印加すると電流が停止することとなるか
ら、上層の小信号・大電流配線板パターンの上面に、所
定の複数個のパワーＭＯＳＦＥＴ等を並設することがで
きる。ここで、上層の小信号・大電流配線板パターンの
上面に設置した、所定の１個又は複数個のパワーＭＯＳ
ＦＥＴ等はそのソースを、下層のグランド配線板パター
ンに絞り加工により凸設した接続端子に接続することに
より、例えば、ソースが接続するグランド配線板に対し
てゲートに接続した小信号配線板に正電圧が印加される
と、ドレインを接続した上層の大電流配線板からソース
のグランド配線板に向かって電流が流れ、ゲートに負電
圧が印加されると、電流が停止することとなり、上下層
の配電板間にパワーＭＯＳＦＥＴ等を取り付けることが
できる。
によれば、上層の小信号・大電流配線板パターンの上面
に、隣接する所定の小信号端子と大電流端子とからなる
複数組のモス取付端子が露出しているから、パワーＭＯ
ＳＦＥＴ等のゲートを小信号端子に接続し、ドレインと
ソースを隣合う２個の大電流端子にそれぞれ接続するこ
とによって、例えば、ソースに対してゲートに正電圧が
印加されると、ドレインからソースに向かって電流が流
れ、負電圧を印加すると電流が停止することとなるか
ら、上層の小信号・大電流配線板パターンの上面に、所
定の複数個のパワーＭＯＳＦＥＴ等を並設することがで
きる。ここで、上層の小信号・大電流配線板パターンの
上面に設置した、所定の１個又は複数個のパワーＭＯＳ
ＦＥＴ等はそのソースを、下層のグランド配線板パター
ンに絞り加工により凸設した接続端子に接続することに
より、例えば、ソースが接続するグランド配線板に対し
てゲートに接続した小信号配線板に正電圧が印加される
と、ドレインを接続した上層の大電流配線板からソース
のグランド配線板に向かって電流が流れ、ゲートに負電
圧が印加されると、電流が停止することとなり、上下層
の配電板間にパワーＭＯＳＦＥＴ等を取り付けることが
できる。
【０００６】また、本発明のパワーＭＯＳＦＥＴ等の電
源装置は、上層の小信号・大電流配線板パターンと下層
のグランド配線板パターンの２層だけの構成で、所定の
パワーＭＯＳＦＥＴ等を、多数配設することができ、従
来のように配線板をパワーモス等の数に応じて多数積層
することがないから、大電流の電源ラインと小信号の信
号ラインが密集して雑音がその磁界から発生するのを除
去でき、また、配線板を多数積層することがないから、
組立が容易であり、多数のスルホール穴を設ける必要も
なくなり、スルホールの加工上の失敗をなくし、スルホ
ールを作るためのコストを削減できることとなる。
源装置は、上層の小信号・大電流配線板パターンと下層
のグランド配線板パターンの２層だけの構成で、所定の
パワーＭＯＳＦＥＴ等を、多数配設することができ、従
来のように配線板をパワーモス等の数に応じて多数積層
することがないから、大電流の電源ラインと小信号の信
号ラインが密集して雑音がその磁界から発生するのを除
去でき、また、配線板を多数積層することがないから、
組立が容易であり、多数のスルホール穴を設ける必要も
なくなり、スルホールの加工上の失敗をなくし、スルホ
ールを作るためのコストを削減できることとなる。
【０００７】
【実施例】以下実施例に基づき本発明を詳細に説明する
と、図１〜図３に示すように、上層の小信号・大電流配
線板パターン１０は、先ず、上面内側際に３個の大面積
の大電流端子１ａ，１ｂ，１ｃを有する第１の大電流配
線板１と、大面積と小面積の大電流端子２ａと２ｂを有
する第２の大電流配線板２と、大面積と小面積の大電流
端子３ａと３ｂを有する第３の大電流配線板３と、大面
積と小面積の大電流端子４ａと４ｂを有する第４の大電
流配線板４との４枚の大電流配線板を具備している。次
に、第１と第２の大電流配線板１、２の間に１個の小信
号端子５ａを有する第１の小信号配線板５と、第１と第
３の大電流配線板１、３の間に１個の小信号端子６ａを
有する第２の小信号配線板６と、第１と第４の大電流配
線板１、４の間に１個の小信号端子７ａを有する第３の
小信号配線板７と、第２と第３の大電流配線板１、３の
間にあって第２の大電流配線板２の際に１個の小信号端
子８ａを有する第４の小信号配線板８と、第２と第３の
大電流配線板２、３の間にあって大電流配線板３の際に
１個の小信号端子９ａを有する第５の小信号配線板９
と、第３と第４の大電流配線板３、４の間にあって大電
流配線板４の際に１個の小信号端子１１ａを有する第６
の小信号配線板１１との６枚の小信号配線板を具備して
いる。
と、図１〜図３に示すように、上層の小信号・大電流配
線板パターン１０は、先ず、上面内側際に３個の大面積
の大電流端子１ａ，１ｂ，１ｃを有する第１の大電流配
線板１と、大面積と小面積の大電流端子２ａと２ｂを有
する第２の大電流配線板２と、大面積と小面積の大電流
端子３ａと３ｂを有する第３の大電流配線板３と、大面
積と小面積の大電流端子４ａと４ｂを有する第４の大電
流配線板４との４枚の大電流配線板を具備している。次
に、第１と第２の大電流配線板１、２の間に１個の小信
号端子５ａを有する第１の小信号配線板５と、第１と第
３の大電流配線板１、３の間に１個の小信号端子６ａを
有する第２の小信号配線板６と、第１と第４の大電流配
線板１、４の間に１個の小信号端子７ａを有する第３の
小信号配線板７と、第２と第３の大電流配線板１、３の
間にあって第２の大電流配線板２の際に１個の小信号端
子８ａを有する第４の小信号配線板８と、第２と第３の
大電流配線板２、３の間にあって大電流配線板３の際に
１個の小信号端子９ａを有する第５の小信号配線板９
と、第３と第４の大電流配線板３、４の間にあって大電
流配線板４の際に１個の小信号端子１１ａを有する第６
の小信号配線板１１との６枚の小信号配線板を具備して
いる。
【０００８】また、第２の大電流配線板２の大面積の大
電流端子２ａと第４の小信号配線板８の小信号端子８ａ
の近傍の空白絶縁部に、下層のグランド配線板パターン
から突出して露出する第１のグランド接続端子１２ａ
と、第３の大電流配線板３の大面積の大電流端子３ａと
第５の小信号配線板９の小信号端子９ａの近傍の空白絶
縁部に、下層のグランド配線板パターンから突出して露
出する第２のグランド接続端子１２ｂと、第４の大電流
配線板４の大面積の大電流端子４ａと第６の小信号配線
板１１の小信号端子１１ａの近傍の空白絶縁部に、下層
のグランド配線板パターンから突出して露出する第３の
グランド接続端子１２ｃとの３個のグランド接続端子を
具備している。
電流端子２ａと第４の小信号配線板８の小信号端子８ａ
の近傍の空白絶縁部に、下層のグランド配線板パターン
から突出して露出する第１のグランド接続端子１２ａ
と、第３の大電流配線板３の大面積の大電流端子３ａと
第５の小信号配線板９の小信号端子９ａの近傍の空白絶
縁部に、下層のグランド配線板パターンから突出して露
出する第２のグランド接続端子１２ｂと、第４の大電流
配線板４の大面積の大電流端子４ａと第６の小信号配線
板１１の小信号端子１１ａの近傍の空白絶縁部に、下層
のグランド配線板パターンから突出して露出する第３の
グランド接続端子１２ｃとの３個のグランド接続端子を
具備している。
【０００９】そして、第１図に示すように、第１の大電
流配電板１の３個の大面積の大電流端子１ａ，１ｂ，１
ｃには、それぞれ３個のパワーモスフェット２１、２
２、２３のドレイン２１ａ，２２ａ，２３ａを接続し、
それぞれのソース２１ｂ，２２ｂ，２３ｂを隣合う第
２、第３、第４の大電流配線板２、３、４の小面積の大
電流端子２ｂ，３ｂ，４ｂに接続し、それぞれのゲート
２１ｃ，２２ｃ，２３ｃを隣合う第１、第２、第３の小
信号配線板５、６、７の小信号端子に５ａ，６ａ，７ａ
に接続してあり、例えば、各パワーモスフェットにおい
て、ソースに対してゲートに正電圧が印加されると、ド
レインからソースに向かって電流が流れ、第１の大電流
配電板１から第２、第３、第４の大電流配線板２、３、
４に電流が流れ、ソースに対してゲートに負電圧が印加
されると、電流の流れが停止することとなる。また、第
２、第３、第４の大電流配線板２、３、４の大面積の大
電流端子２ａ，３ａ，４ａには、３個のパワーモスフェ
ット２４、２５、２６のドレイン２４ａ，２５ａ，２６
ａを接続し、それぞれのソース２４ｂ，２５ｂ，２６ｂ
を隣合う第１、第２、第３のグランド接続端子１２ａ，
１２ｂ，１２ｃに接続し、それぞれのゲート２４ｃ，２
５ｃ，２６ｃを隣合う第４、第５、第６の小信号配線板
８、９、１１の小信号端子に８ａ，９ａ，１１ａに接続
してあり、例えば、各パワーモスフェットにおいて、ソ
ースに対してゲートに正電圧が印加されると、ドレイン
からソースに向かって電流が流れ、第２の大電流配電板
２から第１のグランド端子１２ａを介して、第３の大電
流配電板３から第２のグランド端子１２ｂを介して、第
４の大電流配線板４から第３のグランド端子１２ｃを介
して、それぞれ後述する下層のグランド配電板に電流が
流れ、逆にソースに対してゲートに負電圧が印加される
と、電流の流れが停止することとなる。
流配電板１の３個の大面積の大電流端子１ａ，１ｂ，１
ｃには、それぞれ３個のパワーモスフェット２１、２
２、２３のドレイン２１ａ，２２ａ，２３ａを接続し、
それぞれのソース２１ｂ，２２ｂ，２３ｂを隣合う第
２、第３、第４の大電流配線板２、３、４の小面積の大
電流端子２ｂ，３ｂ，４ｂに接続し、それぞれのゲート
２１ｃ，２２ｃ，２３ｃを隣合う第１、第２、第３の小
信号配線板５、６、７の小信号端子に５ａ，６ａ，７ａ
に接続してあり、例えば、各パワーモスフェットにおい
て、ソースに対してゲートに正電圧が印加されると、ド
レインからソースに向かって電流が流れ、第１の大電流
配電板１から第２、第３、第４の大電流配線板２、３、
４に電流が流れ、ソースに対してゲートに負電圧が印加
されると、電流の流れが停止することとなる。また、第
２、第３、第４の大電流配線板２、３、４の大面積の大
電流端子２ａ，３ａ，４ａには、３個のパワーモスフェ
ット２４、２５、２６のドレイン２４ａ，２５ａ，２６
ａを接続し、それぞれのソース２４ｂ，２５ｂ，２６ｂ
を隣合う第１、第２、第３のグランド接続端子１２ａ，
１２ｂ，１２ｃに接続し、それぞれのゲート２４ｃ，２
５ｃ，２６ｃを隣合う第４、第５、第６の小信号配線板
８、９、１１の小信号端子に８ａ，９ａ，１１ａに接続
してあり、例えば、各パワーモスフェットにおいて、ソ
ースに対してゲートに正電圧が印加されると、ドレイン
からソースに向かって電流が流れ、第２の大電流配電板
２から第１のグランド端子１２ａを介して、第３の大電
流配電板３から第２のグランド端子１２ｂを介して、第
４の大電流配線板４から第３のグランド端子１２ｃを介
して、それぞれ後述する下層のグランド配電板に電流が
流れ、逆にソースに対してゲートに負電圧が印加される
と、電流の流れが停止することとなる。
【００１０】上記の上層の小信号・大電流配線板パター
ン１０は、図３に示すように、金属板を一体に打ち抜い
て成形してあり、４個の大電流配線板１、２、３、４と
６個の小信号配線板５、６、７、８、９、１１は、隣合
う縁辺部を３個所又は２個所の合計１６個の小連結片１
３で連結しており、図６に示すような、小信号・大電流
配線板パターンに従ったシート状の絶縁物３０で被覆し
た後、小連結片１３部分を打ち抜いて絶縁してある。４
個の大電流配線板１、２、３、４には、接続する配線数
に応じて３股形状または２股形状を有する起立入出力端
子１ｄ，２ｄ，３ｄ，４ｄを一体に突設してあり、６個
の小信号配線板５、６、７、８、９、１１には、単一の
起立入出力端子５ｄ，６ｄ，７ｄ，８ｄ，９ｄ，１１ｄ
がそれぞれ突設してあり、いずれも成形後に前記絶縁物
３０で被覆することなく基板方向に直角に屈曲して起立
させ使用される。小信号配線板６、７、９、１１の起立
入出力端子６ｄ，７ｄ，９ｄ，１１ｄは、パターンの中
間部に設けた中間孔１４、１５内に突設してあり、いず
れも成形後に前記絶縁物３０で被覆することなく基板方
向に直角に屈曲して起立させ使用される。また、前記下
層のグランド配線板パターンから突出して露出する第
１、第２、第３のグランド接続端子１２ａ，１２ｂ，１
２ｃの露出位置には、それぞれ接続孔１６、１７、１８
が開口して設けてある。
ン１０は、図３に示すように、金属板を一体に打ち抜い
て成形してあり、４個の大電流配線板１、２、３、４と
６個の小信号配線板５、６、７、８、９、１１は、隣合
う縁辺部を３個所又は２個所の合計１６個の小連結片１
３で連結しており、図６に示すような、小信号・大電流
配線板パターンに従ったシート状の絶縁物３０で被覆し
た後、小連結片１３部分を打ち抜いて絶縁してある。４
個の大電流配線板１、２、３、４には、接続する配線数
に応じて３股形状または２股形状を有する起立入出力端
子１ｄ，２ｄ，３ｄ，４ｄを一体に突設してあり、６個
の小信号配線板５、６、７、８、９、１１には、単一の
起立入出力端子５ｄ，６ｄ，７ｄ，８ｄ，９ｄ，１１ｄ
がそれぞれ突設してあり、いずれも成形後に前記絶縁物
３０で被覆することなく基板方向に直角に屈曲して起立
させ使用される。小信号配線板６、７、９、１１の起立
入出力端子６ｄ，７ｄ，９ｄ，１１ｄは、パターンの中
間部に設けた中間孔１４、１５内に突設してあり、いず
れも成形後に前記絶縁物３０で被覆することなく基板方
向に直角に屈曲して起立させ使用される。また、前記下
層のグランド配線板パターンから突出して露出する第
１、第２、第３のグランド接続端子１２ａ，１２ｂ，１
２ｃの露出位置には、それぞれ接続孔１６、１７、１８
が開口して設けてある。
【００１１】下層のグランド配線板パターン２０は、図
５に示すように、金属板を一体に打ち抜いてグランド配
線板を成形し、第１、第２、第３のグランド接続端子１
２ａ，１２ｂ，１２ｃが絞り加工で凸設してあると共
に、中間孔１４、１５が設けてある。また、外周縁に
は、上層の小信号・大電流配線板パターン１０の起立入
出力端子と抵触しない所定位置に、成形後に基板方向に
直角に屈曲して起立させ使用される複数個の起立入出力
端子２０ｄが一体に設けてある。
５に示すように、金属板を一体に打ち抜いてグランド配
線板を成形し、第１、第２、第３のグランド接続端子１
２ａ，１２ｂ，１２ｃが絞り加工で凸設してあると共
に、中間孔１４、１５が設けてある。また、外周縁に
は、上層の小信号・大電流配線板パターン１０の起立入
出力端子と抵触しない所定位置に、成形後に基板方向に
直角に屈曲して起立させ使用される複数個の起立入出力
端子２０ｄが一体に設けてある。
【００１２】また、図４の上層の小信号・大電流配線板
パターン１０の上面に被覆するシート状の絶縁物３０に
おいて、前記大電流配線板絶縁部３１、３２、３３、３
４の大面積の大電流端子部分３１ａ，３１ｂ，３１ｃ，
３２ａ，３３ａ，３４ａ及び小面積の大電流端子部分３
２ｂ，３３ｂ，３４ｂ、及び、前記小信号配線板絶縁部
３５、３６、３７、３８、３９、４１の小信号端子部
分、及び中間孔１６、１７、１８の孔部分は中空孔状に
なっており、また、図に描き加えられている起立入出力
端子部分は絶縁物３０で被覆されない構成になってい
る。また、同様に、図６の下層のグランド配線板パター
ン２０を被覆するシート状の絶縁物４０において、の起
立入出力端子部分、グランド接続端子１２ａ，１２ｂ，
１２ｃの接続孔部分４２ａ，４２ｂ，４２ｃ、中間孔１
４、１５の孔部分は中空孔状になっており、また、図に
描き加えられている起立入出力端子２０ｄ部分は絶縁物
４０で被覆されない構成になっている。
パターン１０の上面に被覆するシート状の絶縁物３０に
おいて、前記大電流配線板絶縁部３１、３２、３３、３
４の大面積の大電流端子部分３１ａ，３１ｂ，３１ｃ，
３２ａ，３３ａ，３４ａ及び小面積の大電流端子部分３
２ｂ，３３ｂ，３４ｂ、及び、前記小信号配線板絶縁部
３５、３６、３７、３８、３９、４１の小信号端子部
分、及び中間孔１６、１７、１８の孔部分は中空孔状に
なっており、また、図に描き加えられている起立入出力
端子部分は絶縁物３０で被覆されない構成になってい
る。また、同様に、図６の下層のグランド配線板パター
ン２０を被覆するシート状の絶縁物４０において、の起
立入出力端子部分、グランド接続端子１２ａ，１２ｂ，
１２ｃの接続孔部分４２ａ，４２ｂ，４２ｃ、中間孔１
４、１５の孔部分は中空孔状になっており、また、図に
描き加えられている起立入出力端子２０ｄ部分は絶縁物
４０で被覆されない構成になっている。
【００１３】そして、下層のグランド配線板パターン２
０上に前記上層の小信号・大電流配線板パターン１０を
接着して一体にし、前記所定の起立入力端子又は起立出
力端子及び起立入出力端子を屈曲して起立せしめると共
に、上層の小信号・大電流配線板パターン１０の所定の
接続孔１６、１７、１８の位置に、下層のグランド配線
板パターン２０に絞り加工を施して凸設した下層接続端
子１２ａ，１２ｂ，１２ｃを露出して、本発明のパワー
ＭＯＳＦＥＴ等の電源装置が完成する。
０上に前記上層の小信号・大電流配線板パターン１０を
接着して一体にし、前記所定の起立入力端子又は起立出
力端子及び起立入出力端子を屈曲して起立せしめると共
に、上層の小信号・大電流配線板パターン１０の所定の
接続孔１６、１７、１８の位置に、下層のグランド配線
板パターン２０に絞り加工を施して凸設した下層接続端
子１２ａ，１２ｂ，１２ｃを露出して、本発明のパワー
ＭＯＳＦＥＴ等の電源装置が完成する。
【００１４】上記上層の小信号・大電流配線板パターン
１０の上面には、図１に示すように、隣接する所定の小
信号端子と大電流端子とからなる複数組のモス取付端子
（例えば、１ａ，２ｂ，５ａ；１ｂ，３ｂ，６ａ等）が
露出しているから、パワーＭＯＳＦＥＴ等（例えば、２
１；２２）のゲート（２１ｃ；２２ｃ）を前記小信号端
子（５ａ；６ａ）に接続し、ドレイン（２１ａ；２２
ａ）を大面積の大電流端子（１ａ；１ｂ）とソース（２
１ｂ：２２ｂ）を隣合う小面積の大電流端子（２ｂ；３
ｂ）にそれぞれ接続することによって、例えば、ソース
（２１ｂ：２２ｂ）に比較してゲート（２１ｃ；２２
ｃ）に正電圧が印加されると、ドレイン（２１ａ；２２
ａ）からソース（２１ｂ：２２ｂ）に向かって電流が流
れ、負電圧を印加すると電流が停止することとなるか
ら、上層の小信号・大電流配線板パターン１０の上面に
並設した所定の複数個のパワーＭＯＳＦＥＴ等により、
小信号配電板（５ａ；６ａ）の電圧を制御することによ
り、大電流配線板（１；２又は１；３）間での大電流の
流動をオン・オフ制御することができる。
１０の上面には、図１に示すように、隣接する所定の小
信号端子と大電流端子とからなる複数組のモス取付端子
（例えば、１ａ，２ｂ，５ａ；１ｂ，３ｂ，６ａ等）が
露出しているから、パワーＭＯＳＦＥＴ等（例えば、２
１；２２）のゲート（２１ｃ；２２ｃ）を前記小信号端
子（５ａ；６ａ）に接続し、ドレイン（２１ａ；２２
ａ）を大面積の大電流端子（１ａ；１ｂ）とソース（２
１ｂ：２２ｂ）を隣合う小面積の大電流端子（２ｂ；３
ｂ）にそれぞれ接続することによって、例えば、ソース
（２１ｂ：２２ｂ）に比較してゲート（２１ｃ；２２
ｃ）に正電圧が印加されると、ドレイン（２１ａ；２２
ａ）からソース（２１ｂ：２２ｂ）に向かって電流が流
れ、負電圧を印加すると電流が停止することとなるか
ら、上層の小信号・大電流配線板パターン１０の上面に
並設した所定の複数個のパワーＭＯＳＦＥＴ等により、
小信号配電板（５ａ；６ａ）の電圧を制御することによ
り、大電流配線板（１；２又は１；３）間での大電流の
流動をオン・オフ制御することができる。
【００１５】同様に、上層の小信号・大電流配線板パタ
ーンの上面に設置した、所定の１個又は複数個のパワー
ＭＯＳＦＥＴ等（例えば、２４；２５）はそのソース
（２４ｂ；２５ｂ）を、下層のグランド配線板パターン
２０に絞り加工により凸設した接続端子（１２ａ；１２
ｂ）に接続することにより、例えば、ソース（２４ｂ；
２５ｂ）が接続するグランド配線板２０に対比してゲー
ト（２４ｃ；２５ｃ）に接続した小信号配線板（８；
９）に正電圧が印加されると、ドレイン（２４ａ；２５
ａ）を接続した上層の大電流配線板（２；３）からソー
スのグランド配線板２０に向かって大電流が流れ、逆に
ゲート（２４ｃ；２５ｃ）に接続した小信号配線板
（８；９）に負電圧が印加されると、電流が停止するこ
ととなり、上層の配電板パターン１０上に取り付けたパ
ワーＭＯＳＦＥＴ等により、上下の配電板パターン１
０、２０間の大電流の流動をオン・オフ制御することが
できる。
ーンの上面に設置した、所定の１個又は複数個のパワー
ＭＯＳＦＥＴ等（例えば、２４；２５）はそのソース
（２４ｂ；２５ｂ）を、下層のグランド配線板パターン
２０に絞り加工により凸設した接続端子（１２ａ；１２
ｂ）に接続することにより、例えば、ソース（２４ｂ；
２５ｂ）が接続するグランド配線板２０に対比してゲー
ト（２４ｃ；２５ｃ）に接続した小信号配線板（８；
９）に正電圧が印加されると、ドレイン（２４ａ；２５
ａ）を接続した上層の大電流配線板（２；３）からソー
スのグランド配線板２０に向かって大電流が流れ、逆に
ゲート（２４ｃ；２５ｃ）に接続した小信号配線板
（８；９）に負電圧が印加されると、電流が停止するこ
ととなり、上層の配電板パターン１０上に取り付けたパ
ワーＭＯＳＦＥＴ等により、上下の配電板パターン１
０、２０間の大電流の流動をオン・オフ制御することが
できる。
【００１６】また、本発明のパワーＭＯＳＦＥＴ等の電
源装置は、上層の小信号・大電流配線板パターン１０と
下層のグランド配線板パターン２０の２層だけの構成
で、所定のパワーＭＯＳＦＥＴ等を、多数配設すること
ができ、従来のように配線板をパワーモス等の数に応じ
て多数積層することがないから、大電流の電源ラインと
小信号の信号ラインが密集することなく雑音がその磁界
から発生するのを除去でき、また、配線板を多数積層す
ることがないから、組立が容易であり、多数のスルホー
ル穴を設ける必要もなくなり、スルホールの加工上の失
敗をなくし、スルホールを作るためのコストを削減でき
ることとなる。
源装置は、上層の小信号・大電流配線板パターン１０と
下層のグランド配線板パターン２０の２層だけの構成
で、所定のパワーＭＯＳＦＥＴ等を、多数配設すること
ができ、従来のように配線板をパワーモス等の数に応じ
て多数積層することがないから、大電流の電源ラインと
小信号の信号ラインが密集することなく雑音がその磁界
から発生するのを除去でき、また、配線板を多数積層す
ることがないから、組立が容易であり、多数のスルホー
ル穴を設ける必要もなくなり、スルホールの加工上の失
敗をなくし、スルホールを作るためのコストを削減でき
ることとなる。
【００１７】
【効果】以上の通り、本発明に係るパワーＭＯＳＦＥＴ
等の電源装置によれば、複数の所定の小信号パターンと
大電流パターンとからなる導体パターンに従って、金属
板を一体に打ち抜き加工して、所定の接続孔、起立入力
端子又は起立出力端子等を一体に有する複数の小信号配
線板と大電流配線板を平板状に成形し、これら配線板に
前記導体パターンに従って絶縁物を施し、導体パターン
の上面に所定の隣合う小信号端子と大電流端子とからな
る複数組のＭＯＳ取付端子を露出して有する上層の小信
号・大電流配線板パターンを構成する一方、グランドパ
ターンに従って金属板を一体に打ち抜き加工して、所定
の起立入出力端子を一体に有する一枚のグランド配線板
にグランド導体パターンに従って絶縁物を施して下層の
グランド配線板パターンを構成し、当該下層のグランド
配線板パターン上に前記上層の小信号・大電流配線板パ
ターンを一体に接着し、前記所定の起立入力端子又は起
立出力端子及び起立入出力端子を屈曲して起立せしめる
と共に、上層の小信号・大電流配線板パターンの所定の
接続孔の位置に、下層のグランド配線板パターンに絞り
加工を施して凸設した下層接続端子を露出して設けてな
る構成を有することにより、上層の小信号・大電流配線
板パターンの上面に、所定の複数組の小信号端子と大電
流端子とからなるＭＯＳ取付端子が露出しているから、
複数組のＭＯＳ取付端子においてパワーＭＯＳＦＥＴ等
のゲートを小信号端子に接続し、ドレインとソースを隣
合う２個の大電流端子にそれぞれ接続することによっ
て、例えば、ソースに対してゲートに正電圧が印加され
ると、ドレインからソースに向かって電流が流れること
となるから、平板状の小信号・大電流配線板パターンの
上面に複数のパワーＭＯＳＦＥＴ等を装着することがで
き、上層の小信号・大電流配線板パターンの上面に、複
数個のパワーＭＯＳＦＥＴ等を並設することにより、簡
単に多数のパワーＭＯＳＦＥＴ等の電源装置を提供する
ことができる効果がある。
等の電源装置によれば、複数の所定の小信号パターンと
大電流パターンとからなる導体パターンに従って、金属
板を一体に打ち抜き加工して、所定の接続孔、起立入力
端子又は起立出力端子等を一体に有する複数の小信号配
線板と大電流配線板を平板状に成形し、これら配線板に
前記導体パターンに従って絶縁物を施し、導体パターン
の上面に所定の隣合う小信号端子と大電流端子とからな
る複数組のＭＯＳ取付端子を露出して有する上層の小信
号・大電流配線板パターンを構成する一方、グランドパ
ターンに従って金属板を一体に打ち抜き加工して、所定
の起立入出力端子を一体に有する一枚のグランド配線板
にグランド導体パターンに従って絶縁物を施して下層の
グランド配線板パターンを構成し、当該下層のグランド
配線板パターン上に前記上層の小信号・大電流配線板パ
ターンを一体に接着し、前記所定の起立入力端子又は起
立出力端子及び起立入出力端子を屈曲して起立せしめる
と共に、上層の小信号・大電流配線板パターンの所定の
接続孔の位置に、下層のグランド配線板パターンに絞り
加工を施して凸設した下層接続端子を露出して設けてな
る構成を有することにより、上層の小信号・大電流配線
板パターンの上面に、所定の複数組の小信号端子と大電
流端子とからなるＭＯＳ取付端子が露出しているから、
複数組のＭＯＳ取付端子においてパワーＭＯＳＦＥＴ等
のゲートを小信号端子に接続し、ドレインとソースを隣
合う２個の大電流端子にそれぞれ接続することによっ
て、例えば、ソースに対してゲートに正電圧が印加され
ると、ドレインからソースに向かって電流が流れること
となるから、平板状の小信号・大電流配線板パターンの
上面に複数のパワーＭＯＳＦＥＴ等を装着することがで
き、上層の小信号・大電流配線板パターンの上面に、複
数個のパワーＭＯＳＦＥＴ等を並設することにより、簡
単に多数のパワーＭＯＳＦＥＴ等の電源装置を提供する
ことができる効果がある。
【００１８】また、上層の小信号・大電流配線板パター
ンの上面に設置した、所定の１個又は複数個のパワーＭ
ＯＳＦＥＴ等はそのソースを、下層のグランド配線板パ
ターンに凸設した接続端子に接続することにより、例え
ば、ソースが接続するグランド配線板に対してゲートに
接続した小信号配線板に正電圧が印加されると、ドレイ
ンを接続した上層の大電流配線板からソースのグランド
配線板に向かって電流が流れ、ゲートに負電圧が印加さ
れると、電流が停止することとなり、上層の小信号・大
電流配線板パターンと下層のグランド配線板パターンの
間に簡単に所定の１個又は複数個のパワーＭＯＳＦＥＴ
等を装着することができる効果がある。
ンの上面に設置した、所定の１個又は複数個のパワーＭ
ＯＳＦＥＴ等はそのソースを、下層のグランド配線板パ
ターンに凸設した接続端子に接続することにより、例え
ば、ソースが接続するグランド配線板に対してゲートに
接続した小信号配線板に正電圧が印加されると、ドレイ
ンを接続した上層の大電流配線板からソースのグランド
配線板に向かって電流が流れ、ゲートに負電圧が印加さ
れると、電流が停止することとなり、上層の小信号・大
電流配線板パターンと下層のグランド配線板パターンの
間に簡単に所定の１個又は複数個のパワーＭＯＳＦＥＴ
等を装着することができる効果がある。
【００１９】また、本発明のパワーＭＯＳＦＥＴ等の電
源装置は、上層の小信号・大電流配線板パターンと下層
のグランド配線板パターンの２層だけの構成で、所定の
パワーＭＯＳＦＥＴ等を、多数配設することができ、従
来のようにパワーモス等の数に応じて配電板を多数積層
することがないから、大電流の電源ラインと小信号の信
号ラインが積層することなく雑音がその磁界から発生す
るような不都合を除去できる効果があり、また、配線板
を多数積層することがないから、組立が容易であり、多
数のスルホール穴を設ける必要もなくなり、スルホール
の加工上の失敗をなくすと共に、スルホールを作るため
のコストを削減できる効果がある。
源装置は、上層の小信号・大電流配線板パターンと下層
のグランド配線板パターンの２層だけの構成で、所定の
パワーＭＯＳＦＥＴ等を、多数配設することができ、従
来のようにパワーモス等の数に応じて配電板を多数積層
することがないから、大電流の電源ラインと小信号の信
号ラインが積層することなく雑音がその磁界から発生す
るような不都合を除去できる効果があり、また、配線板
を多数積層することがないから、組立が容易であり、多
数のスルホール穴を設ける必要もなくなり、スルホール
の加工上の失敗をなくすと共に、スルホールを作るため
のコストを削減できる効果がある。
【図１】本発明に係るパワーＭＯＳＦＥＴ等の電源装置
の一実施例の一使用態様を示す平面図。
の一実施例の一使用態様を示す平面図。
【図２】その電源装置本体の一実施例の平面図。
【図３】その実施例の上層の小信号配線板と大電流配線
板の導体パターンを示す平面図。
板の導体パターンを示す平面図。
【図４】その実施例の上層の導体パターンに施す絶縁物
のパターンを平面的に示す説明図。
のパターンを平面的に示す説明図。
【図５】その実施例の下層のグランド配線板の導体パタ
ーンを示す平面図。
ーンを示す平面図。
【図６】その実施例の下層の導体パターンに施す絶縁物
のパターンを平面的に示す説明図。
のパターンを平面的に示す説明図。
１ 大電流配線板 １ａ，１ｂ，１ｃ 大電流端子 ２ 大電流配線板 ２ａ，２ｂ 大電流端子 ３ 大電流配線板 ３ａ，３ｂ 大電流端子 ４ 大電流配線板 ４ａ，４ｂ 大電流端子 ５ 小信号配電板 ５ａ 小信号端子 １ｄ，２ｄ，３ｄ，４ｄ 起立入出力端子 ６ 小信号配電板 ６ａ 小信号端子 ７ 小信号配電板 ７ａ 小信号端子 ８ 小信号配電板 ８ａ 小信号端子 ９ 小信号配電板 ９ａ 小信号端子 １０ 上層の小信号・大電流配線板
パターン １１ 小信号配電板 １１ａ 小信号端子 １２ａ，１２ｂ，１２ｃ グランド接続端子 １３ 小連結片 １４、１５ 中間孔 １６、１７、１８ 接続孔 ２０ 下層のグランド配線板パター
ン ２０ｄ 起立入出力端子 ２１、２２、２３ パワーモスフェット ２１ａ，２２ａ，２３ａ ドレイン ２１ｂ，２２ｂ，２３ｂ ソース ２１ｃ，２２ｃ，２３ｃ ゲート ２４、２５、２６ パワーモスフェット ２４ａ，２５ａ，２６ａ ドレイン ２４ｂ，２５ｂ，２６ｂ ソース ２４ｃ，２５ｃ，２６ｃ ゲート ３０ 絶縁物 ３１、３２、３３、３４ 大電流配線板絶縁部 ３５、３６、３７ 大電流配線板絶縁部 ３８、３９、４１ 小信号配線板絶縁部 ４０ 絶縁物 ４２ａ，４２ｂ，４２ｃ 接続孔部分
パターン １１ 小信号配電板 １１ａ 小信号端子 １２ａ，１２ｂ，１２ｃ グランド接続端子 １３ 小連結片 １４、１５ 中間孔 １６、１７、１８ 接続孔 ２０ 下層のグランド配線板パター
ン ２０ｄ 起立入出力端子 ２１、２２、２３ パワーモスフェット ２１ａ，２２ａ，２３ａ ドレイン ２１ｂ，２２ｂ，２３ｂ ソース ２１ｃ，２２ｃ，２３ｃ ゲート ２４、２５、２６ パワーモスフェット ２４ａ，２５ａ，２６ａ ドレイン ２４ｂ，２５ｂ，２６ｂ ソース ２４ｃ，２５ｃ，２６ｃ ゲート ３０ 絶縁物 ３１、３２、３３、３４ 大電流配線板絶縁部 ３５、３６、３７ 大電流配線板絶縁部 ３８、３９、４１ 小信号配線板絶縁部 ４０ 絶縁物 ４２ａ，４２ｂ，４２ｃ 接続孔部分
Claims (3)
- 【請求項１】 複数の所定の小信号パターンと大電流パ
ターンとからなる導体パターンに従って、金属板を加工
して、所定の接続孔、起立入力端子又は起立出力端子等
を一体に有する複数の小信号配線板と大電流配線板を平
板状に成形し、これら配線板に前記導体パターンに従っ
て絶縁物を施し、導体パターンの上面に所定の隣合う小
信号端子と大電流端子とからなる複数組のＭＯＳ取付端
子を露出して有する上層の小信号・大電流配線板パター
ンを構成する一方、グランド導体パターンに従って金属
板を加工して、所定の起立入出力端子を一体に有するグ
ランド配線板にグランド導体パターンに従って絶縁物を
施して下層のグランド配線板パターンを構成し、当該下
層のグランド配線板パターン上に前記上層の小信号・大
電流配線板パターンを一体に接着し、前記所定の起立入
力端子又は起立出力端子及び起立入出力端子を屈曲して
起立せしめると共に、上層の小信号・大電流配線板パタ
ーンの所定の接続孔の位置に、下層のグランド配線板パ
ターンに凸設した下層接続端子を露出して設けてなるパ
ワーＭＯＳＦＥＴ等の電源装置。 - 【請求項２】 請求項１に記載のパワーＭＯＳＦＥＴ等
の電源装置において、上層の小信号・大電流配線板パタ
ーン又は下層のグランド配線板パターンを、一枚の金属
板を打ち抜き加工して構成したことを特徴とするパワー
ＭＯＳＦＥＴ等の電源装置。 - 【請求項３】 請求項１又は２に記載のパワーＭＯＳＦ
ＥＴ等の電源装置において、下層接続端子をグランド配
線板パターンに絞り加工を施すことにより凸設したこと
を特徴とするパワーＭＯＳＦＥＴ等の電源装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6185196A JPH09230944A (ja) | 1996-02-23 | 1996-02-23 | パワ−ｍｏｓｆｅｔ等の電源装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6185196A JPH09230944A (ja) | 1996-02-23 | 1996-02-23 | パワ−ｍｏｓｆｅｔ等の電源装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09230944A true JPH09230944A (ja) | 1997-09-05 |
Family
ID=13183020
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6185196A Pending JPH09230944A (ja) | 1996-02-23 | 1996-02-23 | パワ−ｍｏｓｆｅｔ等の電源装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH09230944A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8853940B2 (en) | 2001-04-23 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device with seal member |
-
1996
- 1996-02-23 JP JP6185196A patent/JPH09230944A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8853940B2 (en) | 2001-04-23 | 2014-10-07 | Semiconductor Energy Laboratory Co., Ltd. | Display device with seal member |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7880288B2 (en) | Semiconductor module with semiconductor chips and method for producing it | |
| CN103855216B (zh) | 包括交替的源极和漏极区域以及相应的源极和漏极金属带的半导体器件 | |
| JP3355817B2 (ja) | 半導体装置 | |
| JP5502255B2 (ja) | 集積回路を接続するための相互接続構造 | |
| US7821128B2 (en) | Power semiconductor device having lines within a housing | |
| KR970067837A (ko) | 인텔리전트 파워 장치 | |
| CN105448864A (zh) | 电子组件 | |
| JP3359780B2 (ja) | 配線装置 | |
| JPH064595Y2 (ja) | ハイブリッドｉｃ | |
| US20110169144A1 (en) | Die package including multiple dies and lead orientation | |
| JPH0329342A (ja) | 半導体装置 | |
| JPH09230944A (ja) | パワ−ｍｏｓｆｅｔ等の電源装置 | |
| JP3104749B2 (ja) | 回路装置及びその製造方法 | |
| JPS5839030A (ja) | 半導体装置 | |
| JP2001203314A (ja) | 半導体装置 | |
| KR100360351B1 (ko) | 2중 전계효과 트랜지스터 칩 및 그 실장방법 | |
| JP3061102B2 (ja) | 回路装置 | |
| JP2579336Y2 (ja) | 回路素子の配線基板への接続構造 | |
| JPH0622997Y2 (ja) | 絶縁物封止型半導体装置 | |
| JP2586127B2 (ja) | 電子回路基板およびその製造方法 | |
| JP2540974Y2 (ja) | 電子部品取付構造 | |
| JPH021942A (ja) | 半導体装置およびその製造方法 | |
| JPS61174746A (ja) | 半導体集積回路装置 | |
| JPH0636592Y2 (ja) | 混成集積回路装置 | |
| JP3068513B2 (ja) | 半導体装置、その製造方法 |