JPH09223741A - 半導体デバイスの空洞を充填する方法 - Google Patents

半導体デバイスの空洞を充填する方法

Info

Publication number
JPH09223741A
JPH09223741A JP8128523A JP12852396A JPH09223741A JP H09223741 A JPH09223741 A JP H09223741A JP 8128523 A JP8128523 A JP 8128523A JP 12852396 A JP12852396 A JP 12852396A JP H09223741 A JPH09223741 A JP H09223741A
Authority
JP
Japan
Prior art keywords
cavity
filling
liner
metal
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8128523A
Other languages
English (en)
Inventor
Hsu Wei-Yung
ス ウエイ−ユン
Hong Qi-Zhong
ホン キーゾン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH09223741A publication Critical patent/JPH09223741A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76853—Barrier, adhesion or liner layers characterized by particular after-treatment steps
    • H01L21/76855—After-treatment introducing at least one additional element into the layer
    • H01L21/76858—After-treatment introducing at least one additional element into the layer by diffusing alloying elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76841—Barrier, adhesion or liner layers
    • H01L21/76843—Barrier, adhesion or liner layers formed in openings in a dielectric
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

(57)【要約】 【課題】 バイア等の空洞の充填に低誘電率材料を使用
する。 【解決手段】 低抵抗電気的接続を提供する多段階の工
程において、半導体デバイスに形成されるバイア及び接
点などの空洞が充填される。先ず、続いて堆積される充
填材料の「ウェッティング」を高めるよう比較的低パワ
ー及び堆積速度で、ライナーが空洞内に堆積される。充
填材料は、空洞の口を閉じるよう比較的大きなパワー及
び堆積速度で堆積され、その後、空洞を実質的に充填す
るよう充填材料が空洞に高圧で押しやられる。従来の処
理温度で熱的に不安定であった低誘電率材料を用いるこ
とができるよう、比較的低処理温度及び高圧が用いられ
る。

Description

【発明の詳細な説明】
【０００１】
【産業上の利用分野】本発明は、半導体製造工程に関連
し、更に詳細には半導体の隣接する表面間又は隣接する
レベル間の空洞充填に関連する。
【０００２】
【従来の技術及びその課題】半導体構成部品の小型化に
は多くの障害がある。これらの障害には、デバイスの適
切な動作を保証する金属相互接続層の充填がある。金属
相互接続信号ラインは、集積回路の絶縁層に形成される
バイアを介してより低導電性の層との接点（コンタク
ト）を構築する。デバイスの最適な動作を保証するよう
に、相互接続層を形成するために用いられる金属を用い
てバイアを完全に充填することが望ましい。
【０００３】コストや物理的特性や有効性を考慮する
と、集積回路の金属相互接続ライン製造のための金属の
現在の候補はアルミニウムである。相互接続ラインは、
典型的にスパッタリング工程によって形成されるが、そ
れは接点バイアの最適な充填よりは劣る。例えば、絶縁
層の上側表面に比較的大量のアルミニウムが蓄積するこ
とから問題が生じ得る。接点バイアの端部のアルミニウ
ムの蓄積は、バイアを完全に充填するために十分な量の
アルミニウムをデリバリーする前にバイアをブロックす
るか妨害することがあり、結果としてバイア内に隙間や
不均等な構造が形成される。集積回路はより小さなジオ
メトリーを用いて製造されるため、この問題は特に深刻
である。従来の０．５ｍｍや次世代の更に微小化される
技術などのジオメトリーのより小さなデバイスにおいて
用いられる、より微細な寸法の接点は、ジオメトリーの
より大きなデバイスよりも大きな縦横比（高さと幅の関
係）を有する必要があり、それにより上述の様にバイア
充填の欠点を悪化させる。例えば過度に大きな隙間は、
設計よりかなり高い接点抵抗をもたらし得る。更に、バ
イア充填領域に隣接する薄いアルミニウム層は電子移動
（electromigration）し易く、結果として回路の開口や
デバイスの欠陥をもたらす。
【０００４】より低い相互接続レベルでの最適な金属接
点を保証するために多くの異なるアプローチが試みられ
ている。例えば、バイア全体の導電性を改善するため、
アルミニウム相互接続層と共に難溶性金属層が用いられ
ている。更に、バイア側壁は、バイアへの段階的金属デ
リバリーを改善するように傾斜されている。しかし、産
業がより小さなデバイスジオメトリーを取り入れてお
り、傾斜された側壁を用いることは望ましくないものに
なっている。０．５ｍｍより大きなジオメトリーにおい
てさえ、前述した技術はバイア充填の問題点を完全には
克服していない。従来のバイア充填の問題は、バイア充
填に付随して（incident to ）アルミニウムが処理され
る比較的低圧及び低温に少なくとも部分的に起因すると
考えられている。これらの温度は典型的に５００℃より
低く、これがバイア充填にとって過度に大きなアルミニ
ウム粒径を形成する一因であると、いくつかの製造業で
は考えられている。
【０００５】1992年４月28日に発行されたチェンらの米
国特許番号第５，１０８，９５１号は、過度に大きなア
ルミニウム粒径のフローから起こる、前述のバイア充填
の問題を扱っている。チェンの特許において、集積回路
の温度はアルミニウム堆積の開始前に約４００℃の温度
まで加熱される。ウエハーが約５００℃の温度まで加熱
される間、約３０−８０ミクロン／sec の速度でアルミ
ニウムがバイアへ堆積される。この先行技術のシステム
は、特により小さなバイアジオメトリーにおける不十分
なバイア充填など、前述の先行技術と同様の欠点の多く
を有している。更に、バイア充填は約５００℃付近の温
度で行なわれ、新しい世代の低誘電率の重合体材料はこ
のような高温では典型的に分解するため、これらの重合
体材料の多くを誘電体として利用することは事実上不可
能である。
【０００６】従来技術の前述の問題点からみて、比較的
低温、好ましくは約２５０℃−４００℃若しくはそれよ
り低い温度で、信頼性のある充填を提供する接点および
バイアの集積回路充填工程を提供することが望ましい。
このような低温の接点及びバイア充填により、パリレ
ン、エーロゲル、 及びキセロゲルなどの誘電率のより低
い誘電材料を半導体製造に用いることが可能になる。こ
れらの低誘電率誘電体を用いることは、次世代の０．５
ｍｍ以下の技術の開発の重要な側面となると考えられて
いる。
【０００７】
【課題を達成するための手段及び作用】前述の従来技術
の問題点の結果から、例えばパリレン、エーロゲル及び
キセロゲルの様な、従来技術の空洞充填工程では高温が
必要なためにこれまで利用を制限されていた次世代の低
誘電率ポリマーを用いることができる範囲の温度であ
る、約２５０℃−４００℃又はそれ以下の比較的低温
で、作動可能な集積回路接点及びバイアの充填を提供す
ることが望ましい。
【０００８】比較的低温の空洞充填工程を用いること
は、半導体デバイスの他の側面を損なわずに、アルミニ
ウム、アルミニウム合金、銅タンタル、銅、及び銅合金
で充填することができる点でも利点となる。接点、トレ
ンチ、及びバイア（「ホール」及び「開口」と共に総称
して「空洞」としている）は、充填される空洞が例えば
約０．４−１．９Ω／via の範囲のバイア抵抗を有する
方法で、本発明に従ってこれらの材料を用いて充填され
る。このバイア抵抗は、従来技術のバイア充填工程を経
たバイアで現在達成できるもの（〜２−〜５Ω／via ）
よりずっと低い。
【０００９】本発明に従って、特に０．５ｍｍ以下の技
術において集積回路の誘電体に形成される接点、トレン
チ、及びバイアの高度な充填が可能な改良された充填工
程が提供される。空洞充填は、比較的薄いライナーの堆
積、それに続く空洞の口を閉じるためのより厚い空洞充
填層の堆積と、空洞充填を完了させるために空洞に更に
その充填層を押しやる高圧処理との２段階工程で行なわ
れることが好ましい。第１段階において、約５０−１０
０ｎｍの比較的薄いライナーが空洞の内面に沿って堆積
される。堆積は、高度に均一化された（conformity）ラ
イナーを提供するよう、約１−２ｎｍ／ｓｅｃの比較的
遅い速度であることが望ましい。ライナーは、約２５０
℃−４００℃の間の温度並びにPVD のためには３−５ｍ
Ｔｏｒｒの真空圧（vacuum pressure ）での高密度プラ
ズマ・スパッタリング、化学蒸着、コリメートされたコ
ールド・スパッタリング、又は約２５０℃−４００℃の
間の温度で、適切なコンフォーミティを備えた実質的に
均一な薄い金属層を堆積することのできる、別の適切な
工程によって提供され得る。
【００１０】第２段階で、空洞の口及び開口部を実質的
に、好ましくは完全に、閉じるのに十分な量のより厚い
導電性金属充填層がライナー上に提供される。この第２
のより厚い堆積は、空洞の口を閉じるために約２５０℃
−４００℃の間の温度で約１５−２０ｎｍ／ｓｅｃの比
較的速い堆積速度で行なわれる。第２空洞充填は、スパ
ッタリング、化学蒸着（「ＣＶＤ」）、又は約２−４ｍ
Ｔｏｒｒの真空圧の高密度プラズマ充填によって提供さ
れ、空洞の口を閉じる約５００−５５０ｎｍの厚さの層
になる。第２堆積層は、５００−１２００atm の範囲で
好ましくは不活性又は非反応性雰囲気で圧力を印加する
ことにより、空洞の中に入れられ、実質的に空洞の充填
が終了する。好ましい印加圧力の範囲は６５０−１００
０ａｔｍである。前述の記載に従って提供された空洞ラ
イナー及び充填層の全体の厚さは約５５０−６５０ｎｍ
である。
【００１１】空洞ライナーに適する材料には、（１）Ａ
ｌ−Ｃｕ（〜０．５−〜４％）、（２）Ａｌ−Ｇｅ（〜
０．５−〜５％）−Ｃｕ（〜０−〜４％）、（３）ＷＳ
ｉX（２＜ｘ＜２．４）、（４）ＴｉＳｉ2 、（５）Ａ
ｌ−Ｓｃ（〜０．１−〜０．３％）、（６）ＴｉＮ、
（７）ＴｉＷ、（８）タングステン、（９）Ａｌ（〜１
％）−Ｓｉ（〜１％）−Ｃｕ、（１０）Ａｌ（〜１％）
−Ｓｉ（〜０．５％）−Ｓｃ、（１１）チタン、（１
２）チタン（〜０−〜２５％）−アルミニウム合金が含
まれ、個別に又は互いに組合されて用いられ、抵抗が約
９０μΩｃｍより小さいことが好ましい。アルミニウム
溶解温度を下げるために、ライナー層として堆積される
アルミニウムと反応させるためゲルマニウム及び／又は
シリコンを個別ライナー層として加えることもできる。
溶解温度の低下は、第２アルミニウム合金を変形させて
そのアルミニウム合金を空洞に押しやる（extrude ）の
に必要なフロー応力を下げることになり、処理温度も低
下させる。第２充填層は以下の材料から構成され得る。
（１）Ａｌ−Ｃｕ（〜０．５−〜４％）、（２）Ａｌ−
Ｇｅ（〜０．５−〜５％）−Ｃｕ（〜０−〜４％）、
（３）Ａｌ−Ｓｃ（〜０．１−〜０．３％）、（４）Ａ
ｌ（〜１％）−Ｓｉ（〜１％）−Ｃｕ、（５）Ａｌ（〜
１％）−Ｓｉ（〜０．５％）−Ｓｃであり、個別に又は
互いに組合せて用いられ、抵抗が約３．５μΩｃｍより
小さいことが好ましい。本発明に従う空洞充填は、ごく
わずかな気圧（比較できる真空レベルで典型的に約１−
４Ｔｏｒｒのオーダー）、典型的に約５００℃を超える
温度で、空洞充填及び押出しを行う従来技術のものと明
らかに異なる。本発明の工程は、前述の金属及び金属合
金に適用可能であり、それぞれの空洞に充填される材料
の様々な物理的及び化学的特性に応じて、上述の処理パ
ラメータが調整される。
【００１２】重合体絶縁体を有する集積回路を処理する
とき、このような重合体絶縁体は典型的に約４００℃以
上の温度で分解されるため、本発明の処理方法が特に有
効である。このような重合体絶縁体には、非制限的な例
として、ポリテトラフルオロエチレン（「ＰＴＦＥ」）
族化合物、約１．９の誘電率（κ）であるパリレン（κ
＝〜２．２−２．６）、エーロゲル及びキセロゲル（κ
＝〜１．１から１．８）が含まれ、これら全てが相互接
続の寄生静電容量を減少できる点で非常に魅力的であ
る。本発明に用いられるその他の導電材料は、アライド
・シグナル社製の１５００シリーズ等の重合体族スピン
・オン・ガラス（「ＳＯＧ」）材料、ＰＴＦＥ族化合
物、パリレン、ポリイミド、ハイドロジェン・シリセス
キオキサン（silisesquioxane ）、エーロゲル及びフッ
化及びメチル化エーロゲル等の表面修正エーロゲルを含
み、これらは全て参照のため引用している後述の同時係
属中の特許出願のいずれかに詳細に説明されている。
（１）特許出願番号０８／２３４，１００、1994年４月
28日出願、発明の名称『低許容誘電体を用いる自己整合
バイア』、（２）特許出願番号０８／２８６，７６１、
1994年８月５日出願、発明の名称『電子機器用パッシベ
ーション層を有する多孔性誘電体層』（３）特許出願番
号０８／２９４，２９０、1994年８月23日出願、発明の
名称『有機含有誘電材料を用いた自己整合コンタク
ト』、（４）特許出願番号０８／２４６，４３２、1994
年５月20日出願、発明の名称『集積された低密度の誘電
体を有する相互接続構造』、（５）特許出願番号０８／
３３３，０１５、1994年11月１日出願、発明の名称『改
良されたダマスク法（damascene ）導電体製造のための
柱体』。
【００１３】本発明の処理技術は、種々の誘電材料又は
誘電材料の組合せにより形成される空洞の完全な充填を
保証するために用いることもできる。本発明の処理技術
はダマスク族及びデュアル・ダマスク工程技術に適用で
き、酸化物又は他の誘電体に溝が機械的に削られるか
（abrade）エッチングされるか又はその他の方法で形成
され、その後、化学蒸着（「ＣＶＤ」）などの適応する
堆積工程において金属（通常はタングステン又は銅）で
満たされ、その後、提供された金属が実施的に誘電体の
表面と同一平面になるように磨かれるか削られる。デュ
アル・ダマスク工程において、削られるかエッチングさ
れるか又は別の方法で誘電体に溝が形成されるだけでな
く、更にそれに、金属の上側レベルから誘電体を通って
金属の下側レベルまで伸びるようにバイアがパターニン
グされてエッチングされる。上述の全ての誘電体は、本
発明の記載に従うダマスク及びデュアル・ダマスク工程
において用いるのに適している。
【００１４】
【実施例】以下に記述する工程及び構造が、集積回路の
製造の工程の完全な流れを形成するものとは限らないこ
とを理解されたい。本発明は、現在この分野で用いられ
ている半導体製造工程技術と共に実施されることがで
き、通常実施される工程の多くは本願発明の理解を与え
るに必要なものとしてここに含まれていない。本明細書
に含まれ、製造過程の集積回路の部分の断面をあらわす
図面は、一定の比例に拡大・縮小して描かれたのではな
く本発明に関連する特徴を説明するために図示されてい
る。
【００１５】０．５ｍｍのアプリケーションにおける接
続／バイア充填のアルミニウム・リフローは以前に説明
されている。しかし、アルミニウム・リフロー工程は、
堆積に高温が必要であり、ＵＳＬＩ回路の高縦横比の接
点及びバイアのグローバルな充填が困難であるため広く
受け入れられていない。実用可能な（viable）アルミニ
ウム・リフロー技術は、従来のタングステン・プラグ技
術と比べ同等またはより良いイールド及び信頼性を達成
し得る必要があるため、グローバル充填は０．５ｍｍ以
下のアプリケーションに特有な問題である。本発明の工
程は、４００℃より低い温度での高度なアルミニウム充
填が０．５ｍｍ以下のアプリケーションで実用可能な工
程であることを示す。
【００１６】集積化Ｗプラグ／アルミニウムリードと比
べ、アルミニウム充填技術の利点は、低抵抗の接点／バ
イア、より少ない工程、改良された電子移動性能を提供
することを含む。従来のアルミニウム・リフロー工程の
主な欠点は、リフローが表面状態及びホールの形状（pr
ofile ）に敏感であることであった。従来のホット・ス
パッタ蒸着及び／又はリフロー工程は、吸着原子の拡散
可動性に依存する。接点／バイアのより高い縦横比及び
ホールの入り口にスパッタされる障壁層の典型的な突出
は、リフロー特性に悪影響を及ぼす。結果として、グロ
ーバル充填を通常の再生可能なバイアで達成することは
困難であった。
【００１７】低温の高圧空洞充填工程の種々の側面が、
同時係属中のテキサス・インスツルメンツのＧ．Ｄｉｘ
ｉｔ及びＲ．Ｈａｖｅｍａｎｎの特許出願番号第０８／
３５４，５９０、発明の名称「高圧低温半導体空洞充填
工程」、1994年12月12日出願、に記載されており、参照
のためここに引用する。このＤｉｘｉｔ−Ｈａｖｅｍａ
ｎｎ特許出願において、同一の（identical ）Ａｌ−Ｃ
ｕ合金を用いる空洞充填データが提供され、金属リード
及びバイアの電子移動の信頼性のあるデータも示され、
高圧で低温の工程の効果も示されている。
【００１８】本発明は更に、４００℃以下の温度で高縦
横比の０．５ｍｍ以下の開口部又はギャップを実質的に
完全に充填することのできるグローバルアルミニウム開
口／ギャップ充填技術を提供し、これにより、例えばパ
リレン、エーロゲル、及びキセロゲルのような新しい世
代の誘電体を用いることが可能となる。これらの材料
は、約２．５より小さい低誘電率（κ）を提供する利点
があるが、約４００℃から５００℃の範囲である従来の
充填処理温度では分解してしまう。結果として、これら
の材料を半導体設計にフルに利用することは不可能であ
った。
【００１９】図面に関し、種々の図面において同様の記
号は同様の部分を示す。特に図１を参照すると、数字２
０は、例えばカルフォルニア、サン・ホセのアプライド
・マテリアル・インコーポレーティッド及びイギリス、
ブリストルのエレクトロテックＬｔｄ．などによって製
造されたもののような、本発明の処理手段のいくつかを
実施するために用いることのできる、高圧処理システム
の例を示す。図示された高圧システム２０は、一般的に
６角形の「ハブ・アンド・スポーク」形状であり、１つ
又はそれ以上の半導体ウエハ・カセット（図示せず）を
カセット・ロード・ゾーン２４から圧力可変ロード・ド
ック２６を介して運ぶ動作が可能なカセット・ハンドラ
ー２２を有する。ロード・ドック２６は異なる真空レベ
ル間で回転することが可能であり、以下に示すように、
カセットはハンドラー２２によって異なるプロセス・チ
ャンバーへ転送され得る。
【００２０】カセット・ハンドラー２２は、デバイスに
よってウエハーが処理されるにつれて、ウエハーをカセ
ットからプロセス・チャンバーに転送しカセットに戻す
動作が可能な、回転可能で伸長可能なアームで構成され
る。ハンドラー２２によって転送されるウエハーのカセ
ットに必要とされ得る予備熱処理を実施するために加熱
ステーション２８が提供される。ウエハーは、本発明に
従う空洞ライナー金属の堆積のため、ハンドラー２２に
よって物理的蒸着（「ＰＶＤ」）ステーション３０に転
送され得る。あるいは、以下に示すように、本発明に従
う空洞充填金属の提供のため、カセットはハンドラー２
２によって１つ又はそれ以上の下記のステーション、即
ち化学蒸着（「ＣＶＤ」）ステーション３２、ハイパワ
ー／高速蒸着ＰＶＤステーション３３、ソフト・スパッ
タ・エッチ・ステーション３４、高密度プラズマ・スパ
ッタ・ステーション３６、及び高圧処理ステーション３
８、に転送され得る。エッチ・チャンバー３４は、エッ
チングの間のウエハーの熱処理を促進するための加熱ス
テーション（図示せず）を任意で含んでいても良い。モ
ニター４０もデバイス２０内でのウエハーの経過を表示
するために種々の制御装置に任意に接続され得る。
【００２１】電気的接点パスを充填するのに用いられて
いたような従来のバイア及び同様の空洞充填工程は、典
型的に約４５０℃付近又はそれ以上の温度で作動する高
圧押出し（extrusion ）工程でアルミニウム合金を用い
ている。しかし、新しく次世代に期待されている誘電率
材料は４００℃より低い分解温度を有するため、このよ
うな高温処理を用いることはできない。例えば、誘電体
パリレンは約２．２−２．６の誘電率κである。他の誘
電体、例えばエーロゲル、キセロゲルは更に低い分解温
度（４００℃より低い）を有し約１．１−１．９の低誘
電率κである。
【００２２】図２Ａにおいて、ポリ−メタル誘電体（Ｐ
ＭＤ）及びインターレベル−メタル誘電体（ＩＭＤ）の
化学機械的平坦化を用いる、０．３５ｍｍＣＭＯＳダブ
ル−レベル−メタル（ＤＬＭ）フロー（図示せず）を介
する工程など、従来の工程に従ったシリコンウエハーの
一部が示されている。接点、バイア及びトレンチは、図
に示すバイア４２のように、プラズマ・エッチングが後
に続く位相シフトＩライン・リソグラフィを用いるなど
の従来の方法で、誘電体層４１にパターニングされ得
る。
【００２３】バイア４２のような空洞の完全な充填は、
処理方法の熱的余裕（budget）による影響を受ける。新
しい世代の低誘電率誘電体（即ち、κ＜〜２．５の誘電
体を有する）をフルに利用するために、処理温度が４０
０℃−５００℃の範囲から約２５０℃−４００℃の範囲
に下げられるとき、熱の低下と、これらの修正した条件
で材料を充填する実施例に有効な関連する力により、完
全なバイア充填を達成することがさらに困難になる。
【００２４】空洞充填は、更に充填金属と空洞４２の充
填金属と接続する材料との間の「ウェッティング」又は
「可分散性（dispersibility）」によって影響を受け
る。材料の「ウェッティング」は、表面を覆うその材料
の能力に関連する。２つの材料間のウェッティングは、
材料表面の張力(tension) および界面エネルギーに関連
する。空洞充填におけるこれらのパラメータを図２Ａ−
２Ｃに示す。図２Ａにおいて、充填材料４３および空洞
内壁４４の間のプア・ウェッティングが示されている。
プア材料ウェッティングは、材料を空洞へ導くアプリケ
ーション・フォース（α）に対向する材料４３および空
洞壁４４の間の摩擦力（frictional force）（β）のた
め、材料４３の空洞へのフローを妨げる。結果として、
材料は空洞壁４４とのかみ合い（engagement）に抵抗す
るため、その充填材料のリード表面４３ａは凸型にな
る。尾の部分、即ち充填材料上側表面４３ｂは、充填材
料に加えられるネット・フロー・フォース（Ｆ）の結
果、凹型になる。このように、フロー・フォース（即
ち、充填材料４３を空洞４２に導くほど強い力（Ｆ））
は、アプリケーション・フォース（α）および摩擦フォ
ース（β）の合計に関連している。
【００２５】図２Ａに示す充填に対し、図２Ｂに示す充
填材料の最適なウェッティングは、アプリケーション・
フォース（α）および摩擦フォース（β）の差に関連し
ている。充填材料のリード表面４３ａは、空洞壁とかみ
合う面が増加するため、凹型になる。そのため、最適な
ウェッティングおよび処理温度の低下を可能にするよう
に、低界面エネルギーを示す充填材料および空洞壁用材
料を選択することが望ましい。これは図２Ｃに図示して
おり、Ｅは「界面エネルギー」、δは「接点角度」（即
ち、例えば空洞壁４４の様な隣接する壁と提供された材
料４３との間の角度）、τa は固定（stationary）材料
（即ち、図２Ａの空洞壁４４）表面張力、更にτb は提
供された材料４３の表面張力を表す。界面エネルギー
（Ｅ）、接点角度（δ）、および各表面張力（τa およ
びτb ）は、下記の式で表される。
【数１】τa ＝Ｅ＋τb ｃｏｓδ そのため、界面エネルギー（Ｅ）の値がゼロに近づくに
つれて、接点角度δもゼロに近づく。空洞充填材料の使
用に関連する界面エネルギーＥ（バイア、接点、トレン
チなどの充填に付随して起こり得るもの）は、本発明の
実施に従う２段２層工程の充填材料を用いることによっ
て低減できる。
【００２６】図３に関し、明確化のため構成要素の寸法
を拡大して示しており、シリコン４５の層上の誘電体層
に形成されるバイア４２を示す。誘電体層は、好ましい
電子的及び処理特性を有する周知の種々の誘電体のいず
れから構成されていてもよく、本発明において特に利点
である、前述の新しい世代の低誘電率（κ）誘電体（即
ち、κ＜〜２．５）の一つの形であってもよい。
【００２７】全体を参照番号４６で示している空洞充填
材料は、後に提供される第２充填層４６”のウェッティ
ングを促進するため空洞ライナー４６’が提供される多
層構造の形であり、充填空洞を横切る電気的導電性を最
適化する。ライナー４６’は、（１）Ａｌ−Ｃｕ（〜
０．５−〜４％）、（２）Ａｌ−Ｇｅ（〜０．５−〜５
％）−Ｃｕ（〜０−〜４％）、（３）ＷＳｉX （２＜ｘ
＜２．４）、（４）ＴｉＳｉ2 、（５）Ａｌ−Ｓｃ（〜
０．１−〜０．３％）、（６）ＴｉＮ、（７）ＴｉＷ、
（８）タングステン、（９）Ａｌ（〜１％）−Ｓｉ（〜
１％）−Ｃｕ、（１０）Ａｌ（〜１％）−Ｓｉ（〜０．
５％）−Ｓｃ、（１１）チタン、（１２）チタン（〜０
−〜２５％）−アルミニウム合金などの金属又は金属合
金から構成され、前述の任意の材料（１）−（１２）は
個別に又は互いに組合せて用いられ、以下により詳しく
説明するように、バイア４２を充填する１つ又はそれ以
上の前述の金属合金から形成される合金第２層４６”の
ウェッティングを促すような金属又は金属合金から構成
される。提供されるライナーは、約９０μΩｃｍより小
さい抵抗であることが好ましい。
【００２８】ライナー４６’が合金ライナーとして構成
される場合、ライナーは実質的に均一な構成のライナー
を生成するように反応する金属層上に個別に提供され得
る。例えば、Ｔｉ−Ａｌライナーはチタンの５−１０ｎ
ｍの厚い層をまず堆積し、その後、約１００ｎｍの厚さ
までアルミニウム層を堆積することによって形成され得
る。堆積されたライナー層は互いに反応して、Ａｌ：Ｔ
ｉの比率が約１０−２０：１であるような実質的に均一
なＴｉ−Ａｌライナーにする。チタン・ライナー層は、
約３５０℃までの温度で、約３−５ｍＴｏｒｒの真空内
で提供され得る。アルミニウム・ライナー層は、約３０
０℃までの温度で、約３−５ｍＴｏｒｒの真空内で提供
され得る。ゲルマニウムおよび／又はシリコンは、ライ
ナー層として堆積されるアルミニウムと反応する個別ラ
イナー層として前述の方法で提供され、アルミニウム溶
解点を下げ、それにより空洞の表面にそった均一な堆積
を促進するように、そのフロー圧力を低下させる。
【００２９】ライナー４６’は、上述の各ライナー構成
層と同様に、空洞内のより均一性の高い金属堆積を可能
にするため、約３５０℃より低い温度で約１−２ｎｍ／
ｓｅｃの堆積速度で堆積されることが好ましい。このよ
うな堆積は、高圧処理システム２０（図１）の特定のス
テーション３０−３８で又は他の適応する装置で、空洞
の表面４４に沿って約５０−１００ｎｍの間の厚さの比
較的均一な導電性金属層４６’にすることのできる、高
密度プラズマ・スパッタリング、化学蒸着、コリメート
されたコールド・スパッタリング、又は他の適応する低
温工程によって達成され得る。
【００３０】第２の比較的密な空洞充填層４６”は、ウ
エハー処理システム２０から選択された処理ステーショ
ンに従って、スパッタリング、化学蒸着、又は高密度プ
ラズマ蒸着によって、ライナー４６’の上に堆積され得
る。図３に示すように、提供された第２層４６”は、そ
の後、流入に対する抵抗力βを超えるに十分な圧力αで
空洞４２内に入れられる。第２層４６”とライナー４
６’との間の最適なウェッティングは、第２の厚い（bu
lk）金属層４６”が、第２層の下側の表面４６”ａの凹
型によって示されるように、層４６”が空洞の壁４４に
ボンドする（bond）より容易にライナー４６’にボンド
するときに、２層充填の結果として得ることができる。
第２層４６”は、約１５−２０ｎｍ／ｓｅｃの比較的速
い堆積速度で約３５０℃−４００℃の温度で約２−４ｍ
Ｔｏｒｒの真空圧で提供され、空洞の閉口を保証するこ
とが好ましい。
【００３１】第２空洞充填層４６”は約４５０−５５０
ｎｍの厚さで空洞充填金属全体が約５００−６００ｎｍ
であることが好ましい。ライナー４６’は、第２空洞充
填層４６”とライナー４６’との間に小さな隙間がある
場合でも、バイアを横切る連続導電パスを提供する。空
洞充填は、約５００−１２００ａｔｍ、好ましくは６５
０−１０００ａｔｍの範囲の圧力を、非反応性、好まし
くは不活性ガス環境内で印加することにより完了する。
好ましい不活性ガスにはヘリウムとアルゴンがある。ラ
イナー４６’、第２空洞充填層４６”材料、および同様
の各化合物のそれぞれに応じて、温度および圧力のパラ
メータを変えることができる。このような高圧処理は、
図１に関連して説明したタイプの高圧モジュール３８の
真空下で達成され得る。図４でより詳しく説明するよう
に、このような圧力モジュール３８は、ウエハー処理温
度の制御を提供できる２つの放射加熱器５０ａおよび５
０ｂを有する高圧チャンバー４８を有し得る。第２空洞
充填層４６”は、アルゴンなどの適切な非反応性又は不
活性ガスでチャンバー４８に圧力を印加することによっ
て、半導体空洞４４および関連するライナー４６’内に
入れられ、インレット５２を通って運ばれ、完全な空洞
充填を実質的に達成する。
【００３２】第２空洞充填層４６”は、アルミニウム又
は以下の合金のいずれか一つの合金から構成されること
が好ましい。（１）Ａｌ−Ｃｕ（〜０．５−〜４％）、
（２）Ａｌ−Ｇｅ（〜０．５−〜５％）−Ｃｕ（〜０−
〜４％）、（３）Ａｌ−Ｓｃ（〜０．１−〜０．３
％）、（４）Ａｌ（〜１％）−Ｓｉ（〜１％）−Ｃｕ、
（５）Ａｌ（〜１％）−Ｓｉ（〜０．５％）−Ｓｃ、又
は上述の種々の組合せであり、抵抗が約３．５μΩｃｍ
より小さい充填材料であることが好ましい。本発明の好
ましい実施例において、第１および第２空洞充填層４
６’及び４６”は、充填される空洞のウェッティングを
最適化し電気抵抗を最小化するため、同一又は実質的に
同一の金属合金から形成される。
【００３３】図５Ａ及び図５Ｂは、充填された高縦横比
バイアのＳＥＭ断面図を示す。どちらの場合も、バイア
はシリコン層上のＢＰＳＧ−ＴＥＯＳ誘電体を通って伸
びる。図５Ａの高圧空洞充填は「ウェッティング」を高
めたライナーがない場合であり、充填材料と空洞壁のウ
ェッティングが不完全で不規則であるため、不完全な空
洞充填になる。各バイアにあらわれている黒い不規則な
形の部分は、充填材料が流れていない空洞の隙間であ
る。図示したバイア充填は、ウエハーを約３８０℃の温
度で約４分間ベーキングし、約３５０℃の温度でＡｌ−
Ｃｕ（〜０．５％）の堆積、及び約６５０ａｔｍの圧力
の高圧押出しによるバイア充填によって達成される。図
５Ｂにはこのような黒い部分はあらわれておらず、実質
的に均一なバイア充填が達成される本発明の高度なアル
ミニウム充填技術を示す。図５Ｂにおいて、空洞充填
は、約３５０℃の温度で約４分間ウエハーのベーキン
グ、及びその後のチタン及びＴｉＮライナー層のスパッ
タ蒸着によって達成される。Ａｌ−Ｃｕ（〜０．５％）
合金は、約３５０℃の温度でスパッタリングによって堆
積され、その後、Ａｌ−Ｃｕは約６５０ａｔｍの圧力で
アルゴン雰囲気中でバイアに押出される。
【００３４】本発明及びその利点は、好ましい実施例に
関して説明したが、添付の特許請求の範囲によって定め
られた本発明の範囲内で、本発明の種々の変形、代替、
及び変更が成され得ることは言うまでもない。
【００３５】以上の説明に関して更に次の項を開示す
る。 （１） 半導体デバイスの空洞を充填する工程であっ
て、表面と、前記表面から少なくとも部分的に半導体基
板に伸びる少なくとも一つの空洞を有する半導体基板を
提供し、前記空洞は開口端を有し、空洞の壁によって定
められ、前記半導体基板を約２５０℃から約４００℃の
間の温度まで加熱し、前記空洞壁に沿って金属ライナー
を堆積し、前記空洞へ前記空洞開口端を閉じるのに充分
な量の空洞充填金属を堆積し、前記空洞へ前記金属充填
を導くよう前記空洞充填に約５００−１２００ａｔｍの
間の圧力を印加する工程を含む半導体デバイスの空洞を
充填する工程。
【００３６】（２） 請求項１に従う工程であって、前
記金属ライナーは約９０μΩｃｍより小さい抵抗を有す
る工程。
【００３７】（３） 請求項１に従う工程であって、前
記金属ライナーは、後述の化合物の内の１つ又はそれ以
上から実質的に構成される組合せから選択される工程。
（１）Ａｌ−Ｃｕ（〜０．５−〜４％）、（２）Ａｌ−
Ｇｅ（〜０．５−〜５％）−Ｃｕ（〜０−〜４％）、
（３）ＷＳｉX （２＜ｘ＜２．４）、（４）ＴｉＳ
ｉ2、（５）Ａｌ−Ｓｃ（〜０．１−〜０．３％）、
（６）ＴｉＮ、（７）ＴｉＷ、（８）タングステン、
（９）Ａｌ（〜１％）−Ｓｉ（〜１％）−Ｃｕ、（１
０）Ａｌ（〜１％）−Ｓｉ（〜０．５％）−Ｓｃ、（１
１）チタン、（１２）チタン（〜０−〜２５％）−アル
ミニウム合金、であり個別に又は互いに組合せて用いら
れる。
【００３８】（４） 請求項１に従う工程であって、前
記金属フィルは後述の化合物の内の１つ又はそれ以上か
ら実質的に構成される組合せから選択される工程。
（１）Ａｌ−Ｃｕ（〜０．５−〜４％）、（２）Ａｌ−
Ｇｅ（〜０．５−〜５％）−Ｃｕ（〜０−〜４％）、
（３）Ａｌ−Ｓｃ（〜０．１−〜０．３％）、（４）Ａ
ｌ（〜１％）−Ｓｉ（〜１％）−Ｃｕ、（５）Ａｌ（〜
１％）−Ｓｉ（〜０．５％）−Ｓｃ、であり、個別に又
は互いに組合せて用いられる。
【００３９】（５） 請求項１に従う工程であって、前
記空洞は重合体絶縁体を通って伸びる工程。
【００４０】（６） 請求項５に従う工程であって、前
記重合体絶縁体は約３．０より低い誘電率、約４００℃
より低い分解温度を有する工程。
【００４１】（７） 請求項５に従う工程であって、前
記重合体絶縁体は以下の化合物、ポリテトラフルオロエ
チレン族化合物、パリレン、キセロゲル、重合体族のス
ピン・オン・グラス材料、ポリイミド、ハイドロジェン
・シリセスキオキサン、エーロゲル及び表面修正エーロ
ゲルの内１つ又はそれ以上から実質的に構成される組合
せから選択される工程。
【００４２】（８） 請求項１に従う工程であって、後
で充填される前記空洞は約１．９オームより小さい抵抗
を有する工程。
【００４３】（９） 請求項１に従う工程であって、前
記金属ライナーは高密度プラズマ・スパッタリング、化
学蒸着又はコリメートされたコールド・スパッタリング
のいずれかによって提供される工程。
【００４４】（１０） 請求項１に従う工程であって、
前記ライナーは約１−２ｎｍ／ｓｅｃの速度で堆積され
る工程。
【００４５】（１１） 請求項１に従う工程であって、
前記空洞充填は約１５−２０ｎｍ／ｓｅｃの速度で堆積
される工程。
【００４６】（１２） 請求項１に従う工程であって、
前記空洞はバイア又は接点の一つの形である工程。
【００４７】（１３） 半導体デバイスの空洞を充填す
る工程であって、非金属層の上に誘電体層を有する半導
体基板を提供し、前記半導体基板は、表面と、前記表面
から少なくとも部分的に前記誘電体層一部に伸びる少な
くとも一つの空洞とを有し、前記空洞は開口端を有し、
空洞の壁によって定められ、前記半導体基板を約２５０
℃から約４００℃の間の温度まで加熱し、前記空洞壁に
沿って金属ライナーを堆積し、前記空洞へ前記空洞開口
端を閉じるのに充分な量の金属空洞充填を堆積し、約５
００−１２００ａｔｍの間の圧力下で前記空洞充填を変
形する工程を含む半導体デバイスの空洞を充填する工
程。
【００４８】（１４） 第１３項に従う工程であって、
前記ライナーが約１−２ｎｍ／ｓｅｃの速度で堆積され
る工程。
【００４９】（１５） 第１３項に従う工程であって、
前記空洞充填は約１５−２０ｎｍ／ｓｅｃの速度で堆積
される工程。
【００５０】（１６） 第１３項に従う工程であって、
前記空洞ライナー及び前記空洞充填は約２５０℃−４０
０℃の温度で堆積される工程。
【００５１】（１７） 第１３項に従う工程であって、
前記重合体絶縁体は以下の化合物、ポリテトラフルオロ
エチレン族化合物、パリレン、キセロゲル、重合体族の
スピン・オン・グラス材料、ポリイミド、ハイドロジェ
ン・シリセスキオキサン、エーロゲル及び表面修正エー
ロゲルの内１つ又はそれ以上から実質的に構成される組
合せから選択される工程。
【００５２】（１８） 第１３項に従う工程であって、
前記金属ライナーは下記の化合物の内１つ又はそれ以上
から実質的に構成される組合せから選択される工程。
（１）Ａｌ−Ｃｕ（〜０．５−〜４％）、（２）Ａｌ−
Ｇｅ（〜０．５−〜５％）−Ｃｕ（〜０−〜４％）、
（３）ＷＳｉX （２＜ｘ＜２．４）、（４）ＴｉＳ
ｉ2 、（５）Ａｌ−Ｓｃ（〜０．１−〜０．３％）、
（６）ＴｉＮ、（７）ＴｉＷ、（８）タングステン、
（９）Ａｌ（〜１％）−Ｓｉ（〜１％）−Ｃｕ、（１
０）Ａｌ（〜１％）−Ｓｉ（〜０．５％）−Ｓｃ、（１
１）チタン、（１２）チタン（〜０−〜２５％）−アル
ミニウム合金であり、個別に又は互いに組合せて用いら
れる。
【００５３】（１９） 第１３項に従う工程であって、
前記金属充填は後述の化合物の内の１つ又はそれ以上か
ら実質的に構成される組合せから選択される工程。
（１）Ａｌ−Ｃｕ（〜０．５−〜４％）、（２）Ａｌ−
Ｇｅ（〜０．５−〜５％）−Ｃｕ（〜０−〜４％）、
（３）Ａｌ−Ｓｃ（〜０．１−〜０．３％）、（４）Ａ
ｌ（〜１％）−Ｓｉ（〜１％）−Ｃｕ、（５）Ａｌ（〜
１％）−Ｓｉ（〜０．５％）−Ｓｃ、が個別に又は互い
に組合せて用いられる。
【００５４】（２０） 第１３項に従う工程であって、
前記空洞充填を機械的に削り、前記圧力印加工程が後に
続く工程を更に含む工程。
【００５５】（２１） 低抵抗電気的接続を提供する多
段階の工程において、半導体デバイスに形成されるバイ
ア及び接点などの空洞が充填される。先ず、続いて堆積
される充填材料の「ウェッティング」を高めるよう比較
的低パワー及び堆積速度で、ライナーが空洞内に堆積さ
れる。充填材料は、空洞の口を閉じるよう比較的大きな
パワー及び堆積速度で堆積され、その後、空洞を実質的
に充填するよう充填材料が空洞に高圧で押しやられる。
従来の処理温度で熱的に不安定であった低誘電率材料を
用いることができるよう、比較的低処理温度及び高圧が
用いられる。
【図面の簡単な説明】
【図１】本発明の実施において使用する高圧処理システ
ムを示す略図。
【図２】本発明の記載に従う空洞充填の原理を示す略
図。
【図３】本発明の記載に従うバイア充填の断面図。
【図４】高圧モジュールの略図。
【図５】Ａは本発明の処理特徴を含まない充填されたバ
イアのスキャン転送マイクログラフ（「ＳＴＭ」）。Ｂ
は本発明の処理特徴を含む高圧充填されたバイアのＳＴ
Ｍ。
【符号の説明】
２２ カセット・ハンドラー ２４ カセット・ロード・ゾーン ２６ 圧力可変ロード・ドック ２８ 加熱ステーション ３０ ＰＶＣステーション ３２ ＣＶＤステーション ３３ 高電力／高速蒸着ＰＶＤステーション ３４ ソフト・スパッタ・エッチ・ステーション ３６ 高密度プラズマ・スパッタ・ステーション ３８ 高圧処理ステーション ４０ モニター ４１ 誘電体層 ４２ バイア（空洞） ４６’ ライナー ４６” 第２充填金属

Claims (1)

    【特許請求の範囲】
  1. 【請求項１】 半導体デバイスの空洞を充填する方法で
    あって、 表面と、前記表面から少なくとも部分的に半導体基板に
    伸びる少なくとも一つの空洞を有する半導体基板を提供
    し、前記空洞は開口端を有し、空洞の壁によって定めら
    れ、 前記半導体基板を約２５０℃から約４００℃の間の温度
    まで加熱し、前記空洞壁に沿って金属ライナーを堆積
    し、 前記空洞へ前記空洞開口端を閉じるのに充分な量の空洞
    充填金属を堆積し、 前記空洞へ前記金属充填を導くよう前記空洞充填に約５
    ００−１２００ａｔｍの間の圧力を印加する工程を含む
    半導体デバイスの空洞を充填する方法。
JP8128523A 1995-05-23 1996-05-23 半導体デバイスの空洞を充填する方法 Pending JPH09223741A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US44749095A 1995-05-23 1995-05-23
US447490 1995-05-23

Publications (1)

Publication Number Publication Date
JPH09223741A true JPH09223741A (ja) 1997-08-26

Family

ID=23776586

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8128523A Pending JPH09223741A (ja) 1995-05-23 1996-05-23 半導体デバイスの空洞を充填する方法

Country Status (5)

Country Link
US (1) US6150252A (ja)
EP (1) EP0793268A3 (ja)
JP (1) JPH09223741A (ja)
KR (1) KR960042974A (ja)
TW (1) TW302513B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007510794A (ja) * 2003-11-10 2007-04-26 ゴア エンタープライズ ホールディングス，インコーポレイティド エアロゲル／ｐｔｆｅ複合絶縁材料

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09115866A (ja) * 1995-10-17 1997-05-02 Mitsubishi Electric Corp 半導体装置の製造方法
KR100440418B1 (ko) * 1995-12-12 2004-10-20 텍사스 인스트루먼츠 인코포레이티드 저압,저온의반도체갭충전처리방법
US6054379A (en) * 1998-02-11 2000-04-25 Applied Materials, Inc. Method of depositing a low k dielectric with organo silane
US6121126A (en) * 1998-02-25 2000-09-19 Micron Technologies, Inc. Methods and structures for metal interconnections in integrated circuits
US6143655A (en) 1998-02-25 2000-11-07 Micron Technology, Inc. Methods and structures for silver interconnections in integrated circuits
US6492694B2 (en) 1998-02-27 2002-12-10 Micron Technology, Inc. Highly conductive composite polysilicon gate for CMOS integrated circuits
US6815303B2 (en) * 1998-04-29 2004-11-09 Micron Technology, Inc. Bipolar transistors with low-resistance emitter contacts
US6627539B1 (en) * 1998-05-29 2003-09-30 Newport Fab, Llc Method of forming dual-damascene interconnect structures employing low-k dielectric materials
US5948467A (en) * 1998-07-24 1999-09-07 Sharp Laboratories Of America, Inc. Enhanced CVD copper adhesion by two-step deposition process
JP2000106397A (ja) * 1998-07-31 2000-04-11 Sony Corp 半導体装置における配線構造及びその形成方法
TW439204B (en) * 1998-09-18 2001-06-07 Ibm Improved-reliability damascene interconnects and process of manufacture
US6486063B2 (en) * 2000-03-02 2002-11-26 Tokyo Electron Limited Semiconductor device manufacturing method for a copper connection
US6723634B1 (en) * 2002-03-14 2004-04-20 Advanced Micro Devices, Inc. Method of forming interconnects with improved barrier layer adhesion
US20050006770A1 (en) * 2003-07-08 2005-01-13 Valeriy Sukharev Copper-low-K dual damascene interconnect with improved reliability
US7101787B1 (en) 2004-04-09 2006-09-05 National Semiconductor Corporation System and method for minimizing increases in via resistance by applying a nitrogen plasma after a titanium liner deposition
US7482266B2 (en) * 2007-02-15 2009-01-27 United Microelectronics Corp. Method of forming composite opening and method of dual damascene process using the same
US7772123B2 (en) * 2008-06-06 2010-08-10 Infineon Technologies Ag Through substrate via semiconductor components
US8525343B2 (en) * 2010-09-28 2013-09-03 Taiwan Semiconductor Manufacturing Company, Ltd. Device with through-silicon via (TSV) and method of forming the same
US8901701B2 (en) * 2011-02-10 2014-12-02 Chia-Sheng Lin Chip package and fabrication method thereof
US9685366B1 (en) 2016-04-21 2017-06-20 International Business Machines Corporation Forming chamferless vias using thermally decomposable porefiller
US10998221B2 (en) * 2017-07-14 2021-05-04 Micron Technology, Inc. Semiconductor constructions having fluorocarbon material

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0199216A (ja) * 1987-10-13 1989-04-18 Fujitsu Ltd 半導体装置の製造方法
US5008216A (en) * 1988-10-03 1991-04-16 International Business Machines Corporation Process for improved contact stud structure for semiconductor devices
JP2697796B2 (ja) * 1988-11-14 1998-01-14 東京エレクトロン株式会社 半導体装置の製造方法
DE69023382T2 (de) * 1989-04-17 1996-06-20 Ibm Laminierungsverfahren zum Überdecken der Seitenwände einer Höhlung in einem Substrat sowie zur Füllung dieser Höhlung.
US5073518A (en) * 1989-11-27 1991-12-17 Micron Technology, Inc. Process to mechanically and plastically deform solid ductile metal to fill contacts of conductive channels with ductile metal and process for dry polishing excess metal from a semiconductor wafer
US5108951A (en) * 1990-11-05 1992-04-28 Sgs-Thomson Microelectronics, Inc. Method for forming a metal contact
US5011793A (en) * 1990-06-19 1991-04-30 Nihon Shinku Gijutsu Kabushiki Kaisha Vacuum deposition using pressurized reflow process
CA2061119C (en) * 1991-04-19 1998-02-03 Pei-Ing P. Lee Method of depositing conductors in high aspect ratio apertures
GB9414145D0 (en) * 1994-07-13 1994-08-31 Electrotech Ltd Forming a layer
EP0516344B1 (en) * 1991-05-28 2003-10-01 Trikon Technologies Limited Method to fill a cavity in a substrate
TW520072U (en) * 1991-07-08 2003-02-01 Samsung Electronics Co Ltd A semiconductor device having a multi-layer metal contact
JP2718842B2 (ja) * 1991-07-17 1998-02-25 シャープ株式会社 半導体集積回路用配線金属膜の製造方法
DE69219529T2 (de) * 1991-08-06 1997-12-11 Nec Corp Verfahren zum Aufbringen einer Metall- oder Passivierenschicht mit hoher Haftung über einem isolierten Halbleitersubstrat
US5371042A (en) * 1992-06-16 1994-12-06 Applied Materials, Inc. Method of filling contacts in semiconductor devices
US5288665A (en) * 1992-08-12 1994-02-22 Applied Materials, Inc. Process for forming low resistance aluminum plug in via electrically connected to overlying patterned metal layer for integrated circuit structures
GB9224260D0 (en) * 1992-11-19 1993-01-06 Electrotech Ltd Forming a layer
US5356836A (en) * 1993-08-19 1994-10-18 Industrial Technology Research Institute Aluminum plug process
US5523259A (en) * 1994-12-05 1996-06-04 At&T Corp. Method of forming metal layers formed as a composite of sub-layers using Ti texture control layer
KR960026249A (ko) * 1994-12-12 1996-07-22 윌리엄 이. 힐러 고압, 저온 반도체 갭 충진 프로세스

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007510794A (ja) * 2003-11-10 2007-04-26 ゴア エンタープライズ ホールディングス，インコーポレイティド エアロゲル／ｐｔｆｅ複合絶縁材料
JP2012107241A (ja) * 2003-11-10 2012-06-07 Gore Enterprise Holdings Inc エアロゲル／ｐｔｆｅ複合絶縁材料

Also Published As

Publication number Publication date
EP0793268A2 (en) 1997-09-03
US6150252A (en) 2000-11-21
EP0793268A3 (en) 1999-03-03
KR960042974A (ja) 1996-12-21
TW302513B (ja) 1997-04-11

Similar Documents

Publication Publication Date Title
JPH09223741A (ja) 半導体デバイスの空洞を充填する方法
JP3435194B2 (ja) 半導体装置の配線層形成方法及び半導体装置
US6259160B1 (en) Apparatus and method of encapsulated copper (Cu) Interconnect formation
US6949461B2 (en) Method for depositing a metal layer on a semiconductor interconnect structure
US6974768B1 (en) Methods of providing an adhesion layer for adhesion of barrier and/or seed layers to dielectric films
US6204179B1 (en) Copper diffusion barrier, aluminum wetting layer and improved methods for filling openings in silicon substrates with copper
US5892282A (en) Barrier-less plug structure
US7319071B2 (en) Methods for forming a metallic damascene structure
US7241696B2 (en) Method for depositing a metal layer on a semiconductor interconnect structure having a capping layer
JP2003007707A (ja) 電気的相互接続用薄膜金属バリア層
JPH0684911A (ja) 半導体装置およびその製造方法
US6589865B2 (en) Low pressure, low temperature, semiconductor gap filling process
US6713407B1 (en) Method of forming a metal nitride layer over exposed copper
US5747879A (en) Interface between titanium and aluminum-alloy in metal stack for integrated circuit
US5849367A (en) Elemental titanium-free liner and fabrication process for inter-metal connections
JPH04290437A (ja) 多層相互接続体用のアルミニウム積層型コンタクト／ビアの製造方法
JP4799715B2 (ja) 多層メタリゼーション用低温アルミニウムリフロー
JP2002509356A (ja) パターニングされた導電層の空隙をｈｓｑで充填した高集積度ボーダレスビア
EP0731503A2 (en) Semiconductor cavity filling process
US20050277292A1 (en) Method for fabricating low resistivity barrier for copper interconnect
JP2000332106A (ja) 半導体装置およびその製造方法
US20030190801A1 (en) Method for forming a metal extrusion free via
US7067917B2 (en) Gradient barrier layer for copper back-end-of-line technology
KR100424835B1 (ko) 장벽을갖지않는반도체구조및이러한구조에서의금속간접속형성방법
JP2000200833A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061020

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20070122

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20070125

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070629