JPH09218826A - 携帯型電子機器 - Google Patents
携帯型電子機器Info
- Publication number
- JPH09218826A JPH09218826A JP8046947A JP4694796A JPH09218826A JP H09218826 A JPH09218826 A JP H09218826A JP 8046947 A JP8046947 A JP 8046947A JP 4694796 A JP4694796 A JP 4694796A JP H09218826 A JPH09218826 A JP H09218826A
- Authority
- JP
- Japan
- Prior art keywords
- data
- memory
- electronic device
- external connector
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Storage Device Security (AREA)
- Calculators And Similar Devices (AREA)
Abstract
(57)【要約】
【課題】 データの書き込みや消去を電気的に行うこと
が可能なメモリの、誤動作による書き込みや消去を防止
することができる携帯型電子機器を提供する。 【解決手段】 データの書き込みや消去を電気的に行え
るメモリ2と、このメモリ2にデータを書き込む制御手
段5とを本体に内蔵し、外部コネクタ7にデータ書き込
みや消去を許可するための信号を入力する信号ピン8を
設け、外部周辺機器14の外部コネクタ15からデータ
の書き込みや消去を許可するための信号を与えることに
より、メモリ2のデータの書き換え、或いは消去可能な
状態にする。
が可能なメモリの、誤動作による書き込みや消去を防止
することができる携帯型電子機器を提供する。 【解決手段】 データの書き込みや消去を電気的に行え
るメモリ2と、このメモリ2にデータを書き込む制御手
段5とを本体に内蔵し、外部コネクタ7にデータ書き込
みや消去を許可するための信号を入力する信号ピン8を
設け、外部周辺機器14の外部コネクタ15からデータ
の書き込みや消去を許可するための信号を与えることに
より、メモリ2のデータの書き換え、或いは消去可能な
状態にする。
Description
【0001】
【発明の属する技術分野】本発明は、マイクロプロセッ
サ及びメモリを本体内に備えた携帯型電子機器に関す
る。
サ及びメモリを本体内に備えた携帯型電子機器に関す
る。
【0002】
【従来の技術】従来、ハンディターミナルや電子手帳と
いった携帯型の電子機器では、その内部のメモリには、
データを保管するためのデータ領域と、アプリケーショ
ン等のプログラムをダウンロードしておくプログラム領
域とがある。そして、そのメモリには、電気的にデータ
やプログラムの書き込みや消去が可能なメモリを使用し
ており、これらのデータやプログラムの書き込みや消去
は、その機器内部のマイクロプロセッサが制御を行って
いる。そして、このような電子機器の実際の運用では、
オペレータが携帯して稼働している間は、そのデータ領
域のデータは、書き換え、消去が繰り返して行われる。
一方、プログラム領域のデータは、アプリケーションの
バージョンアップ時や変更時のみに書き換え、消去が行
われるだけで、その他の携帯した稼働時にはプログラム
領域のメモリは、ROMと同じように使用されている。
いった携帯型の電子機器では、その内部のメモリには、
データを保管するためのデータ領域と、アプリケーショ
ン等のプログラムをダウンロードしておくプログラム領
域とがある。そして、そのメモリには、電気的にデータ
やプログラムの書き込みや消去が可能なメモリを使用し
ており、これらのデータやプログラムの書き込みや消去
は、その機器内部のマイクロプロセッサが制御を行って
いる。そして、このような電子機器の実際の運用では、
オペレータが携帯して稼働している間は、そのデータ領
域のデータは、書き換え、消去が繰り返して行われる。
一方、プログラム領域のデータは、アプリケーションの
バージョンアップ時や変更時のみに書き換え、消去が行
われるだけで、その他の携帯した稼働時にはプログラム
領域のメモリは、ROMと同じように使用されている。
【0003】
【発明が解決しようとする課題】しかしながら、上記従
来の携帯型電子機器においては、何らかの誤動作によ
り、プログラム領域のデータが書き換えられてしまう
と、マイクロプロセッサが暴走し、データ領域のみなら
ず、プログラム領域までも完全に破壊してしまう。そし
て、このような状態では、アプリケーションプログラム
を再度ダウンロードしなければならず、機器を携帯して
の稼働中にプログラム破壊が発生すると、その時点から
運用が停止してしまうという欠点があった。
来の携帯型電子機器においては、何らかの誤動作によ
り、プログラム領域のデータが書き換えられてしまう
と、マイクロプロセッサが暴走し、データ領域のみなら
ず、プログラム領域までも完全に破壊してしまう。そし
て、このような状態では、アプリケーションプログラム
を再度ダウンロードしなければならず、機器を携帯して
の稼働中にプログラム破壊が発生すると、その時点から
運用が停止してしまうという欠点があった。
【0004】本発明は、上述の点に鑑みてなされたもの
で、データの書き込みや消去を電気的に行うことが可能
なメモリの、誤動作による書き込みや消去を防止するこ
とができる携帯型電子機器を提供することを目的とす
る。
で、データの書き込みや消去を電気的に行うことが可能
なメモリの、誤動作による書き込みや消去を防止するこ
とができる携帯型電子機器を提供することを目的とす
る。
【0005】
【課題を解決するための手段】上記目的を達成するため
に本発明によれば、データの書き込み・消去を電気的に
行うことが可能なメモリと、このメモリにデータを書き
込み又は消去する制御手段とを本体に備え、この本体に
取り付けられ外部から情報を入力するための外部コネク
タに前記データの書き込み・消去を許可する信号を入力
する信号ピンを備えた構成としたものである。
に本発明によれば、データの書き込み・消去を電気的に
行うことが可能なメモリと、このメモリにデータを書き
込み又は消去する制御手段とを本体に備え、この本体に
取り付けられ外部から情報を入力するための外部コネク
タに前記データの書き込み・消去を許可する信号を入力
する信号ピンを備えた構成としたものである。
【0006】
【発明の実施の形態】以下本発明を第1及び第2の実施
の形態により説明する。
の形態により説明する。
【0007】(第1の実施の形態)図1は、本発明の第
1の実施の形態の携帯型電子機器の構成を示すブロック
図である。図1において、携帯型電子機器1は、アプリ
ケーション等のプログラムを格納するプログラム領域の
メモリ2、データを保管するデータ領域のメモリ3、
4、及びこれらのメモリ2〜4へのデータの書き込みを
制御するためのマイクロプロセッサ5を内蔵している。
マイクロプロセッサ5のWRイネーブル信号の出力端子
は、オアゲート6の一方の入力端子とメモリ3及び4の
各WRイネーブル入力端子に接続されている。オアゲー
ト6は、その出力端子がメモり2のWRイネーブル端子
に接続され、他方の入力端子が外部コネクタ7の端子8
に接続されている。
1の実施の形態の携帯型電子機器の構成を示すブロック
図である。図1において、携帯型電子機器1は、アプリ
ケーション等のプログラムを格納するプログラム領域の
メモリ2、データを保管するデータ領域のメモリ3、
4、及びこれらのメモリ2〜4へのデータの書き込みを
制御するためのマイクロプロセッサ5を内蔵している。
マイクロプロセッサ5のWRイネーブル信号の出力端子
は、オアゲート6の一方の入力端子とメモリ3及び4の
各WRイネーブル入力端子に接続されている。オアゲー
ト6は、その出力端子がメモり2のWRイネーブル端子
に接続され、他方の入力端子が外部コネクタ7の端子8
に接続されている。
【0008】外部コネクタ7は、電子機器1にアプリケ
ーションプログラム等をダウンロードするときに外部と
データ通信を行うためのコネクタである。外部コネクタ
7のグランド端子9は、外部とのグランドレベルを合わ
せるための端子である。信号線10は、外部とデータ通
信を行うために使用するもので、外部コネクタ7の対応
する端子11に接続されている。信号線12は、一端が
外部コネクタ7の端子8に接続され、他端がオアゲート
6の他方の入力端子に接続されている。この信号線12
は、外部からメモリ2へのデータの書き込みを許可する
ための信号を入力する。抵抗13は、一端が信号線12
に、他端が電子機器1内部の電源ラインに接続され、信
号線12を電源電圧Vccにプルアップする。
ーションプログラム等をダウンロードするときに外部と
データ通信を行うためのコネクタである。外部コネクタ
7のグランド端子9は、外部とのグランドレベルを合わ
せるための端子である。信号線10は、外部とデータ通
信を行うために使用するもので、外部コネクタ7の対応
する端子11に接続されている。信号線12は、一端が
外部コネクタ7の端子8に接続され、他端がオアゲート
6の他方の入力端子に接続されている。この信号線12
は、外部からメモリ2へのデータの書き込みを許可する
ための信号を入力する。抵抗13は、一端が信号線12
に、他端が電子機器1内部の電源ラインに接続され、信
号線12を電源電圧Vccにプルアップする。
【0009】外部周辺機器14は、電子機器1とアプリ
ケーションプログラム等のデータ通信を行うためのもの
で、電子機器1の外部コネクタ7と接続する外部コネク
タ15を備えている。外部コネクタ15の端子16は、
信号線17により当該外部周辺機器14内でグランドに
接続されている。外部コネクタ15の端子18は、外部
周辺機器14と電子機器1との接続時に当該電子機器1
の外部コネクタ7の端子9と接続されて電子機器1との
グランドレベルを合わせるためのグランド端子である。
信号線19は、外部コネクタ15の対応する端子20に
接続されており、電子機器1の外部コネクタ7の対応す
る端子11を介して信号線10に接続される。そして、
信号線19は、電子機器1の信号線10と接続されてデ
ータ通信を行う。
ケーションプログラム等のデータ通信を行うためのもの
で、電子機器1の外部コネクタ7と接続する外部コネク
タ15を備えている。外部コネクタ15の端子16は、
信号線17により当該外部周辺機器14内でグランドに
接続されている。外部コネクタ15の端子18は、外部
周辺機器14と電子機器1との接続時に当該電子機器1
の外部コネクタ7の端子9と接続されて電子機器1との
グランドレベルを合わせるためのグランド端子である。
信号線19は、外部コネクタ15の対応する端子20に
接続されており、電子機器1の外部コネクタ7の対応す
る端子11を介して信号線10に接続される。そして、
信号線19は、電子機器1の信号線10と接続されてデ
ータ通信を行う。
【0010】以下に作用を説明する。
【0011】図2は、図1の第1の実施の形態の携帯型
電子機器における動作を示すフローチャートである。外
部から電子機器1の内部メモリ2にデータを書き込むた
めに外部コネクタ7に外部周辺機器14の外部コネクタ
15を接続すると(ステップS1)、信号線12は、端
子8、16を介して外部周辺機器14のグランドに接続
されてローレベル(以下「L」という)となる。オアゲ
ート6は、2つの入力信号がLである時だけLを出力す
る。いま、マイクロプロセッサ5のWRイネーブル信
号、メモリ2、3、4の各WRイネーブルは、Lアクテ
ィブであるので、電子機器1の外部コネクタ7に周辺機
器14の外部コネクタ15を接続すると、メモリ2への
書き込みが許可される。従って、マイクロプロセッサ5
は、メモリ2、3、4の何れにもデータを書き換えられ
るように制御し得る。この状態で電子機器1に外部周辺
機器14から外部コネクタ15及び7を介してデータ通
信を行うと、電子機器1のマイクロプロセッサ5が、そ
のアプリケーションプログラムデータをメモり2に書き
込む(ステップS2)。
電子機器における動作を示すフローチャートである。外
部から電子機器1の内部メモリ2にデータを書き込むた
めに外部コネクタ7に外部周辺機器14の外部コネクタ
15を接続すると(ステップS1)、信号線12は、端
子8、16を介して外部周辺機器14のグランドに接続
されてローレベル(以下「L」という)となる。オアゲ
ート6は、2つの入力信号がLである時だけLを出力す
る。いま、マイクロプロセッサ5のWRイネーブル信
号、メモリ2、3、4の各WRイネーブルは、Lアクテ
ィブであるので、電子機器1の外部コネクタ7に周辺機
器14の外部コネクタ15を接続すると、メモリ2への
書き込みが許可される。従って、マイクロプロセッサ5
は、メモリ2、3、4の何れにもデータを書き換えられ
るように制御し得る。この状態で電子機器1に外部周辺
機器14から外部コネクタ15及び7を介してデータ通
信を行うと、電子機器1のマイクロプロセッサ5が、そ
のアプリケーションプログラムデータをメモり2に書き
込む(ステップS2)。
【0012】そして、データ通信が終了した後、外部周
辺機器14の外部コネクタ15を電子機器1の外部コネ
クタ7から抜去する(ステップS3)。この状態では、
メモリ2へのデータ書き換えを許可する信号線12は、
電子機器1内の電源が入った状態では抵抗13により電
源電圧Vccにプルアップされて常にハイレベル(以下
「H」という)であるため、メモリ2のデータの書き換
え、消去はできない。従って、オペレータがこの状態で
電子機器1を携帯して稼働していれば(ステップS
4)、メモリ2へのWRイネーブル信号であるオアゲー
ト6の出力はLにはならないため、当該電子機器1に何
らかの誤動作が発生した場合でも、プログラム領域であ
るメモリ2のデータは書き換えられることはない。この
ためプログラム破壊によるマイクロプロセッサ5の暴走
による電子機器1内のメモリ3、4に格納されているデ
ータ破壊を回避することができる。そして、メモリ2の
アプリケーションプログラムを書き換える場合には、再
び電子機器1の外部コネクタ7に外部周辺機器14の外
部コネクタ15を接続すればよい(ステップS5)。
辺機器14の外部コネクタ15を電子機器1の外部コネ
クタ7から抜去する(ステップS3)。この状態では、
メモリ2へのデータ書き換えを許可する信号線12は、
電子機器1内の電源が入った状態では抵抗13により電
源電圧Vccにプルアップされて常にハイレベル(以下
「H」という)であるため、メモリ2のデータの書き換
え、消去はできない。従って、オペレータがこの状態で
電子機器1を携帯して稼働していれば(ステップS
4)、メモリ2へのWRイネーブル信号であるオアゲー
ト6の出力はLにはならないため、当該電子機器1に何
らかの誤動作が発生した場合でも、プログラム領域であ
るメモリ2のデータは書き換えられることはない。この
ためプログラム破壊によるマイクロプロセッサ5の暴走
による電子機器1内のメモリ3、4に格納されているデ
ータ破壊を回避することができる。そして、メモリ2の
アプリケーションプログラムを書き換える場合には、再
び電子機器1の外部コネクタ7に外部周辺機器14の外
部コネクタ15を接続すればよい(ステップS5)。
【0013】この第1の実施の形態では、メモリ2への
WRイネーブル信号をオアゲート6によりハード的にゲ
ートすることにより、メモリ2へのデータ書き換えを許
可するようにしているが、これに限るものではなく、C
E(チップイネーブル)信号をゲートすることにより、
メモリ2へのデータ書き換えを許可するようにしてもよ
い。また、メモリ2へのデータ書き換えを許可する信号
線12の端子8とデータ通信のための信号線10の端子
11を同じ外部コネクタ7内に配置しているが、別のコ
ネクタを用いるようにしてもよい。
WRイネーブル信号をオアゲート6によりハード的にゲ
ートすることにより、メモリ2へのデータ書き換えを許
可するようにしているが、これに限るものではなく、C
E(チップイネーブル)信号をゲートすることにより、
メモリ2へのデータ書き換えを許可するようにしてもよ
い。また、メモリ2へのデータ書き換えを許可する信号
線12の端子8とデータ通信のための信号線10の端子
11を同じ外部コネクタ7内に配置しているが、別のコ
ネクタを用いるようにしてもよい。
【0014】このようにして、電子機器1の外部コネク
タ7の端子8に、外部周辺機器14の外部コネクタ15
の端子16からデータの書き込みや消去を許可する信号
を与えることにより、メモリ2から4のデータの書き換
え、或いは消去可能な状態にすることができる。
タ7の端子8に、外部周辺機器14の外部コネクタ15
の端子16からデータの書き込みや消去を許可する信号
を与えることにより、メモリ2から4のデータの書き換
え、或いは消去可能な状態にすることができる。
【0015】(第2の実施の形態)図3は、本発明の第
2の実施の形態を示す携帯型電子機器の構成を示すブロ
ック図である。尚、図3において図1と同一の要素には
同一の符号を付してその説明を省略する。図3におい
て、メモリ21は、第2のアプリケーション等のプログ
ラム格納するプログラム領域のメモリであり、オアゲー
ト22は、その出力端子がメモり21のWRイネーブル
端子に接続され、一方の入力端子がマイクロプロセッサ
5のWRイネーブル端子に接続され、他方の入力端子が
信号線24により外部コネクタ7の端子23に接続され
る。信号線24は、外部からメモリ21へのデータの書
き込みを許可する信号を入力する。抵抗25は、一端が
信号線24に、他端が電子機器1の内部電源ラインに接
続され、信号線24を電源電圧Vccにプルアップす
る。
2の実施の形態を示す携帯型電子機器の構成を示すブロ
ック図である。尚、図3において図1と同一の要素には
同一の符号を付してその説明を省略する。図3におい
て、メモリ21は、第2のアプリケーション等のプログ
ラム格納するプログラム領域のメモリであり、オアゲー
ト22は、その出力端子がメモり21のWRイネーブル
端子に接続され、一方の入力端子がマイクロプロセッサ
5のWRイネーブル端子に接続され、他方の入力端子が
信号線24により外部コネクタ7の端子23に接続され
る。信号線24は、外部からメモリ21へのデータの書
き込みを許可する信号を入力する。抵抗25は、一端が
信号線24に、他端が電子機器1の内部電源ラインに接
続され、信号線24を電源電圧Vccにプルアップす
る。
【0016】また、外部周辺機器14の外部コネクタ1
5の端子26は、信号線27を介して当該外部周辺機器
14内でグランドに接続されている。尚、電子機器1の
外部端子7の端子8が接続される外部コネクタ15の端
子16は、外部周辺機器14のグランドに接続されてい
ない。他の構成は、第1の実施の形態と同様である。
5の端子26は、信号線27を介して当該外部周辺機器
14内でグランドに接続されている。尚、電子機器1の
外部端子7の端子8が接続される外部コネクタ15の端
子16は、外部周辺機器14のグランドに接続されてい
ない。他の構成は、第1の実施の形態と同様である。
【0017】このような構成において、外部より電子機
器1の内部メモリ3、4、21にデータを書き込むため
に外部コネクタ7に、外部周辺機器14の外部コネクタ
15接続すると、信号線24は、端子23、26、信号
線27を介してグランドに接続されLとなる。オアゲー
ト22は、2つの入力信号がLである時だけ、Lを出力
する。いま、マイクロプロセッサ5のWRイネーブル信
号、メモリ2、3、4、21の各WRイネーブル信号
は、Lアクティブであるので、外部コネクタ15を接続
すると、メモリ21への書き込みが許可され、マイクロ
プロセッサ5は、メモリ3、4及び21にデータを書き
換えられるように制御できる。しかしながら、このとき
信号線24はHであり、メモリ2への書き込みは許可さ
れない。
器1の内部メモリ3、4、21にデータを書き込むため
に外部コネクタ7に、外部周辺機器14の外部コネクタ
15接続すると、信号線24は、端子23、26、信号
線27を介してグランドに接続されLとなる。オアゲー
ト22は、2つの入力信号がLである時だけ、Lを出力
する。いま、マイクロプロセッサ5のWRイネーブル信
号、メモリ2、3、4、21の各WRイネーブル信号
は、Lアクティブであるので、外部コネクタ15を接続
すると、メモリ21への書き込みが許可され、マイクロ
プロセッサ5は、メモリ3、4及び21にデータを書き
換えられるように制御できる。しかしながら、このとき
信号線24はHであり、メモリ2への書き込みは許可さ
れない。
【0018】従って、この状態で、電子機器1に外部周
辺機器14より、外部コネクタ15及び7を介してデー
タ通信を行うと、電子機器1内のマイクロプロセッサ5
は、その第2のアプリケーションプログラムデータをメ
モり21に書き込む。そして、データ通信が終了した
後、外部周辺機器14の外部コネクタ15を電子機器1
の外部コネクタ7から抜去する。この状態では、メモリ
2及び21へのデータ書き換えを許可する信号線12及
び24は、当該電子機器1内の電源が入った状態では常
にHであるため、メモリ2及び21のデータの書き換
え、消去はできない。
辺機器14より、外部コネクタ15及び7を介してデー
タ通信を行うと、電子機器1内のマイクロプロセッサ5
は、その第2のアプリケーションプログラムデータをメ
モり21に書き込む。そして、データ通信が終了した
後、外部周辺機器14の外部コネクタ15を電子機器1
の外部コネクタ7から抜去する。この状態では、メモリ
2及び21へのデータ書き換えを許可する信号線12及
び24は、当該電子機器1内の電源が入った状態では常
にHであるため、メモリ2及び21のデータの書き換
え、消去はできない。
【0019】従って、オペレータがこの状態で電子機器
1を携帯して稼働していれば、メモリ2へのWRイネー
ブル信号であるオアゲート6の出力及びメモリ21への
WRイネーブル信号であるオアゲート22の出力は、何
れもHにはならないため、何らかの誤動作が発生して
も、プログラム領域であるメモリ2及び21のデータは
書き換えられることはない。このため、プログラム破壊
によるマイクロプロセッサ5の暴走による電子機器1内
のメモリ3、4、のデータ破壊を回避することができ
る。
1を携帯して稼働していれば、メモリ2へのWRイネー
ブル信号であるオアゲート6の出力及びメモリ21への
WRイネーブル信号であるオアゲート22の出力は、何
れもHにはならないため、何らかの誤動作が発生して
も、プログラム領域であるメモリ2及び21のデータは
書き換えられることはない。このため、プログラム破壊
によるマイクロプロセッサ5の暴走による電子機器1内
のメモリ3、4、のデータ破壊を回避することができ
る。
【0020】そして、メモリ2、21に格納されている
アプリケーションプログラムを書き換える場合には、書
き換えたいアプリケーションプログラムデータが書かれ
ている内部メモリ2、21のデータ書き換えを許可でき
る信号線12、24を外部周辺機器14のグランドに接
続する端子16、26を備えた外部コネクタを、再び電
子機器1の外部コネクタ7に接続すればよい。これによ
り、外部からのデータ通信中の誤動作、誤操作による他
のアプリケーションプログラムの破壊を回避することが
できる。
アプリケーションプログラムを書き換える場合には、書
き換えたいアプリケーションプログラムデータが書かれ
ている内部メモリ2、21のデータ書き換えを許可でき
る信号線12、24を外部周辺機器14のグランドに接
続する端子16、26を備えた外部コネクタを、再び電
子機器1の外部コネクタ7に接続すればよい。これによ
り、外部からのデータ通信中の誤動作、誤操作による他
のアプリケーションプログラムの破壊を回避することが
できる。
【0021】
【発明の効果】以上説明したように本発明によれば、携
帯型電子機器の外部コネクタの端子に、当該電子機器内
部のメモリのデータの書き込み・消去を許可する信号を
入力する信号線の端子を設けたことにより、外部コネク
タを外した状態で電子機器を携帯して稼働すれば、何ら
かの誤動作によるプログラム領域メモリのデータ破壊を
防ぐことができるため、当該電子機器の暴走を回避し、
器機内のメモリに格納されているデータ破壊を回避する
ことができる。従って、プログラム破壊によるアプリケ
ーションプログラムを再度ダウンロードする必要がなく
なり、電子機器を携帯して運用する場合の利便性を高め
ることができる。
帯型電子機器の外部コネクタの端子に、当該電子機器内
部のメモリのデータの書き込み・消去を許可する信号を
入力する信号線の端子を設けたことにより、外部コネク
タを外した状態で電子機器を携帯して稼働すれば、何ら
かの誤動作によるプログラム領域メモリのデータ破壊を
防ぐことができるため、当該電子機器の暴走を回避し、
器機内のメモリに格納されているデータ破壊を回避する
ことができる。従って、プログラム破壊によるアプリケ
ーションプログラムを再度ダウンロードする必要がなく
なり、電子機器を携帯して運用する場合の利便性を高め
ることができる。
【図1】本発明の第1の実施の形態の携帯型電子機器の
構成を示すブロック図である。
構成を示すブロック図である。
【図2】図1の第1の実施の形態の携帯型電子機器にお
ける動作を示すフローチャートである。
ける動作を示すフローチャートである。
【図3】本発明の第2の実施の形態の携帯型電子機器の
構成を示すブロック図である。
構成を示すブロック図である。
1 携帯型電子機器 2、3、4、21 メモリ 5 マイクロプロセッサ 6、22 オアゲート 7、15 外部コネクタ 8、11、23、16、20、26 コネクタ端子 12、24、17、27 信号線 14 外部周辺機器
Claims (1)
- 【請求項1】 データの書き込み・消去を電気的に行う
ことが可能なメモリと、このメモリにデータを書き込み
又は消去する制御手段とを本体に備え、この本体に取り
付けられ外部から情報を入力するための外部コネクタに
前記データの書き込み・消去を許可する信号を入力する
信号ピンを備えたことを特徴とする携帯型電子機器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8046947A JPH09218826A (ja) | 1996-02-09 | 1996-02-09 | 携帯型電子機器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8046947A JPH09218826A (ja) | 1996-02-09 | 1996-02-09 | 携帯型電子機器 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09218826A true JPH09218826A (ja) | 1997-08-19 |
Family
ID=12761501
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8046947A Pending JPH09218826A (ja) | 1996-02-09 | 1996-02-09 | 携帯型電子機器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09218826A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008210067A (ja) * | 2007-02-26 | 2008-09-11 | Miura Co Ltd | 制御装置 |
JP2010182068A (ja) * | 2009-02-05 | 2010-08-19 | Sumitomo Electric Ind Ltd | 光トランシーバ |
-
1996
- 1996-02-09 JP JP8046947A patent/JPH09218826A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008210067A (ja) * | 2007-02-26 | 2008-09-11 | Miura Co Ltd | 制御装置 |
JP2010182068A (ja) * | 2009-02-05 | 2010-08-19 | Sumitomo Electric Ind Ltd | 光トランシーバ |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH0315212B2 (ja) | ||
JPH05327582A (ja) | 携帯電話機のプログラムメモリ書き替え方式 | |
US6233681B1 (en) | Computer system and a control method of the same for in-system reprogramming of a fixed flash ROM when access to the fixed flash ROM is not possible | |
CN111104064A (zh) | Flash存储器写保护处理方法及装置、计算机设备、介质 | |
KR0172001B1 (ko) | 바이오스 메모리의 재프로그램 장치 및 그 방법 | |
JPH03144879A (ja) | 携帯型半導体記憶装置 | |
JPH05167496A (ja) | 自動車電話装置 | |
US5880992A (en) | Electrically erasable and programmable read only memory | |
JPH09218826A (ja) | 携帯型電子機器 | |
JPS623516B2 (ja) | ||
JPH05233478A (ja) | フラッシュメモリ書き換え回路 | |
JPH10283172A (ja) | フラッシュromデータ書き換え方式 | |
JPH01162902A (ja) | Pc用小型プログラム作成装置 | |
JP3130312B2 (ja) | 記憶装置のプログラミング装置 | |
JP2004013338A (ja) | データ処理装置および方法 | |
KR100206374B1 (ko) | 플래쉬 메모리를 사용하는 제어장치와 그 생산지그장치 | |
JPH06259982A (ja) | フラッシュromの書換方法及び書換装置 | |
JPS617962A (ja) | プログラマブルコントロ−ラ | |
JPH117381A (ja) | フラッシュメモリのオンボード書き込み方法 | |
JP3893010B2 (ja) | 集積回路の記憶情報変更用の信号切替方法および信号切替回路 | |
JPH07193860A (ja) | プログラムメモリを有した携帯端末装置 | |
JP2001175309A (ja) | メモリカセット及びこれを用いたプログラマブル・コントローラ | |
JPH08123586A (ja) | 情報記憶システム | |
JPH02128260A (ja) | 電源オン/オフ時のメモリデータチェック方式 | |
JPH11288410A (ja) | マイクロコンピュータ |