JPH09197178A - 光デバイスの製造方法及び実装構造 - Google Patents
光デバイスの製造方法及び実装構造Info
- Publication number
- JPH09197178A JPH09197178A JP8021772A JP2177296A JPH09197178A JP H09197178 A JPH09197178 A JP H09197178A JP 8021772 A JP8021772 A JP 8021772A JP 2177296 A JP2177296 A JP 2177296A JP H09197178 A JPH09197178 A JP H09197178A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- substrate
- optical
- optical waveguide
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/24—Coupling light guides
- G02B6/26—Optical coupling means
- G02B6/30—Optical coupling means for use between fibre and thin-film device
-
- G—PHYSICS
- G02—OPTICS
- G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
- G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
- G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
- G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
- G02B2006/12166—Manufacturing methods
- G02B2006/12176—Etching
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Optics & Photonics (AREA)
- Optical Couplings Of Light Guides (AREA)
- Optical Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】光導波路を形成した基板への溝を光導波路形成
プロセスの方法如何に依らずに確実に形成し、この溝を
使った光ファイバの実装や光ファイバガイド溝付き基板
の位置決めガイドピン等の実装を高精度に行うことを可
能とする光デバイスの製造方法の提供。 【解決手段】ドライエッチングに対する耐久性を有する
材料からなる第１の層を基板の溝形成エッチング用マス
クの形にパターン形成し、この第１の層をマスクにした
エッチングで、基板の溝形成エッチャントに対する耐久
性を有する材料からなる第２の層も前記マスクの形にパ
ターン形成し、これを溝形成エッチングのマスクに用い
て基板に溝を形成する。
プロセスの方法如何に依らずに確実に形成し、この溝を
使った光ファイバの実装や光ファイバガイド溝付き基板
の位置決めガイドピン等の実装を高精度に行うことを可
能とする光デバイスの製造方法の提供。 【解決手段】ドライエッチングに対する耐久性を有する
材料からなる第１の層を基板の溝形成エッチング用マス
クの形にパターン形成し、この第１の層をマスクにした
エッチングで、基板の溝形成エッチャントに対する耐久
性を有する材料からなる第２の層も前記マスクの形にパ
ターン形成し、これを溝形成エッチングのマスクに用い
て基板に溝を形成する。
Description
【０００１】
【発明の属する技術分野】本発明は光デバイスの製造方
法及び実装構造に関し、特に光ファイバが光導波路回路
と結合するように無調整で実装される光デバイスの製造
方法及び実装構造に関する。
法及び実装構造に関し、特に光ファイバが光導波路回路
と結合するように無調整で実装される光デバイスの製造
方法及び実装構造に関する。
【０００２】
【従来の技術】光ファイバ実装型光導波路回路と光素子
・電気素子を組み合わせた光デバイスの製造法として、
従来、以下のような方法が知られている。
・電気素子を組み合わせた光デバイスの製造法として、
従来、以下のような方法が知られている。
【０００３】例えば特開平６−３４７６５５号公報に記
載されているように、異方性エッチング液への耐久性を
有しかつ電気配線層としても利用できるＡｕ、Ａｌ、
Ｗ、ＷＳｉといった金属などの材料を用いて、Ｖ溝形成
エッチング用マスク及び電気配線をＳｉ基板上に形成
し、この上層に石英系ガラス材料などからなる光導波路
を形成する方法がある。なお、上記公報は、光導波路が
形成された基板上に光部品及び電子デバイスを搭載する
光デバイスについて段差プロセスを無くすことで光部品
と光導波路との光学的高効率結合を可能とさせ、電子デ
バイスの電気配線並びにパッド等の形成も含めて全ての
製造工程が基板スケールでの量産製造を可能とすること
により低コストな光デバイス製造方法を提供することを
目的として、光ファイバ及び光半導体素子等の光部品を
位置決め固定するためのマーカ、光導波路の光軸を設定
するためのマーカ、溝形成用マスクパターン、光部品用
及び電子デバイス用の電気配線、並びにパッドを光導波
路を形成する前に基板に形成することを特徴とする光デ
バイスの製造方法が提案されている。
載されているように、異方性エッチング液への耐久性を
有しかつ電気配線層としても利用できるＡｕ、Ａｌ、
Ｗ、ＷＳｉといった金属などの材料を用いて、Ｖ溝形成
エッチング用マスク及び電気配線をＳｉ基板上に形成
し、この上層に石英系ガラス材料などからなる光導波路
を形成する方法がある。なお、上記公報は、光導波路が
形成された基板上に光部品及び電子デバイスを搭載する
光デバイスについて段差プロセスを無くすことで光部品
と光導波路との光学的高効率結合を可能とさせ、電子デ
バイスの電気配線並びにパッド等の形成も含めて全ての
製造工程が基板スケールでの量産製造を可能とすること
により低コストな光デバイス製造方法を提供することを
目的として、光ファイバ及び光半導体素子等の光部品を
位置決め固定するためのマーカ、光導波路の光軸を設定
するためのマーカ、溝形成用マスクパターン、光部品用
及び電子デバイス用の電気配線、並びにパッドを光導波
路を形成する前に基板に形成することを特徴とする光デ
バイスの製造方法が提案されている。
【０００４】この従来の技術では、図４に示すように、
光導波路端面形成用マスク５を用いウェットエッチング
またはドライエッチングよって導波路端面６を形成する
と同時に、Ｓｉ基板面７ａを露出する。
光導波路端面形成用マスク５を用いウェットエッチング
またはドライエッチングよって導波路端面６を形成する
と同時に、Ｓｉ基板面７ａを露出する。
【０００５】そして、その後、Ｖ溝形成エッチング用マ
スク１２を用いた異方性エッチングによって、Ｓｉ基板
１に光ファイバ実装用のＶ溝を形成する。
スク１２を用いた異方性エッチングによって、Ｓｉ基板
１に光ファイバ実装用のＶ溝を形成する。
【０００６】この従来の技術により、Ｖ溝形成エッチン
グ用マスクや電気配線の形成を光導波路形成後の段差プ
ロセス無しに行うことができる。このため、フォトリソ
グラフィプロセスを利用したウェハースケールでの光デ
バイスの量産が期待できる。
グ用マスクや電気配線の形成を光導波路形成後の段差プ
ロセス無しに行うことができる。このため、フォトリソ
グラフィプロセスを利用したウェハースケールでの光デ
バイスの量産が期待できる。
【０００７】
【発明が解決しようとする課題】しかしながら、上記し
た従来の製造方法では以下に述べるような問題点があ
る。
た従来の製造方法では以下に述べるような問題点があ
る。
【０００８】すなわち、上記した金属などの材料を用い
た異方性エッチング用マスクは、異方性エッチング用マ
スクの上層の光導波路形成プロセスの影響で変質するこ
とがある。この原因としては、光導波路形成プロセスで
の熱、並びに光導波路層内のドーパントや水分の該マス
クへの拡散などが考えられる。
た異方性エッチング用マスクは、異方性エッチング用マ
スクの上層の光導波路形成プロセスの影響で変質するこ
とがある。この原因としては、光導波路形成プロセスで
の熱、並びに光導波路層内のドーパントや水分の該マス
クへの拡散などが考えられる。
【０００９】この変質によって、この異方性エッチング
用マスクはエッチャントに対する耐久性を失う。このた
め、マスクとして機能しなくなり、所望する形状の溝を
得ることができない。
用マスクはエッチャントに対する耐久性を失う。このた
め、マスクとして機能しなくなり、所望する形状の溝を
得ることができない。
【００１０】この結果として、光ファイバをこの溝に高
精度に実装することができないという問題が発生する。
精度に実装することができないという問題が発生する。
【００１１】従って、本発明の目的は、上記問題点を解
消し、光導波路を形成した基板への溝を光導波路形成プ
ロセスの方法如何に依らずに確実に形成し、この溝を使
った光ファイバの実装や光ファイバガイド溝付き基板の
位置決めガイドピン等の実装を高精度に行うことを可能
とする光デバイスの製造方法を提供することにある。
消し、光導波路を形成した基板への溝を光導波路形成プ
ロセスの方法如何に依らずに確実に形成し、この溝を使
った光ファイバの実装や光ファイバガイド溝付き基板の
位置決めガイドピン等の実装を高精度に行うことを可能
とする光デバイスの製造方法を提供することにある。
【００１２】
【課題を解決するための手段】前記目的を達成するた
め、本発明は、基板上に光導波路回路が形成され、前記
基板上の光素子及び光ファイバが光学的に結合するよう
に配置される光デバイスの製造方法において、(a)ドラ
イエッチングに対する耐久性を有する材料からなる第１
の層を基板の溝形成エッチング用マスクの形にパターン
化する工程と、(b)前記パターン化された第１の層をマ
スクとするエッチングにより、基板の溝形成エッチャン
トに対する耐久性を有する材料からなる第２の層を基板
の溝形成エッチング用マスクの形にパターン化する工程
と、(c)前記パターン化された第２の層をマスクとして
前記基板をエッチングすることにより、前記溝を形成す
る工程と、を含むことを特徴とする光デバイスの製造方
法を提供する。
め、本発明は、基板上に光導波路回路が形成され、前記
基板上の光素子及び光ファイバが光学的に結合するよう
に配置される光デバイスの製造方法において、(a)ドラ
イエッチングに対する耐久性を有する材料からなる第１
の層を基板の溝形成エッチング用マスクの形にパターン
化する工程と、(b)前記パターン化された第１の層をマ
スクとするエッチングにより、基板の溝形成エッチャン
トに対する耐久性を有する材料からなる第２の層を基板
の溝形成エッチング用マスクの形にパターン化する工程
と、(c)前記パターン化された第２の層をマスクとして
前記基板をエッチングすることにより、前記溝を形成す
る工程と、を含むことを特徴とする光デバイスの製造方
法を提供する。
【００１３】
【作用】本発明の原理・作用を以下に説明する。本発明
においては、ドライエッチングにより光導波路端面の形
成及び基板のエッチング面の露出を同時に行う。この際
に、ドライエッチングに対する耐久性を有し、且つ溝形
成用マスクの形にパターン化されている第１の層は、そ
の下にある第２の層のドライエッチング加工のためのマ
スクとして機能する。このため、第２の層は溝形成エッ
チング用マスクパターンの形に残る。この第２の層の材
料は基板のエッチャントに対して耐久性を有する。
においては、ドライエッチングにより光導波路端面の形
成及び基板のエッチング面の露出を同時に行う。この際
に、ドライエッチングに対する耐久性を有し、且つ溝形
成用マスクの形にパターン化されている第１の層は、そ
の下にある第２の層のドライエッチング加工のためのマ
スクとして機能する。このため、第２の層は溝形成エッ
チング用マスクパターンの形に残る。この第２の層の材
料は基板のエッチャントに対して耐久性を有する。
【００１４】以上により、元々エッチャントに対する耐
久性のない材料、または該第１の層の上部での導波路形
成プロセスに付随しておこる変質により基板エッチャン
トに対する耐久性を失う材料を、第１の層として使用し
ても溝形成用のパターンを損傷なしに形成できる。
久性のない材料、または該第１の層の上部での導波路形
成プロセスに付随しておこる変質により基板エッチャン
トに対する耐久性を失う材料を、第１の層として使用し
ても溝形成用のパターンを損傷なしに形成できる。
【００１５】よって、溝形成マスクを光導波路回路形成
プロセス方法に依存せずに高精度かつ確実に形成するこ
とができる。
プロセス方法に依存せずに高精度かつ確実に形成するこ
とができる。
【００１６】また、第１の層の材料に高周波特性などの
電気的特性のよい金属などの材料を用いることで、Ｓｉ
などの基板と絶縁された電気配線を形成することができ
る。
電気的特性のよい金属などの材料を用いることで、Ｓｉ
などの基板と絶縁された電気配線を形成することができ
る。
【００１７】
【発明の実施の形態】本発明の実施形態について図面を
参照して以下に詳細に説明をする。
参照して以下に詳細に説明をする。
【００１８】図１は、本発明の一実施形態に係る光デバ
イスの製造方法の工程の一例を工程順に説明するための
図である。
イスの製造方法の工程の一例を工程順に説明するための
図である。
【００１９】まず、第２の層２をＳｉなどの基板１上に
成膜する。この第２の層２の材料としては、基板１の溝
形成エッチングに用いるエッチャントに対して耐久性を
持つもの、例えばＳｉＯ2等を主成分とする石英系ガラ
スが用いられる。
成膜する。この第２の層２の材料としては、基板１の溝
形成エッチングに用いるエッチャントに対して耐久性を
持つもの、例えばＳｉＯ2等を主成分とする石英系ガラ
スが用いられる。
【００２０】第２の層２をなすＳｉＯ2膜の形成方法と
しては、ＣＶＤ法やスパッタ法を用いても本発明の目的
とする効果は得られる。
しては、ＣＶＤ法やスパッタ法を用いても本発明の目的
とする効果は得られる。
【００２１】しかしながら、Ｓｉ基板１をＨ2Ｏ雰囲気
中でアニールすることなどにより形成した熱酸化ＳｉＯ
2膜は、上記エッチャントに対する耐久性がＣＶＤ膜や
スパッタ膜より強い。このため、膜厚を薄くしても後の
工程における基板エッチング用のマスクとして機能す
る。
中でアニールすることなどにより形成した熱酸化ＳｉＯ
2膜は、上記エッチャントに対する耐久性がＣＶＤ膜や
スパッタ膜より強い。このため、膜厚を薄くしても後の
工程における基板エッチング用のマスクとして機能す
る。
【００２２】一方、後の工程において基板エッチングの
直前に、ＳｉＯ2膜をエッチングによって溝形成エッチ
ング用マスクの形状にパターン化するときのことを考慮
すると、ＳｉＯ2膜の膜厚を薄くする方が、この膜のサ
イドエッチが少なくなるので、パターン形成精度が高く
なる。
直前に、ＳｉＯ2膜をエッチングによって溝形成エッチ
ング用マスクの形状にパターン化するときのことを考慮
すると、ＳｉＯ2膜の膜厚を薄くする方が、この膜のサ
イドエッチが少なくなるので、パターン形成精度が高く
なる。
【００２３】以上の理由からＣＶＤ膜やスパッタ膜より
も好ましくは熱酸化ＳｉＯ2膜を用いる方がよい。
も好ましくは熱酸化ＳｉＯ2膜を用いる方がよい。
【００２４】第２の層２として熱酸化ＳｉＯ2を用いた
場合、後の工程でＫＯＨをエッチャントとして溝形成す
る際の、ＳｉＯ2とＳｉの選択比を考えて、膜厚は通常
およそ100ｎｍ（１０００オングストローム）から１μ
ｍにする。
場合、後の工程でＫＯＨをエッチャントとして溝形成す
る際の、ＳｉＯ2とＳｉの選択比を考えて、膜厚は通常
およそ100ｎｍ（１０００オングストローム）から１μ
ｍにする。
【００２５】さらに、第２の層２の他の材料として、上
記ＳｉＯ2の代わりにＳｉ基板１をＮＨ3雰囲気中でアニ
ールすることによって形成される熱窒化Ｓｉ3Ｎ4または
ＣＶＤ法やスパッタ法によるＳｉ3Ｎ4を用いることも可
能である。
記ＳｉＯ2の代わりにＳｉ基板１をＮＨ3雰囲気中でアニ
ールすることによって形成される熱窒化Ｓｉ3Ｎ4または
ＣＶＤ法やスパッタ法によるＳｉ3Ｎ4を用いることも可
能である。
【００２６】次に、第１の層３をスパッタ法や蒸着法な
どにより成膜する。
どにより成膜する。
【００２７】この第１の層３はＣxＦy系やＣxＣｌy系な
どの反応性ガスのイオン、ラジカルや中性分子によるド
ライエッチングに対してエッチレートが光導波路層と比
較して十分に低い（選択比の高い）材料からなる。具体
的には例えば厚さ数百ｎｍ（数千オングストローム）〜
１μｍ程度のＡｕ、Ａｌ、Ｗ、ＷＳｉ、Ｃｒの膜などを
用いることができる。
どの反応性ガスのイオン、ラジカルや中性分子によるド
ライエッチングに対してエッチレートが光導波路層と比
較して十分に低い（選択比の高い）材料からなる。具体
的には例えば厚さ数百ｎｍ（数千オングストローム）〜
１μｍ程度のＡｕ、Ａｌ、Ｗ、ＷＳｉ、Ｃｒの膜などを
用いることができる。
【００２８】そして、この第１の層３をフォトリソグラ
フィ法と化学薬品を用いたウェットエッチング法やＡｒ
イオンプラズマを使ったＥＣＲプラズマエッチング法な
どにより、図１（Ａ）に示すように、所望の溝形成エッ
チング用マスクの形（３ａ参照）にパターン化する。
フィ法と化学薬品を用いたウェットエッチング法やＡｒ
イオンプラズマを使ったＥＣＲプラズマエッチング法な
どにより、図１（Ａ）に示すように、所望の溝形成エッ
チング用マスクの形（３ａ参照）にパターン化する。
【００２９】上記のような金属材料を第１の層３に用い
た場合、この第１の層３を高速信号領域を扱える電気配
線層としても用いることができる。
た場合、この第１の層３を高速信号領域を扱える電気配
線層としても用いることができる。
【００３０】図２に示すように、溝形成エッチング用マ
スクのパターン８ａとは別に所望の電気配線パターン１
１の形に第１の層３をパターン化することによって、Ｓ
ｉなどの基板１から絶縁された電気配線を形成すること
ができる。
スクのパターン８ａとは別に所望の電気配線パターン１
１の形に第１の層３をパターン化することによって、Ｓ
ｉなどの基板１から絶縁された電気配線を形成すること
ができる。
【００３１】そして、第２の層２及びパターン化された
第１の層３の上に光導波路を形成する（図１（Ｂ）参
照）。この光導波路の形成は、例えばＰ、Ｇｅ、Ｂなど
を含有する石英系ガラスからなる光導波路層クラッド層
及び光導波路コア層のＣＶＤ法や火災堆積法などを用い
た成膜と、ＲＩＥドライエッチング法などによる光導波
路コア層のエッチングを組み合わせることにより行う。
第１の層３の上に光導波路を形成する（図１（Ｂ）参
照）。この光導波路の形成は、例えばＰ、Ｇｅ、Ｂなど
を含有する石英系ガラスからなる光導波路層クラッド層
及び光導波路コア層のＣＶＤ法や火災堆積法などを用い
た成膜と、ＲＩＥドライエッチング法などによる光導波
路コア層のエッチングを組み合わせることにより行う。
【００３２】この光導波路層は、通常は、図１（Ｂ）に
示すように、光導波路下層クラッド４ｃの上の光導波路
コア４ａが光導波路上層クラッド４ｄで埋め込まれた構
成とする。
示すように、光導波路下層クラッド４ｃの上の光導波路
コア４ａが光導波路上層クラッド４ｄで埋め込まれた構
成とする。
【００３３】具体的な光導波路の寸法は、例えば光導波
路下層クラッド４ｃの厚さを１０〜２０μｍ、光導波路
コア４ａのコア断面を５×５μｍ程度の方形状、光導波
路上層クラッド層４ｄの厚さを１０μｍ程度とすること
が好ましい。
路下層クラッド４ｃの厚さを１０〜２０μｍ、光導波路
コア４ａのコア断面を５×５μｍ程度の方形状、光導波
路上層クラッド層４ｄの厚さを１０μｍ程度とすること
が好ましい。
【００３４】また、比屈折率差Δｎが例えば５％程度に
なるように、コア（光導波路コア４ａ）の屈折率はクラ
ッド（光導波路下層、上層クラッド４ｃ、４ｄ）に対し
てわずかに高く設定して、シングルモード光導波路とす
る。
なるように、コア（光導波路コア４ａ）の屈折率はクラ
ッド（光導波路下層、上層クラッド４ｃ、４ｄ）に対し
てわずかに高く設定して、シングルモード光導波路とす
る。
【００３５】なお、この発明に係る製造方法において
は、光導波路はシングルモードに限定されるものではな
く、マルチモード光導波路としてもよいことはいうまで
もない。また、光導波路の材料としては、石英系ガラス
にのみ限定されるものでなく、例えばＰＭＭＡなどやフ
ッ素ポリイミドなどを用いることもあり得る。
は、光導波路はシングルモードに限定されるものではな
く、マルチモード光導波路としてもよいことはいうまで
もない。また、光導波路の材料としては、石英系ガラス
にのみ限定されるものでなく、例えばＰＭＭＡなどやフ
ッ素ポリイミドなどを用いることもあり得る。
【００３６】次に、形成した光導波路層４の上に光導波
路端面形成用マスク５を形成する。この光導波路端面形
成用マスク５は、例えば、厚さが数十から数百ｎｍ（数
百〜数千オングストローム）のＣｒ、Ｔｉなどの金属と
その上に厚さ数μｍ〜数十μｍ程度のフォトレジストを
積層し、これをフォトリソグラフィなどによって所望の
マスクパターンの形に残すことによって形成する。ま
た、この光導波路端面形成用マスク５の形成位置は、基
板１に溝を設ける位置を避けて、図１（Ｃ）に示すよう
に、光導波路層４のうち残したい部分の上部を覆うよう
にすればよい。
路端面形成用マスク５を形成する。この光導波路端面形
成用マスク５は、例えば、厚さが数十から数百ｎｍ（数
百〜数千オングストローム）のＣｒ、Ｔｉなどの金属と
その上に厚さ数μｍ〜数十μｍ程度のフォトレジストを
積層し、これをフォトリソグラフィなどによって所望の
マスクパターンの形に残すことによって形成する。ま
た、この光導波路端面形成用マスク５の形成位置は、基
板１に溝を設ける位置を避けて、図１（Ｃ）に示すよう
に、光導波路層４のうち残したい部分の上部を覆うよう
にすればよい。
【００３７】この後に、光導波路端面形成用マスク５に
覆われていない部分について、光導波路層４及び第２の
層２をエッチングする。このエッチングは基板面７が露
出するまで行い、光導波路の端面６を形成する（図１
（Ｄ）参照）。
覆われていない部分について、光導波路層４及び第２の
層２をエッチングする。このエッチングは基板面７が露
出するまで行い、光導波路の端面６を形成する（図１
（Ｄ）参照）。
【００３８】なお、石英系ガラスからなる導波路層４を
例にとると、上記のエッチングはサイドエッチを少なく
するために、通常、例えばＣxＦy系やＣxＣｌy系の反応
性ガスのイオン、ラジカルや中性分子を用いたドライエ
ッチングにより行う。この時、基板１への溝形成エッチ
ング用マスクのパターン８の形に形成されている第１の
層３（３ａ）は、光導波路層４と比較して、上記反応性
ガスによるドライエッチングによるエッチレートが十分
に低い（選択比の高い）材料から成るので、エッチング
が殆ど行われず、ドライエッチングのマスクとして残
る。
例にとると、上記のエッチングはサイドエッチを少なく
するために、通常、例えばＣxＦy系やＣxＣｌy系の反応
性ガスのイオン、ラジカルや中性分子を用いたドライエ
ッチングにより行う。この時、基板１への溝形成エッチ
ング用マスクのパターン８の形に形成されている第１の
層３（３ａ）は、光導波路層４と比較して、上記反応性
ガスによるドライエッチングによるエッチレートが十分
に低い（選択比の高い）材料から成るので、エッチング
が殆ど行われず、ドライエッチングのマスクとして残
る。
【００３９】この結果、その下層の第２の層２も、図１
（Ｄ）に示すように、基板１の溝形成エッチング用マス
ク８の形にパターン化される。
（Ｄ）に示すように、基板１の溝形成エッチング用マス
ク８の形にパターン化される。
【００４０】このパターン化された第２の層２ａは、好
ましくは、ＳｉＯ2などを主成分とする石英系ガラス材
料からなるので、基板のエッチャント（例えばＫＯＨ水
溶液など）に対してＳｉなどの基板１よりもエッチレー
トが著しく小さい。このエッチレートは、第２の層２
が、Ｓｉ熱酸化膜であるかＣＶＤ堆積膜であるかスパッ
タ膜かなどといった膜形成方法や膜中の不純物濃度にも
依存するが、例えば第２の層２に熱酸化ＳｉＯ2、エッ
チャントにＫＯＨを用いた場合、エッチレートの比はお
よそＳｉ：ＳｉＯ2＝数百〜１０００：１程度である。
このため、パターン化された第２の層２は基板１への溝
形成エッチング用のマスクとして使える。
ましくは、ＳｉＯ2などを主成分とする石英系ガラス材
料からなるので、基板のエッチャント（例えばＫＯＨ水
溶液など）に対してＳｉなどの基板１よりもエッチレー
トが著しく小さい。このエッチレートは、第２の層２
が、Ｓｉ熱酸化膜であるかＣＶＤ堆積膜であるかスパッ
タ膜かなどといった膜形成方法や膜中の不純物濃度にも
依存するが、例えば第２の層２に熱酸化ＳｉＯ2、エッ
チャントにＫＯＨを用いた場合、エッチレートの比はお
よそＳｉ：ＳｉＯ2＝数百〜１０００：１程度である。
このため、パターン化された第２の層２は基板１への溝
形成エッチング用のマスクとして使える。
【００４１】なお、上記ドライエッチングにおいて、例
えば垂直性に優れた反応性イオンエッチング（ＲＩＥ）
法を用いることによってサイドエッチが少なくなるの
で、溝形成エッチング用マスク８を元のパターンに忠実
に高精度に形成することができる。
えば垂直性に優れた反応性イオンエッチング（ＲＩＥ）
法を用いることによってサイドエッチが少なくなるの
で、溝形成エッチング用マスク８を元のパターンに忠実
に高精度に形成することができる。
【００４２】この結果、図１（Ｄ）の溝形成部１０にお
いて基板１の溝形成エッチング用マスク８が形成され、
マスク以外の箇所には基板面７が露出していることにな
る。
いて基板１の溝形成エッチング用マスク８が形成され、
マスク以外の箇所には基板面７が露出していることにな
る。
【００４３】また、上記ドライエッチングの工程の一部
をウェットエッチングに置き換える方法を用いることも
可能である。
をウェットエッチングに置き換える方法を用いることも
可能である。
【００４４】すなわち、例えば石英ガラス系光導波路を
エッチングする場合、まず、バッファード弗酸（弗化ア
ンモニウムと弗化水素の混合水溶液）を用いたウェット
エッチングなどによって、図１（Ｆ）に示すように、あ
る程度の深さまで光導波路層４のエッチングを行う。た
だし、この場合の「ある程度の深さ」とは、第２の層２
が露出しない程度の深さをいう。具体的には、光導波路
層の厚さやエッチング速度のばらつきを考慮して通常数
十ｎｍ（数百オングストローム）〜１μｍ程度の光導波
路層を残しておく。そして、このウェットエッチングの
後に、ドライエッチングを行う。この結果、基板の溝形
成エッチング用マスク８が高精度に形成することができ
る。
エッチングする場合、まず、バッファード弗酸（弗化ア
ンモニウムと弗化水素の混合水溶液）を用いたウェット
エッチングなどによって、図１（Ｆ）に示すように、あ
る程度の深さまで光導波路層４のエッチングを行う。た
だし、この場合の「ある程度の深さ」とは、第２の層２
が露出しない程度の深さをいう。具体的には、光導波路
層の厚さやエッチング速度のばらつきを考慮して通常数
十ｎｍ（数百オングストローム）〜１μｍ程度の光導波
路層を残しておく。そして、このウェットエッチングの
後に、ドライエッチングを行う。この結果、基板の溝形
成エッチング用マスク８が高精度に形成することができ
る。
【００４５】そして、溝形成エッチング用マスク８を用
いて基板１のエッチングを行うことによって、基板１に
溝９を形成する（図１（Ｅ）参照）。
いて基板１のエッチングを行うことによって、基板１に
溝９を形成する（図１（Ｅ）参照）。
【００４６】溝形成の例として、Ｓｉ基板の異方性エッ
チングをする場合、エッチャントにはＫＯＨ、ＮａＯ
Ｈ、ＣｓＯＨ水溶液やエチレンジアミン・ピロカテコー
ル混合水溶液やヒドラジン等を用いればよい。
チングをする場合、エッチャントにはＫＯＨ、ＮａＯ
Ｈ、ＣｓＯＨ水溶液やエチレンジアミン・ピロカテコー
ル混合水溶液やヒドラジン等を用いればよい。
【００４７】最後に、得られた溝９をガイド溝として光
ファイバを実装する。
ファイバを実装する。
【００４８】以上のような製造方法をとることで、第１
の層３として、元々エッチャントに対する耐久性のない
材料、または第１の層３の上部での導波路形成プロセス
における変質によって基板用エッチャントに対する耐久
性を失う材料を使用した場合でも、第２の層２から成る
溝形成エッチング用マスク８を光導波路形成プロセス方
法に依存せずに高精度にかつ確実に形成することができ
る。
の層３として、元々エッチャントに対する耐久性のない
材料、または第１の層３の上部での導波路形成プロセス
における変質によって基板用エッチャントに対する耐久
性を失う材料を使用した場合でも、第２の層２から成る
溝形成エッチング用マスク８を光導波路形成プロセス方
法に依存せずに高精度にかつ確実に形成することができ
る。
【００４９】また、第１の層３の材料に高周波特性など
の電気的特性の優れた金属などの材料を用いることで、
Ｓｉなどの基板１と絶縁された電気配線を形成できると
いう利点を有することも本発明の実施形態の特徴であ
る。
の電気的特性の優れた金属などの材料を用いることで、
Ｓｉなどの基板１と絶縁された電気配線を形成できると
いう利点を有することも本発明の実施形態の特徴であ
る。
【００５０】実際に、第２の層２の熱酸化ＳｉＯ2膜を
形成したＳｉ基板上に、第１の層３のＷＳｉ膜をＶ溝形
成エッチング用マスクの形にパターン化し、この上層に
石英系ガラス光導波路４を形成した。
形成したＳｉ基板上に、第１の層３のＷＳｉ膜をＶ溝形
成エッチング用マスクの形にパターン化し、この上層に
石英系ガラス光導波路４を形成した。
【００５１】そして、この光導波路層４と第２の層２の
うちＶ溝形成部である所望の部分をバッファード弗酸と
ＲＩＥドライエッチングにより除去したところ、第２の
層２はフォトリソグラフィの精度と同等のサブμｍ程度
の精度でパターン化された。
うちＶ溝形成部である所望の部分をバッファード弗酸と
ＲＩＥドライエッチングにより除去したところ、第２の
層２はフォトリソグラフィの精度と同等のサブμｍ程度
の精度でパターン化された。
【００５２】これをもとにイソプロピルアルコールを添
加したＫＯＨ水溶液中によってＳｉ基板１の異方性エッ
チングを行った。第２の層２の熱酸化ＳｉＯ2膜による
Ｖ溝形成エッチング用マスク（２ａ）は、上記の異方性
エッチャントに浸けることによる形状崩れは殆どなく、
高精度なマスクとして機能した。この結果、約９５％以
上の歩留まりで所望のＶ溝が得られた。
加したＫＯＨ水溶液中によってＳｉ基板１の異方性エッ
チングを行った。第２の層２の熱酸化ＳｉＯ2膜による
Ｖ溝形成エッチング用マスク（２ａ）は、上記の異方性
エッチャントに浸けることによる形状崩れは殆どなく、
高精度なマスクとして機能した。この結果、約９５％以
上の歩留まりで所望のＶ溝が得られた。
【００５３】ただし、このままだと、異方性エッチング
によって現れる、Ｓｉ（１１１）面のうち、光導波路部
の端面６が縁となる（１１１）面１４（図１（Ｅ）、及
び図３参照）に光ファイバ端がぶつかることによって、
光ファイバ端を光導波路部の端面６に完全に当接させる
ことができない。
によって現れる、Ｓｉ（１１１）面のうち、光導波路部
の端面６が縁となる（１１１）面１４（図１（Ｅ）、及
び図３参照）に光ファイバ端がぶつかることによって、
光ファイバ端を光導波路部の端面６に完全に当接させる
ことができない。
【００５４】このため、図３に示すように、ダイシング
ソー等で、Ｖ溝形成部１０ａと光導波路部１３との間
に、溝幅１００〜２００μｍ程度のＶ溝よりも深い切削
溝１５を設けて、光ファイバ端（不図示）が斜めにぶつ
かる（１１１）面１４を除去した（図中１５ａが除去さ
れる部分の断面形状を示す）。
ソー等で、Ｖ溝形成部１０ａと光導波路部１３との間
に、溝幅１００〜２００μｍ程度のＶ溝よりも深い切削
溝１５を設けて、光ファイバ端（不図示）が斜めにぶつ
かる（１１１）面１４を除去した（図中１５ａが除去さ
れる部分の断面形状を示す）。
【００５５】この後に、Ｖ溝９ａに光ファイバを実装す
ることによって石英系ガラス光導波路と光ファイバの無
調整実装ができた。
ることによって石英系ガラス光導波路と光ファイバの無
調整実装ができた。
【００５６】なお、本発明は、光導波路を形成する同一
基板上に光ファイバ実装用のガイド溝を設ける場合にの
み限定されるものではない。例えば、光導波路を形成す
る基板とは別にＶ溝などの光ファイバガイド溝を形成す
る基板を用意し、基板相互の位置合わせ用ガイドピンを
実装する溝を、光導波路を形成する基板に設ける場合に
も本発明は同様にして適用することができる。
基板上に光ファイバ実装用のガイド溝を設ける場合にの
み限定されるものではない。例えば、光導波路を形成す
る基板とは別にＶ溝などの光ファイバガイド溝を形成す
る基板を用意し、基板相互の位置合わせ用ガイドピンを
実装する溝を、光導波路を形成する基板に設ける場合に
も本発明は同様にして適用することができる。
【００５７】また、本発明の上記実施形態における基板
の溝については、主に（１００）Ｓｉ基板の異方性エッ
チングによって形成するＶ溝を想定して説明したが、エ
ッチングによって基板に溝形状が得られればよいのであ
るから、本発明において用いられるＳｉ基板としては、
例えば（１１０）基板の場合もあり得る。（１１０）基
板を用いた場合、溝形状はＶ字状にはならないが、この
場合でも、本発明に従う製造方法によって、確実かつ高
精度に溝形成エッチング用のマスクが形成されるからで
ある。
の溝については、主に（１００）Ｓｉ基板の異方性エッ
チングによって形成するＶ溝を想定して説明したが、エ
ッチングによって基板に溝形状が得られればよいのであ
るから、本発明において用いられるＳｉ基板としては、
例えば（１１０）基板の場合もあり得る。（１１０）基
板を用いた場合、溝形状はＶ字状にはならないが、この
場合でも、本発明に従う製造方法によって、確実かつ高
精度に溝形成エッチング用のマスクが形成されるからで
ある。
【００５８】また、基板の材料に関してもＳｉに限定さ
れることはない。適切なエッチャントを選ぶことによ
り、例えば、ＩｎＰやＧａＡｓ結晶などの基板を用いる
場合においても適用できる。
れることはない。適切なエッチャントを選ぶことによ
り、例えば、ＩｎＰやＧａＡｓ結晶などの基板を用いる
場合においても適用できる。
【００５９】以上、本発明の実施の形態を説明したが、
本発明は、上記したように、この実施の形態にのみ限定
されるものではなく、本発明の原理に準ずる各種形態及
び変形を含むことは勿論である。
本発明は、上記したように、この実施の形態にのみ限定
されるものではなく、本発明の原理に準ずる各種形態及
び変形を含むことは勿論である。
【００６０】
【発明の効果】以上説明したように、本発明によれば、
光ファイバなどを実装するためのガイド溝を光導破路形
成プロセス方法に依存せずに確実に、かつ高精度に基板
へ形成することができるという効果を有する。このた
め、光導波路を形成した基板上に光ファイバを高精度に
無調整で実装できることができるため、量産によるデバ
イスの製造コスト低減が期待できる。
光ファイバなどを実装するためのガイド溝を光導破路形
成プロセス方法に依存せずに確実に、かつ高精度に基板
へ形成することができるという効果を有する。このた
め、光導波路を形成した基板上に光ファイバを高精度に
無調整で実装できることができるため、量産によるデバ
イスの製造コスト低減が期待できる。
【００６１】また、本発明においては、第１の層の材料
に高周波特性などの電気的特性のよい金属などの材料を
用いることにより、Ｓｉなどの基板と絶縁された電気配
線も同一基板におけるデバイス製造工程によって形成す
ることができるため、量産による製造コスト低減がさら
に期待できる。
に高周波特性などの電気的特性のよい金属などの材料を
用いることにより、Ｓｉなどの基板と絶縁された電気配
線も同一基板におけるデバイス製造工程によって形成す
ることができるため、量産による製造コスト低減がさら
に期待できる。
【図１】本発明の一実施形態に係る光デバイスの製造方
法を工程順に模式的に説明するための図である。
法を工程順に模式的に説明するための図である。
【図２】本発明の一実施形態に係る光デバイスの製造方
法において、溝形成エッチング用マスクのパターンと電
気配線パターンが一括に形成された状態を示す図であ
る。
法において、溝形成エッチング用マスクのパターンと電
気配線パターンが一括に形成された状態を示す図であ
る。
【図３】本発明の一実施形態において、Ｖ溝形成部と光
導波路部の間に切断溝を設けた後の光デバイスの形状を
光導波路に垂直かつ基板面に平行な方向から見た模式図
である。
導波路部の間に切断溝を設けた後の光デバイスの形状を
光導波路に垂直かつ基板面に平行な方向から見た模式図
である。
【図４】従来の技術における溝形成エッチング用マスク
の製造方法の一例を説明するための図である。
の製造方法の一例を説明するための図である。
１ 基板 ２ 基板の溝形成エッチャントに対する耐久性を有する
材料からなる第２の層 ２ａ パターン化された第２の層 ３ ドライエッチングに対する耐久性を有する材料から
なる第１の層 ３ａ パターン化された第１の層 ４ 光導波路層 ４ａ 光導波路コア ４ｂ 光導波路クラッド ４ｃ 光導波路下層クラッド ４ｄ 光導波路上層クラッド ５ 光導波路端面形成用マスク ６ 光導波路端面 ６ａ 光導波路コア端面 ７ 基板面 ７ａ Ｓｉ基板面 ８ 溝形成エッチング用マスク ８ａ 溝形成用エッチング用マスクのパターン ９ 溝 ９ａ Ｖ溝 １０ 溝形成部 １０ａ Ｖ溝形成部 １１ 電気配線パターン １２ Ｖ溝形成エッチング用マット １３ 光導波路部 １４ 光導波路部の端面６が縁となる（１１１）面 １５ 切削溝 １５ａ 除去される部分
材料からなる第２の層 ２ａ パターン化された第２の層 ３ ドライエッチングに対する耐久性を有する材料から
なる第１の層 ３ａ パターン化された第１の層 ４ 光導波路層 ４ａ 光導波路コア ４ｂ 光導波路クラッド ４ｃ 光導波路下層クラッド ４ｄ 光導波路上層クラッド ５ 光導波路端面形成用マスク ６ 光導波路端面 ６ａ 光導波路コア端面 ７ 基板面 ７ａ Ｓｉ基板面 ８ 溝形成エッチング用マスク ８ａ 溝形成用エッチング用マスクのパターン ９ 溝 ９ａ Ｖ溝 １０ 溝形成部 １０ａ Ｖ溝形成部 １１ 電気配線パターン １２ Ｖ溝形成エッチング用マット １３ 光導波路部 １４ 光導波路部の端面６が縁となる（１１１）面 １５ 切削溝 １５ａ 除去される部分
─────────────────────────────────────────────────────
【手続補正書】
【提出日】平成８年２月２０日
【手続補正１】
【補正対象書類名】明細書
【補正対象項目名】０００３
【補正方法】変更
【補正内容】
【０００３】例えば特開平６−３４７６５５号公報に記
載されているように、異方性エッチング液への耐久性を
有しかつ電気配線層としても利用できるＡｕ、Ａｌ、
Ｗ、ＷＳｉといった金属などの材料を用いて、Ｖ溝形成
エッチング用マスク及び電気配線をＳｉ基板上に形成
し、この上層に石英系ガラス材料などからなる光導波路
を形成する方法がある。なお、上記公報には、光導波路
が形成された基板上に光部品及び電子デバイスを搭載す
る光デバイスについて段差プロセスを無くすことで光部
品と光導波路との光学的高効率結合を可能とさせ、電子
デバイスの電気配線並びにパッド等の形成も含めて全て
の製造工程が基板スケールでの量産製造を可能とするこ
とにより低コストな光デバイス製造方法を提供すること
を目的として、光ファイバ及び光半導体素子等の光部品
を位置決め固定するためのマーカ、光導波路の光軸を設
定するためのマーカ、溝形成用マスクパターン、光部品
用及び電子デバイス用の電気配線、並びにパッドを光導
波路を形成する前に基板に形成することを特徴とする光
デバイスの製造方法が提案されている。
載されているように、異方性エッチング液への耐久性を
有しかつ電気配線層としても利用できるＡｕ、Ａｌ、
Ｗ、ＷＳｉといった金属などの材料を用いて、Ｖ溝形成
エッチング用マスク及び電気配線をＳｉ基板上に形成
し、この上層に石英系ガラス材料などからなる光導波路
を形成する方法がある。なお、上記公報には、光導波路
が形成された基板上に光部品及び電子デバイスを搭載す
る光デバイスについて段差プロセスを無くすことで光部
品と光導波路との光学的高効率結合を可能とさせ、電子
デバイスの電気配線並びにパッド等の形成も含めて全て
の製造工程が基板スケールでの量産製造を可能とするこ
とにより低コストな光デバイス製造方法を提供すること
を目的として、光ファイバ及び光半導体素子等の光部品
を位置決め固定するためのマーカ、光導波路の光軸を設
定するためのマーカ、溝形成用マスクパターン、光部品
用及び電子デバイス用の電気配線、並びにパッドを光導
波路を形成する前に基板に形成することを特徴とする光
デバイスの製造方法が提案されている。
【手続補正２】
【補正対象書類名】明細書
【補正対象項目名】００３１
【補正方法】変更
【補正内容】
【００３１】そして、第２の層２及びパターン化された
第１の層３の上に光導波路を形成する（図１（Ｂ）参
照）。この光導波路の形成は、例えばＰ、Ｇｅ、Ｂなど
を含有する石英系ガラスからなる光導波路層クラッド層
及び光導波路コア層のＣＶＤ法や火炎堆積法などを用い
た成膜と、ＲＩＥドライエッチング法などによる光導波
路コア層のエッチングを組み合わせることにより行う。
第１の層３の上に光導波路を形成する（図１（Ｂ）参
照）。この光導波路の形成は、例えばＰ、Ｇｅ、Ｂなど
を含有する石英系ガラスからなる光導波路層クラッド層
及び光導波路コア層のＣＶＤ法や火炎堆積法などを用い
た成膜と、ＲＩＥドライエッチング法などによる光導波
路コア層のエッチングを組み合わせることにより行う。
【手続補正３】
【補正対象書類名】明細書
【補正対象項目名】００６０
【補正方法】変更
【補正内容】
【００６０】
【発明の効果】以上説明したように、本発明によれば、
光ファイバなどを実装するためのガイド溝を光導波路形
成プロセス方法に依存せずに確実に、かつ高精度に基板
へ形成することができるという効果を有する。このた
め、光導波路を形成した基板上に光ファイバを高精度に
無調整で実装できるため、量産によるデバイスの製造コ
スト低減が期待できる。
光ファイバなどを実装するためのガイド溝を光導波路形
成プロセス方法に依存せずに確実に、かつ高精度に基板
へ形成することができるという効果を有する。このた
め、光導波路を形成した基板上に光ファイバを高精度に
無調整で実装できるため、量産によるデバイスの製造コ
スト低減が期待できる。
【手続補正４】
【補正対象書類名】明細書
【補正対象項目名】符号の説明
【補正方法】変更
【補正内容】
【符号の説明】 １ 基板 ２ 基板の溝形成エッチャントに対する耐久性を有する
材料からなる第２の層 ２ａ パターン化された第２の層 ３ ドライエッチングに対する耐久性を有する材料から
なる第１の層 ３ａ パターン化された第１の層 ４ 光導波路層 ４ａ 光導波路コア ４ｂ 光導波路クラッド ４ｃ 光導波路下層クラッド ４ｄ 光導波路上層クラッド ５ 光導波路端面形成用マスク ６ 光導波路端面 ６ａ 光導波路コア端面 ７ 基板面 ７ａ Ｓｉ基板面 ８ 溝形成エッチング用マスク ８ａ 溝形成用エッチング用マスクのパターン ９ 溝 ９ａ Ｖ溝 １０ 溝形成部 １０ａ Ｖ溝形成部 １１ 電気配線パターン １２ Ｖ溝形成エッチング用マスク １３ 光導波路部 １４ 光導波路部の端面６が縁となる（１１１）面 １５ 切削溝 １５ａ 除去される部分
材料からなる第２の層 ２ａ パターン化された第２の層 ３ ドライエッチングに対する耐久性を有する材料から
なる第１の層 ３ａ パターン化された第１の層 ４ 光導波路層 ４ａ 光導波路コア ４ｂ 光導波路クラッド ４ｃ 光導波路下層クラッド ４ｄ 光導波路上層クラッド ５ 光導波路端面形成用マスク ６ 光導波路端面 ６ａ 光導波路コア端面 ７ 基板面 ７ａ Ｓｉ基板面 ８ 溝形成エッチング用マスク ８ａ 溝形成用エッチング用マスクのパターン ９ 溝 ９ａ Ｖ溝 １０ 溝形成部 １０ａ Ｖ溝形成部 １１ 電気配線パターン １２ Ｖ溝形成エッチング用マスク １３ 光導波路部 １４ 光導波路部の端面６が縁となる（１１１）面 １５ 切削溝 １５ａ 除去される部分
Claims (9)
- 【請求項１】基板上に光導波路回路が形成され、前記基
板上の光素子及び光ファイバが光学的に結合するように
配置される光デバイスの製造方法において、 (a)ドライエッチングに対する耐久性を有する材料から
なる第１の層を基板の溝形成エッチング用マスクの形に
パターン化する工程と、 (b)前記パターン化された第１の層をマスクとするエッ
チングにより、基板の溝形成エッチャントに対する耐久
性を有する材料からなる第２の層を基板の溝形成エッチ
ング用マスクの形にパターン化する工程と、 (c)前記パターン化された第２の層をマスクとして前記
基板をエッチングすることにより、前記溝を形成する工
程と、 を含むことを特徴とする光デバイスの製造方法。 - 【請求項２】前記光導波路を形成した同一基板上に設け
た前記溝に光ファイバを実装してなることを特徴とする
請求項１記載の光デバイスの製造方法。 - 【請求項３】前記基板が（１００）Ｓｉ基板からなり、
かつ、前記光導波路が石英系ガラスからなり、 前記第２の層を基板の溝形成エッチング用マスクの形に
パターン形成する前記工程がドライエッチング工程を含
み、 前記基板に設ける溝を、前記基板の異方性エッチングに
よって形成する、 ことを特徴とする請求項１記載の光デバイスの製造方
法。 - 【請求項４】前記ドライエッチングに対する耐久性を有
する材料からなる前記第１の層が、高周波特性などの電
気的特性の良好な導電部材からなり、前記第１の層が電
気的配線としてパターン形成されてなることを特徴とす
る請求項１記載の光デバイスの製造方法。 - 【請求項５】前記第１の層が、Ｃｒ、Ａｕ、Ｗ、及びＷ
xＳｉ1-x（ｘ＝０〜１）の少なくとも一を含むことを特
徴とする請求項１から４のいずれか一に記載の光デバイ
スの製造方法。 - 【請求項６】前記第２の層が、ＳｉＯ2またはＳｉ3Ｎ4
からなることを特徴とする請求項１から５のいずれか一
に記載の光デバイスの製造方法。 - 【請求項７】前記第２の層が前記基板上に形成され、次
に前記第２の層の上に前記第１の層が形成されることを
特徴とする請求項１から６のいずれか一に記載の光デバ
イスの製造方法。 - 【請求項８】基板上に光導波路回路が形成され、前記基
板上の光素子及び光ファイバが光学的に結合するように
配置される光デバイスの実装構造において、 前記基板上に形成され、該基板の溝形成エッチングに用
いるエッチャントに対する耐久性を有する材料からなる
第２の層と、 前記第２の層の上に形成され、ドライエッチングに対す
る耐久性を有する材料からなる第１の層と、を備え、前
記第１の層及び前記第２の層は前記基板の溝形成のため
のエッチング用マスクの形状にパターン形成され、 パターン形成された前記第２の層をマスクとして前記基
板をエッチングすることにより形成してなる溝を備え、 前記基板上に形成された前記光導波路が、前記基板上に
設けた前記溝に実装された前記光ファイバの光軸と位置
合わせされて光学的に結合してなることを特徴とする光
デバイスの実装構造。 - 【請求項９】前記第２の層が絶縁層からなり、前記第１
の層が導電部材からなり、前記第１の層が所望の電気配
線にパターン形成されてなることを特徴とする請求項８
記載の光デバイスの実装構造。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8021772A JP2964941B2 (ja) | 1996-01-12 | 1996-01-12 | 光デバイスの製造方法及び実装構造 |
| US08/781,810 US5961683A (en) | 1996-01-12 | 1997-01-10 | Method of manufacturing an optical device with a groove accurately formed |
| EP97100436A EP0784216A3 (en) | 1996-01-12 | 1997-01-13 | Method of manufacturing an optical device with a groove accurately formed |
| US09/238,424 US6124080A (en) | 1996-01-12 | 1999-01-28 | Method of manufacturing an optical device with a groove accurately formed |
| US09/361,515 US6108480A (en) | 1996-01-12 | 1999-07-28 | Optical device with a groove accurately formed |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8021772A JP2964941B2 (ja) | 1996-01-12 | 1996-01-12 | 光デバイスの製造方法及び実装構造 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30843398A Division JP3264256B2 (ja) | 1996-01-12 | 1998-10-29 | 光デバイスの製造方法及び実装構造 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09197178A true JPH09197178A (ja) | 1997-07-31 |
| JP2964941B2 JP2964941B2 (ja) | 1999-10-18 |
Family
ID=12064373
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8021772A Expired - Fee Related JP2964941B2 (ja) | 1996-01-12 | 1996-01-12 | 光デバイスの製造方法及び実装構造 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US5961683A (ja) |
| EP (1) | EP0784216A3 (ja) |
| JP (1) | JP2964941B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6671438B2 (en) | 2000-11-01 | 2003-12-30 | Hitachi, Ltd. | Optical waveguide, optical module, and their fabrication method |
| JP2008505355A (ja) * | 2004-06-29 | 2008-02-21 | スリーエム イノベイティブ プロパティズ カンパニー | 一体型整列機構を有する光導波路アセンブリを製造するための方法 |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB9700150D0 (en) | 1997-01-07 | 1997-02-26 | Cambridge Consultants | Hybrid chip process |
| JPH11109184A (ja) * | 1997-09-30 | 1999-04-23 | Kyocera Corp | 光デバイス実装用基板及び光モジュール |
| US6083843A (en) * | 1997-12-16 | 2000-07-04 | Northern Telecom Limited | Method of manufacturing planar lightwave circuits |
| US6090636A (en) * | 1998-02-26 | 2000-07-18 | Micron Technology, Inc. | Integrated circuits using optical waveguide interconnects formed through a semiconductor wafer and methods for forming same |
| US6563814B2 (en) | 1998-04-07 | 2003-05-13 | Northern Telecom Limited | Method and apparatus for controlling the operation of a digital telephone switchboard |
| JP2001021744A (ja) * | 1999-07-07 | 2001-01-26 | Shin Etsu Chem Co Ltd | 光導波路基板の製造方法 |
| US6866426B1 (en) | 2000-04-07 | 2005-03-15 | Shipley Company, L.L.C. | Open face optical fiber array for coupling to integrated optic waveguides and optoelectronic submounts |
| US6848839B2 (en) | 2000-04-07 | 2005-02-01 | Shipley Company, L.L.C. | Methods and devices for coupling optoelectronic packages |
| US7255978B2 (en) * | 2000-05-09 | 2007-08-14 | Shipley Company, L.L.C. | Multi-level optical structure and method of manufacture |
| US6756185B2 (en) * | 2000-05-09 | 2004-06-29 | Shipley Company, L.L.C. | Method for making integrated optical waveguides and micromachined features |
| US6788853B2 (en) * | 2000-06-28 | 2004-09-07 | Shipley Company, L.L.C. | Method for cleaving integrated optic waveguides to provide a smooth waveguide endface |
| JP2002162527A (ja) * | 2000-11-28 | 2002-06-07 | Furukawa Electric Co Ltd:The | 光デバイスおよびその光デバイス用半製品 |
| US6584250B2 (en) * | 2001-02-20 | 2003-06-24 | Industrial Technology Research Institute | Optical fiber alignment element using integrated micro ball lens |
| US6705124B2 (en) * | 2001-06-04 | 2004-03-16 | Lightwave Microsystems Corporation | High-density plasma deposition process for fabricating a top clad for planar lightwave circuit devices |
| WO2003076971A2 (en) * | 2002-03-13 | 2003-09-18 | Kilolambda Ip Limited | Optical energy switching device and method |
| US8106765B1 (en) * | 2007-12-10 | 2012-01-31 | George Lee Ackerson | Electrical power source connection with fault safeguards |
| KR101082788B1 (ko) * | 2009-10-16 | 2011-11-14 | 한국산업기술대학교산학협력단 | 다공성 질화물 반도체 상의 고품질 비극성／반극성 반도체 소자 및 그 제조 방법 |
| JP5925062B2 (ja) * | 2012-06-18 | 2016-05-25 | シチズンホールディングス株式会社 | 光モジュール及び光モジュールの製造方法 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06347665A (ja) * | 1993-06-08 | 1994-12-22 | Nec Corp | 光デバイスの製造方法 |
Family Cites Families (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04313710A (ja) * | 1990-03-14 | 1992-11-05 | Fujitsu Ltd | 光導波路部品の製造方法 |
| US5165959A (en) * | 1990-05-18 | 1992-11-24 | At&T Bell Laboratories | Method of making triazine optical waveguides |
| US5333231A (en) * | 1991-05-02 | 1994-07-26 | Ricoh Company, Ltd. | Wavelength conversion element |
| US5217568A (en) * | 1992-02-03 | 1993-06-08 | Motorola, Inc. | Silicon etching process using polymeric mask, for example, to form V-groove for an optical fiber coupling |
| US5355386A (en) * | 1992-11-17 | 1994-10-11 | Gte Laboratories Incorporated | Monolithically integrated semiconductor structure and method of fabricating such structure |
| JP3484543B2 (ja) * | 1993-03-24 | 2004-01-06 | 富士通株式会社 | 光結合部材の製造方法及び光装置 |
| EP0631159A1 (de) * | 1993-06-18 | 1994-12-28 | Siemens Aktiengesellschaft | Anordnung zur optischen Kopplung eines planaren optischen Wellenleiters und einer optischen Faser und Verfahren zur Herstellung eines für eine solche Anordnung geeigneten planaren Wellenleiters |
| JP2565094B2 (ja) * | 1993-07-19 | 1996-12-18 | 日本電気株式会社 | 光結合構造 |
| JP3302458B2 (ja) * | 1993-08-31 | 2002-07-15 | 富士通株式会社 | 集積化光装置及び製造方法 |
| JPH0829638A (ja) * | 1994-05-12 | 1996-02-02 | Fujitsu Ltd | 光導波路・光ファイバ接続構造及び光導波路・光ファイバ接続方法並びに光導波路・光ファイバ接続に使用される光導波路基板及び同基板の製造方法並びに光導波路・光ファイバ接続に使用されるファイバ基板付き光ファイバ |
| US5471552A (en) * | 1995-02-22 | 1995-11-28 | Industrial Technology Research Institute | Fabrication of static-alignment fiber-guiding grooves for planar lightwave circuits |
-
1996
- 1996-01-12 JP JP8021772A patent/JP2964941B2/ja not_active Expired - Fee Related
-
1997
- 1997-01-10 US US08/781,810 patent/US5961683A/en not_active Expired - Lifetime
- 1997-01-13 EP EP97100436A patent/EP0784216A3/en not_active Withdrawn
-
1999
- 1999-01-28 US US09/238,424 patent/US6124080A/en not_active Expired - Lifetime
- 1999-07-28 US US09/361,515 patent/US6108480A/en not_active Expired - Lifetime
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06347665A (ja) * | 1993-06-08 | 1994-12-22 | Nec Corp | 光デバイスの製造方法 |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6671438B2 (en) | 2000-11-01 | 2003-12-30 | Hitachi, Ltd. | Optical waveguide, optical module, and their fabrication method |
| JP2008505355A (ja) * | 2004-06-29 | 2008-02-21 | スリーエム イノベイティブ プロパティズ カンパニー | 一体型整列機構を有する光導波路アセンブリを製造するための方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US6108480A (en) | 2000-08-22 |
| US6124080A (en) | 2000-09-26 |
| EP0784216A3 (en) | 2000-02-23 |
| US5961683A (en) | 1999-10-05 |
| JP2964941B2 (ja) | 1999-10-18 |
| EP0784216A2 (en) | 1997-07-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH09197178A (ja) | 光デバイスの製造方法及び実装構造 | |
| US7184630B2 (en) | Optical coupling module with self-aligned etched grooves and method for fabricating the same | |
| JP2565094B2 (ja) | 光結合構造 | |
| JP2008505355A (ja) | 一体型整列機構を有する光導波路アセンブリを製造するための方法 | |
| JP2002277661A (ja) | 光導波路デバイスの切り出し方法 | |
| JP2771167B2 (ja) | 光集積回路の実装方法 | |
| JP3264256B2 (ja) | 光デバイスの製造方法及び実装構造 | |
| JPS6325644B2 (ja) | ||
| JP2893093B2 (ja) | ファイバ・ガイド部付き光導波路の製作方法 | |
| EP0762162A1 (en) | Article comprising fiber-to-planar waveguide coupling and method of making the article | |
| US8260095B2 (en) | Optical device, optical system, and method of manufacturing optical device | |
| JP2663841B2 (ja) | 光結合構造の製造方法 | |
| JP2743847B2 (ja) | 光ファイバ実装型光導波路回路及びその製造方法 | |
| JP2982861B2 (ja) | 光結合器及びその製造方法 | |
| JPS61267010A (ja) | 光導波回路及びその製造方法 | |
| JPH0727888B2 (ja) | ドライエツチング方法 | |
| JPH06118256A (ja) | 石英系光導波路部品およびその製造方法 | |
| JPS5933883B2 (ja) | 光ファイバ接続溝の形成方法 | |
| JPH10170773A (ja) | 光デバイス実装基板の作製方法及び光モジュール | |
| JPH05257035A (ja) | 導波路装置の作製方法 | |
| JP3519985B2 (ja) | ハイブリッド光導波回路チップおよびその光学特性の測定方法 | |
| JPH08111518A (ja) | ハイブリッド光集積回路及びその製造方法並びに光伝送モジュール | |
| JPH05257019A (ja) | 導波路装置及びその作製方法 | |
| JP3571843B2 (ja) | ハイブリッド光集積回路の製造方法 | |
| JP2000206353A (ja) | 光導波路素子の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19980929 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990713 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20070813 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080813 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090813 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100813 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110813 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120813 Year of fee payment: 13 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130813 Year of fee payment: 14 |
|
| LAPS | Cancellation because of no payment of annual fees |