JPH09185637A - 半導体集積回路のレイアウト違反検証装置 - Google Patents

半導体集積回路のレイアウト違反検証装置

Info

Publication number
JPH09185637A
JPH09185637A JP7342208A JP34220895A JPH09185637A JP H09185637 A JPH09185637 A JP H09185637A JP 7342208 A JP7342208 A JP 7342208A JP 34220895 A JP34220895 A JP 34220895A JP H09185637 A JPH09185637 A JP H09185637A
Authority
JP
Japan
Prior art keywords
violation
net
display
layout
pattern
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7342208A
Other languages
English (en)
Inventor
幸治 ▲高▼橋
Koji Takahashi
Katsuki Suzuki
勝喜 鈴木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP7342208A priority Critical patent/JPH09185637A/ja
Publication of JPH09185637A publication Critical patent/JPH09185637A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

(57)【要約】 【課題】半導体集積回路における電気的特性違反ネット
の修正作業の期間短縮を図る。 【解決手段】電気的特性の検証を行うため、処理装置内
に、ゲート等の配置情報、レイアウトパターン等の配線
情報、電気的特性の基準値等のライブラリを入力し、ま
た、ディスプレイ上から検証の対象とするネットを指定
し、指定されたネットに対しクロストークノイズ、マイ
グレーション等の電気的特性の計算を行い、計算の結
果、ライブラリに定義された各種制約条件に違反したネ
ットを抽出する。次に、抽出したネットの違反の種類及
び違反のレベルにより、表示する色、輝度、模様、線の
太さ等を決定する(ステップ105)。制約条件に違反
していないネットのレイアウトパターンを通常の色、輝
度、模様、線の太さでディスプレイに表示し、抽出した
違反ネットのレイアウトパターンをステップ105で決
定した色、輝度、模様、線の太さでディスプレイに表示
する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、電気的特性考慮配
線方式に係り、特に、高速動作する半導体集積回路等の
電気的特性違反ネットの検証作業、及び違反ネットの修
正作業を容易にするために好適なレイアウト違反検証装
置である。
【0002】
【従来の技術】レイアウトパターンの表示装置に関する
従来技術としては、例えば、特開平06−231207
号公報等に記載された技術が知られている。
【0003】この従来技術は、シミュレーション手段に
て交流と直流とに区分された信号線に対するレイアウト
パターンを、色分けして表示することにより、初心者で
もクロストークの影響を考慮した設計を可能とするとい
うものである。
【0004】
【発明が解決しようとする課題】前記従来技術は、交流
と直流の信号線を色分けして表示しているだけで、クロ
ストークノイズの検証を行っている訳ではなく、違反ネ
ットの識別は出来ない。
【0005】本発明の目的は、電気的特性の制約条件に
違反したネットの識別を容易に可能とし、周囲のネット
との相対的関連の認識を容易に可能とすることにより、
違反ネットの修正方法の決定を容易に可能とするレイア
ウト違反検証装置を提供することにある。
【0006】
【課題を解決するための手段】本発明によれば前記目的
は、レイアウト検証の対象とするネットの指定や、表示
する違反の種類や違反レベル、違反ネットを表示する際
の色や模様等の指定を、ディスプレイ上で可能とする手
段と、指定されたネットのレイアウトパターンに対し、
クロストークノイズ、マイグレーション等の電気的特性
の検証を行う手段と、検証の結果、半導体のプロセス及
び回路素子の動作周波数等から決まる各制約条件に違反
しているネットを抽出する手段と、違反の種類及び違反
のレベルにより、表示する際の色、輝度、模様及び線の
太さを決定する手段と、各ネットのレイアウトパターン
を決められた色、輝度、模様及び線の太さでディスプレ
イ上に表示する手段とを備える事により達成される。
【0007】本発明は、各ネットのレイアウトパターン
に対し、クロストークノイズ、マイグレーション等の電
気的特性の検証を行い、検証結果から、半導体のプロセ
ス及び回路素子の動作周波数等から決まる制限値に違反
しているネットを抽出している。
【0008】そして、その違反ネットのレイアウトパタ
ーンを色分けや高輝度化や太線化等により、他のネット
と差別化しディスプレイ上に表示している。
【0009】本発明は、これにより、ディスプレイ上で
違反ネットの識別が容易に可能となり、同時に違反のレ
ベルも識別できる。また、違反ネットと周囲のネットの
相対的関連の認識も容易に可能であり、違反ネットの対
策方法の決定が容易に可能となる。
【0010】
【発明の実施の形態】以下、本発明によるレイアウト違
反検証装置の一実施例を図面により詳細に説明する。
【0011】図1は本発明の一実施例によるレイアウト
違反検証装置の処理動作を説明する図である。
【0012】(1)電気的特性の検証を行うため、処理
装置内に、ゲート等の配置情報、レイアウトパターン等
の配線情報、電気的特性の基準値等のライブラリを入力
する(ステップ101)。
【0013】(2)レイアウト検証の対象とするネット
の指定や、表示する違反ネットの種類や違反レベル、違
反ネットを表示する際の色や模様等の指定を行う(ステ
ップ102)。尚、全て標準値で良い場合は当ステップ
での指定は不要である。
【0014】(3)入力されたライブラリ情報に基づい
て、全ネットに対し、クロストークノイズ、マイグレー
ション等の電気的特性の計算を行う(ステップ10
3)。
【0015】(4)計算の結果、ライブラリに定義され
た各制約条件に違反したネットを抽出する(ステップ1
04)。
【0016】(5)抽出したネットの違反の種類及び違
反のレベルにより、表示する色、輝度、模様、線の太さ
等を決定する(ステップ105)。
【0017】(6)制限値に違反していないネットのレ
イアウトパターンを通常の色、輝度、模様、線の太さで
ディスプレイに表示し、ステップ104で抽出した違反
ネットのレイアウトパターンをステップ105で決定し
た色、輝度、模様、線の太さでディスプレイ上に表示す
る(ステップ106)。
【0018】次に、前述した本発明の一実施例による電
気的特性の違反ネットの表示例を図面により説明する。
【0019】図2はクロストークノイズの違反ネットを
ディスプレイに表示した例を説明する図である。図2に
おいて、201,202は違反ネットのソース端子とシ
ンク端子、203はクロストーク違反ネットのレイアウ
トパターン、204は違反の原因となった相手ネットの
レイアウトパターン、205は違反ネットと相手ネット
が隣接平行している部分である。
【0020】図2において、違反ネットのレイアウトパ
ターンは太線表示されているため、ディスプレイ上で違
反ネットの識別が容易である。また、相手ネットとの隣
接平行部分は色分け及び網掛け表示されているため、ク
ロストークノイズ違反の原因となっている部分の認識が
容易にできる。
【0021】図3はクロストークノイズの違反ネットを
対策した例を説明する図である。図3において、30
1,302,303は違反となっていたネットのソース
端子とシンク端子、及びそのレイアウトパターン、30
4は移動したパターンである。
【0022】クロストークノイズの対策方法としては、
違反の原因となっている図2の隣接平行部分205をあ
る制約値以上に離せば良い事が分かる。図3の例では、
違反の原因となっていた相手ネットのパターン304を
移動している。
【0023】図4は信号マイグレーションの違反ネット
をディスプレイに表示した例を説明する図である。図4
において、401,402は違反ネットのソース端子と
シンク端子、403は違反ネットのレイアウトパター
ン、404は通常幅パターンである。
【0024】図4において、違反ネットのレイアウトパ
ターン403は太線表示されているため、ディスプレイ
上で違反ネットの識別が容易である。また、違反パター
ン403には網掛け表示がされており、ソース端子の信
号の強さに応じて網掛けの幅を決めている。ソース端子
から遠くなるにつれ網掛けの幅が狭くなっているのは、
信号が段々に弱くなっていることを示す。これにより、
信号マイグレーション違反の原因となっている部分の認
識が容易にできる。
【0025】図5は信号マイグレーションの違反ネット
を対策した例を説明する図である。図5において、50
1,502は違反ネットのソース端子とシンク端子、5
03は幅広パターン、504は通常幅パターンである。
【0026】信号マイグレーション違反の対策方法とし
ては、図4の網掛け表示された違反パターン403の線
幅を広くすれば良いことが分かる。図5の例では、違反
パターン403のみ幅広パターン503に変更し、それ
以外の通常幅パターン504は変更の必要が無いことが
分かる。
【0027】図6は電源マイグレーションの違反パター
ンと、関連するセル列をディスプレイに表示した例を説
明する図である。図6において、601は電源幹線、6
02は電源支線、603は電源マイグレーション違反と
なった電源支線のパターン、604は違反となった電源
支線が給電している違反セル列、605は消費電力係数
の大きいセル、606は消費電力係数の小さいセルであ
る。
【0028】図6において、電源マイグレーション違反
となった電源支線のパターン603及びこの違反パター
ンにより給電されているセル列604は太線表示されて
いるため、ディスプレイ上で違反パターンの識別が容易
である。また、各セルは消費電力係数の大きさにより、
網掛けの模様を変えて表示されており、消費電力係数の
大きいセルの識別が容易にできる。
【0029】図7は電源マイグレーションの違反パター
ンを対策した例を説明する図である。図7において、7
01は電源幹線、702は電源支線、703は消費電力
係数の大きいセル、704は消費電力係数の小さいセル
である。
【0030】電源マイグレーション違反の対策方法とし
ては、1セル列当りの消費電力の総和を小さくすれば良
いことが分かる。図6の違反セル列604の中で最も消
費電力係数の大きいセル605を、他の違反となってい
ないセル列の消費電力係数の小さいセル606と交換
し、図7のセル703,704のように配置すれば良い
ことが分かる。
【0031】前述した本発明の一実施例は、違反ネット
のレイアウトパターンを太線表示して差別化している
が、高輝度表示や色分け表示や網掛け表示により差別化
することも出来る。さらに、これらを組み合わせて表示
することも出来る。
【0032】前述した本発明の一実施例は、個々の違反
の種類毎に表示したものであるが、複数の違反を同時に
表示することも出来る。また、表示する違反のレベルを
指定することにより、指定レベル以上の違反ネットのみ
を表示することも出来る。
【0033】前述した本発明は、違反ネットのレイアウ
トパターンをディスプレイ上に表示するものであるが、
ディスプレイ上でレイアウトパターンを修正可能なツー
ルと組み合わせて使用することにより、違反ネットの対
策をより迅速に行う事が出来る。
【0034】
【発明の効果】以上説明したように本発明によれば、電
気的特性の違反ネットのレイアウトパターンを色分け等
により他のネットと差別化し、ディスプレイ上に表示し
ている。また、違反のレベルにより色調等を変えてい
る。これにより、ディスプレイ上で違反ネットを容易に
識別でき、違反ネットの対策方法の決定が容易にでき
る。
【図面の簡単な説明】
【図1】本発明の一実施例によるレイアウト違反検証装
置の処理動作を説明する図である。
【図2】クロストークノイズの違反ネットをディスプレ
イに表示した例を説明する図である。
【図3】クロストークノイズの違反ネットを対策した例
を説明する図である。
【図4】信号マイグレーションの違反ネットをディスプ
レイに表示した例を説明する図である。
【図5】信号マイグレーションの違反ネットを対策した
例を説明する図である。
【図6】電源マイグレーションの違反パターンをディス
プレイに表示した例を説明する図である。
【図7】電源マイグレーションの違反パターンを対策し
た例を説明する図である。
【符号の説明】
201,301,401,501…ソース端子、20
2,302,402,502…シンク端子、203,4
03,603…違反パターン、 204…相手ネットの
パターン、205…隣接平行部分、 30
3…違反となっていたパターン、304…移動したパタ
ーン、 404,504…通常幅パターン、503…幅
広パターン、 601,701…電源幹線、60
2,702…電源支線、 604…違反セル
列、605,703…消費電力係数の大きいセル、60
6,704…消費電力係数の小さいセル。

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】半導体集積回路のレイアウトパターンに対
    し、クロストークノイズ、マイグレーション等の電気的
    特性の検証を行い、検証の結果、半導体のプロセス及び
    回路素子の動作周波数等から決まる各種電気的特性の制
    約条件に違反しているネットを抽出し、その抽出したネ
    ットのレイアウトパターンを色分け、高輝度化、太線化
    等で違反の無いネットと差別化し、違反ネットと違反の
    無いネットを同時にWSやPC等のディスプレイ上に表
    示することを特徴とするレイアウト違反検証装置。
  2. 【請求項2】各種制約条件に違反したネットをディスプ
    レイ上に表示する際、違反の種類や違反のレベルにより
    色調や模様等を段階的に変えて表示することを特徴とす
    る、請求項1のレイアウト違反検証装置。
  3. 【請求項3】クロストークノイズの違反ネットをディス
    プレイ上に表示する際、違反ネットと相手ネットの隣接
    平行部分を、色分けや網掛け等により明示的に表示する
    ことを特徴とする、請求項1のレイアウト違反検証装
    置。
  4. 【請求項4】信号マイグレーションの違反ネットをディ
    スプレイ上に表示する際、ソース端子からの信号の強さ
    を、色や輝度の変化、網掛けの幅の変化等により明示的
    に表示することを特徴とする、請求項1のレイアウト違
    反検証装置。
  5. 【請求項5】各セルの消費電力をディスプレイ上に表示
    する際、各セルの消費電力係数の大きさにより、色や網
    掛けの模様等を段階的に変えて表示することを特徴とす
    る、請求項1のレイアウト違反検証装置。
  6. 【請求項6】レイアウト検証の対象とするネットの指定
    や、ディスプレイ上に表示する違反の種類や違反レベ
    ル、及び、違反ネットを表示する際の色や模様等の指定
    を、ディスプレイ上で可能とすることを特徴とする請求
    項1のレイアウト違反検証装置。
JP7342208A 1995-12-28 1995-12-28 半導体集積回路のレイアウト違反検証装置 Pending JPH09185637A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7342208A JPH09185637A (ja) 1995-12-28 1995-12-28 半導体集積回路のレイアウト違反検証装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7342208A JPH09185637A (ja) 1995-12-28 1995-12-28 半導体集積回路のレイアウト違反検証装置

Publications (1)

Publication Number Publication Date
JPH09185637A true JPH09185637A (ja) 1997-07-15

Family

ID=18351959

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7342208A Pending JPH09185637A (ja) 1995-12-28 1995-12-28 半導体集積回路のレイアウト違反検証装置

Country Status (1)

Country Link
JP (1) JPH09185637A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012164363A (ja) * 2012-05-25 2012-08-30 Fujitsu Ltd 半導体回路設計支援プログラム

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012164363A (ja) * 2012-05-25 2012-08-30 Fujitsu Ltd 半導体回路設計支援プログラム

Similar Documents

Publication Publication Date Title
US6038383A (en) Method and apparatus for determining signal line interconnect widths to ensure electromigration reliability
CN100551223C (zh) 主要原因推断装置、主要原因推断方法以及记录介质
JPH0829480A (ja) 送電線故障区間及び故障様相の評定方法
CN107025464A (zh) 一种选色方法及终端
US6505334B1 (en) Automatic placement and routing method, automatic placement and routing apparatus, and semiconductor integrated circuit
US7207019B2 (en) Test circuit inserting method and apparatus for a semiconductor integrated circuit
US7318207B2 (en) Apparatus and method for verifying layout interconnections using power network analysis
JPH09185637A (ja) 半導体集積回路のレイアウト違反検証装置
JP3654190B2 (ja) 配線設計方法および配線設計装置
JPH0554092A (ja) 論理シミユレーシヨン装置
US20070168850A1 (en) Connection verification apparatus for verifying interconnection between multiple logic blocks
JPH09274623A (ja) 伝送線路シミュレーションシステムとそれを用いた伝送線路シミュレーション方法
JPH08297689A (ja) ノイズ対策設計支援方法及びその装置
JPH05206276A (ja) パターン生成装置
JP3076227B2 (ja) クロストークエラー検出装置
JPH11175576A (ja) レイアウト検証システム
JP2887452B2 (ja) プリント基板設計装置における部品間接続のビア・コスト情報表示装置
JP2833886B2 (ja) 半導体集積回路の自動レイアウト手法
JPH0749896A (ja) 自動配置配線方法および自動配置配線装置
JP3605822B2 (ja) プリント配線基板のジャンパ布線方法および装置
JP2906830B2 (ja) プリント板cadシステム
JPH05181938A (ja) 引きはがし再配線処理装置
JP2848305B2 (ja) レイアウトパターン検証方法
JPH1197541A (ja) 半導体集積回路の設計方法、半導体集積回路の設計システム及びその記録媒体
JPH04287945A (ja) レイアウトパターン作成装置