JPH11175576A - レイアウト検証システム - Google Patents
レイアウト検証システムInfo
- Publication number
- JPH11175576A JPH11175576A JP9338446A JP33844697A JPH11175576A JP H11175576 A JPH11175576 A JP H11175576A JP 9338446 A JP9338446 A JP 9338446A JP 33844697 A JP33844697 A JP 33844697A JP H11175576 A JPH11175576 A JP H11175576A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- current density
- layout
- electromigration
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】 本発明はエレクトロマイグレーションの重要
なファクタである温度を考慮しながら、高速に信号線の
エレクトロマイグレーションを検証できるようにする。 【解決手段】 論理回路に対する論理シミュレーション
１０１において得た各配線（ネット）の動作周波数と論
理回路を元に行ったレイアウト１０２の結果から回路抽
出１０３、配線セグメントの電流密度計算１０４した結
果と、レイアウトの結果から熱回路抽出１０５、各配線
セグメントの温度計算１０６、許容電流密度計算１０７
を行った結果を比較し、エレクトロマイグレーションの
不良判定１０８を行う。 【効果】 エレクトロマイグレーションの重要なファク
タである温度を考慮しながら、高速に信号線のエレクト
ロマイグレーションが可能となる。
なファクタである温度を考慮しながら、高速に信号線の
エレクトロマイグレーションを検証できるようにする。 【解決手段】 論理回路に対する論理シミュレーション
１０１において得た各配線（ネット）の動作周波数と論
理回路を元に行ったレイアウト１０２の結果から回路抽
出１０３、配線セグメントの電流密度計算１０４した結
果と、レイアウトの結果から熱回路抽出１０５、各配線
セグメントの温度計算１０６、許容電流密度計算１０７
を行った結果を比較し、エレクトロマイグレーションの
不良判定１０８を行う。 【効果】 エレクトロマイグレーションの重要なファク
タである温度を考慮しながら、高速に信号線のエレクト
ロマイグレーションが可能となる。
Description
【０００１】
【発明の属する技術分野】本発明は、半導体集積回路の
設計技術に関わり、特にレイアウト検証ツールを利用し
てエレクトロマイグレーションの検証を行ってその解析
に資するレイアウト検証方法及びレイアウト検証システ
ムに関する。
設計技術に関わり、特にレイアウト検証ツールを利用し
てエレクトロマイグレーションの検証を行ってその解析
に資するレイアウト検証方法及びレイアウト検証システ
ムに関する。
【０００２】
【従来の技術】エレクトロマイグレーションとは、過度
の電流が金属配線に一定時間加わることにより、配線中
の金属原子が周辺のＳｉ酸化膜に拡散する現象である。
エレクトロマイグレーションに起因するボイド（ｖｏｉ
ｄ）は高い抵抗値を引き起こし、最終的には断線不良を
引き起こす。また、エレクトロマイグレーションに起因
するホイスカ（ｗｈｉｓｋｅｒ）・ヒロック（ｈｉｌｌ
ｏｃｋ）は配線のショート不良を引き起こす。エレクト
ロマイグレーションに起因するボイド・ホイスカ・ヒル
ロックが発生する時間と箇所は、電流密度と温度によっ
て決定される。
の電流が金属配線に一定時間加わることにより、配線中
の金属原子が周辺のＳｉ酸化膜に拡散する現象である。
エレクトロマイグレーションに起因するボイド（ｖｏｉ
ｄ）は高い抵抗値を引き起こし、最終的には断線不良を
引き起こす。また、エレクトロマイグレーションに起因
するホイスカ（ｗｈｉｓｋｅｒ）・ヒロック（ｈｉｌｌ
ｏｃｋ）は配線のショート不良を引き起こす。エレクト
ロマイグレーションに起因するボイド・ホイスカ・ヒル
ロックが発生する時間と箇所は、電流密度と温度によっ
て決定される。
【０００３】従来のエレクトロマイグレーション不良を
予測し、防止する方法としては、エレクトロマイグレー
ションの不良モデルを解析し、回路シミュレーションを
行うという方法である。
予測し、防止する方法としては、エレクトロマイグレー
ションの不良モデルを解析し、回路シミュレーションを
行うという方法である。
【０００４】
【発明が解決しようとする課題】しかしながら、従来の
様な回路シミュレーションによる方法では、エレクトロ
マイグレーション不良の発生箇所が回路シミュレーショ
ンの入力パターンに大きく依存するという問題点、膨大
な量の回路シミュレーション時間が必要になるという問
題点、さらに、エレクトロマイグレーションの重要なフ
ァクタである温度を考慮できないという問題点を有して
いる。
様な回路シミュレーションによる方法では、エレクトロ
マイグレーション不良の発生箇所が回路シミュレーショ
ンの入力パターンに大きく依存するという問題点、膨大
な量の回路シミュレーション時間が必要になるという問
題点、さらに、エレクトロマイグレーションの重要なフ
ァクタである温度を考慮できないという問題点を有して
いる。
【０００５】
【課題を解決するための手段】本発明は、配線ネット毎
の動作周波数データと、レイアウトデータを入力とし、
レイアウトデータから回路ネット（素子、ネット、コン
タクト、及びその接続関係）を抽出する手段と、配線図
形を配線セグメントに分割する手段と、それらの配線セ
グメント毎の電流密度を計算する手段と、レイアウトデ
ータから熱回路ネット（配線セグメント、熱抵抗、及び
その接続関係）を抽出する手段と、それらの配線セグメ
ント毎の温度を計算する手段と、それらの配線セグメン
ト毎の許容電流密度を計算する手段と、配線セグメント
毎の電流密度と許容電流密度を比較し当該配線セグメン
トがエレクトロマイグレーション不良を発生するかを判
定する手段を備えたことを特徴とするレイアウト検証シ
ステムを提供するものである。
の動作周波数データと、レイアウトデータを入力とし、
レイアウトデータから回路ネット（素子、ネット、コン
タクト、及びその接続関係）を抽出する手段と、配線図
形を配線セグメントに分割する手段と、それらの配線セ
グメント毎の電流密度を計算する手段と、レイアウトデ
ータから熱回路ネット（配線セグメント、熱抵抗、及び
その接続関係）を抽出する手段と、それらの配線セグメ
ント毎の温度を計算する手段と、それらの配線セグメン
ト毎の許容電流密度を計算する手段と、配線セグメント
毎の電流密度と許容電流密度を比較し当該配線セグメン
トがエレクトロマイグレーション不良を発生するかを判
定する手段を備えたことを特徴とするレイアウト検証シ
ステムを提供するものである。
【０００６】ここで、配線セグメントとは、配線を構成
する矩形、コンタクトをいう。２つの配線を構成する同
一層の矩形がＴ字型、又は十字型を構成する場合は、そ
の交点で矩形を２つの矩形に分割しそれらの矩形を配線
セグメントとする。
する矩形、コンタクトをいう。２つの配線を構成する同
一層の矩形がＴ字型、又は十字型を構成する場合は、そ
の交点で矩形を２つの矩形に分割しそれらの矩形を配線
セグメントとする。
【０００７】
【発明の実施の形態】本発明の一実施例によるブロック
図を第１図に示す。このシステムは、電流密度計算処理
１２と、許容電流密度計算処理１３と、ＥＭ不良判定処
理１４からなるＥＭ検証装置１１で構成されている。ま
た、１はレイアウト結果、２は配線ネット名とそのネッ
トの動作周波数情報、３は特性情報、４および５はそれ
ぞれ本装置から処理後に出力されるリストおよび表示用
データ、そして６はその表示データ用の表示装置であ
る。
図を第１図に示す。このシステムは、電流密度計算処理
１２と、許容電流密度計算処理１３と、ＥＭ不良判定処
理１４からなるＥＭ検証装置１１で構成されている。ま
た、１はレイアウト結果、２は配線ネット名とそのネッ
トの動作周波数情報、３は特性情報、４および５はそれ
ぞれ本装置から処理後に出力されるリストおよび表示用
データ、そして６はその表示データ用の表示装置であ
る。
【０００８】以下、第２図に示した本装置を用いたエレ
クトロマイグレーション検証方法の概略的な処理手順を
示す処理フローについて説明する。
クトロマイグレーション検証方法の概略的な処理手順を
示す処理フローについて説明する。
【０００９】最終的な論理回路１１１に対して論理シミ
ュレーション１０１を行い、配線ネット名と動作周波数
１１２を得ておく。次にこの論理回路を元にレイアウト
１０２を行ったレイアウト結果１１４と配線間の容量値
を計算する基本データとなる特性情報１１３を入力し、
回路抽出１０３を行い回路図を得る。その回路図と先に
求めておいた配線ネット名と動作周波数１１２を用いて
各配線セグメントの電流密度計算１０４を行い、電流密
度を得る。また、先に得た回路図から熱回路抽出１０５
を行い熱回路を得る。その熱回路から熱回路方程式を作
成し、各配線セグメントの温度計算１０６を行い、セグ
メント温度を得る。各セグメントの温度から許容電流密
度計算１０７を行い、許容電流密度を得る。先に求めた
配線セグメントの電流密度と同じ配線セグメントの許容
電流密度を比較し、電流密度が許容電流密度を超えると
きエレクトロマイグレーション不良と判定１０８し、検
証結果としてリスト１１５と表示用データ１１６を出力
する。
ュレーション１０１を行い、配線ネット名と動作周波数
１１２を得ておく。次にこの論理回路を元にレイアウト
１０２を行ったレイアウト結果１１４と配線間の容量値
を計算する基本データとなる特性情報１１３を入力し、
回路抽出１０３を行い回路図を得る。その回路図と先に
求めておいた配線ネット名と動作周波数１１２を用いて
各配線セグメントの電流密度計算１０４を行い、電流密
度を得る。また、先に得た回路図から熱回路抽出１０５
を行い熱回路を得る。その熱回路から熱回路方程式を作
成し、各配線セグメントの温度計算１０６を行い、セグ
メント温度を得る。各セグメントの温度から許容電流密
度計算１０７を行い、許容電流密度を得る。先に求めた
配線セグメントの電流密度と同じ配線セグメントの許容
電流密度を比較し、電流密度が許容電流密度を超えると
きエレクトロマイグレーション不良と判定１０８し、検
証結果としてリスト１１５と表示用データ１１６を出力
する。
【００１０】第３図を元に熱回路の抽出処理について説
明する。レイアウトデータ２１１を入力し、回路抽出２
０１を行って、配線と基板間の容量値と配線間の容量値
が付いた回路図２１２を得る。その回路図２１２を入力
し、熱回路抽出２０２で以下の処理を行う。それらの容
量値を元に熱抵抗値を計算し配線と基板間および配線間
に熱抵抗として挿入し、各配線の動作周波数から計算し
た各配線の電流値を持つ電流源を配線に繋げることで熱
回路２１３を得る。
明する。レイアウトデータ２１１を入力し、回路抽出２
０１を行って、配線と基板間の容量値と配線間の容量値
が付いた回路図２１２を得る。その回路図２１２を入力
し、熱回路抽出２０２で以下の処理を行う。それらの容
量値を元に熱抵抗値を計算し配線と基板間および配線間
に熱抵抗として挿入し、各配線の動作周波数から計算し
た各配線の電流値を持つ電流源を配線に繋げることで熱
回路２１３を得る。
【００１１】第４図を元に配線図形を配線セグメントに
分割する処理について説明する。
分割する処理について説明する。
【００１２】同層の配線図形４０１、４０２がＴ字型の
交差を構成する場合、Ｔ字型の横棒を構成する配線図形
４０１をその交点で分割し、分割後の配線図形４０３、
４０４およびＴ字型の縦棒を構成する配線図形４０５を
配線セグメントとする。
交差を構成する場合、Ｔ字型の横棒を構成する配線図形
４０１をその交点で分割し、分割後の配線図形４０３、
４０４およびＴ字型の縦棒を構成する配線図形４０５を
配線セグメントとする。
【００１３】同層の配線図形４１１、４１２が十字型の
交差を構成する場合、十字型の任意の１つの配線図形４
１１をその交点で分割し、分割後の配線図形４１３、４
１４および十字型の残りの配線図形４１５を配線セグメ
ントとする。
交差を構成する場合、十字型の任意の１つの配線図形４
１１をその交点で分割し、分割後の配線図形４１３、４
１４および十字型の残りの配線図形４１５を配線セグメ
ントとする。
【００１４】
【発明の効果】以上説明したように、本発明によれば、
エレクトロマイグレーションの重要なファクタである温
度を考慮した上で、全ての信号線について、実用的な処
理時間でエレクトロマイグレーション不良の発生箇所を
検出できる。この様に前述した諸問題を容易に解決可能
なシステムである。また本発明によれば、従来のエレク
トロマイグレーションの解析方法では取り扱うことが出
来なかったコンタクトも解析の対象とすることが出来
る。また適用できる回路も、ＭＯＳのみならず、一般的
に論理回路として用いられるバイポーラ、ＩＩＬ、Ｂｉ
−ＣＭＯＳを利用した回路、及びこれらで混成された回
路にも容易に適用することが可能である。
エレクトロマイグレーションの重要なファクタである温
度を考慮した上で、全ての信号線について、実用的な処
理時間でエレクトロマイグレーション不良の発生箇所を
検出できる。この様に前述した諸問題を容易に解決可能
なシステムである。また本発明によれば、従来のエレク
トロマイグレーションの解析方法では取り扱うことが出
来なかったコンタクトも解析の対象とすることが出来
る。また適用できる回路も、ＭＯＳのみならず、一般的
に論理回路として用いられるバイポーラ、ＩＩＬ、Ｂｉ
−ＣＭＯＳを利用した回路、及びこれらで混成された回
路にも容易に適用することが可能である。
【図１】本発明の一実施例に関わるエレクトロマイグレ
ーション検証装置のブロック図である。
ーション検証装置のブロック図である。
【図２】図１の装置を用いたエレクトロマイグレーショ
ン検証方法の概略的な処理手順を示す処理フローであ
る。
ン検証方法の概略的な処理手順を示す処理フローであ
る。
【図３】レイアウトデータから抽出した配線間の容量値
を元に熱抵抗を計算することによって熱回路ネットを作
成する演算手法の一例説明図である。
を元に熱抵抗を計算することによって熱回路ネットを作
成する演算手法の一例説明図である。
【図４】配線図形から配線セグメントを作成する演算手
法の一例説明図である。
法の一例説明図である。
１…レイアウト結果情報、２…配線ネット名とそのネッ
トの動作周波数情報、３…特性情報、４…検証結果出力
リスト、５…表示用データ、６…表示装置、１１…ＥＭ
検証装置、１２…電流密度計算処理、１３…許容電流密
度計算処理１４…ＥＭ不良判定処理、１０１…論理シミ
ュレーション、１０２…レイアウト、１０３…回路抽出
処理、１０４…各配線セグメントの電流密度計算、１０
５…熱回路抽出処理、１０６…各配線セグメントの温度
計算、１０７…許容電流密度計算、１０８…エレクトロ
マイグレーション不良判定処理、１１１…論理回路、１
１２…配線ネット名と動作周波数、１１３…特性情報、
１１４…レイアウト結果
トの動作周波数情報、３…特性情報、４…検証結果出力
リスト、５…表示用データ、６…表示装置、１１…ＥＭ
検証装置、１２…電流密度計算処理、１３…許容電流密
度計算処理１４…ＥＭ不良判定処理、１０１…論理シミ
ュレーション、１０２…レイアウト、１０３…回路抽出
処理、１０４…各配線セグメントの電流密度計算、１０
５…熱回路抽出処理、１０６…各配線セグメントの温度
計算、１０７…許容電流密度計算、１０８…エレクトロ
マイグレーション不良判定処理、１１１…論理回路、１
１２…配線ネット名と動作周波数、１１３…特性情報、
１１４…レイアウト結果
───────────────────────────────────────────────────── フロントページの続き (72)発明者 久保田 勝彦 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内 (72)発明者 奥山 幸祐 東京都小平市上水本町五丁目20番１号 株 式会社日立製作所半導体事業部内
Claims (2)
- 【請求項１】配線ネット毎の動作周波数データと、レイ
アウトデータと、特性情報を入力し、レイアウトデータ
から回路ネット（素子、ネット、コンタクト、及びその
接続関係）を抽出する手段と、配線図形を配線セグメン
トに分割する手段と、それらの配線セグメント毎の電流
密度を計算する手段と、レイアウトデータから熱回路ネ
ット（配線セグメント、熱抵抗、及びその接続関係）を
抽出する手段と、それらの配線セグメント毎の温度を計
算する手段と、それらの配線セグメント毎の許容電流密
度を計算する手段と、配線セグメント毎の電流密度と許
容電流密度を比較し当該配線セグメントがエレクトロマ
イグレーション（以下ＥＭと略す）不良を発生するかを
判定する手段を備えたことを特徴とするレイアウト検証
システム。 - 【請求項２】レイアウトデータから熱回路ネット（配線
セグメント、熱抵抗、及びその接続関係）を抽出する手
段において、レイアウトデータから抽出した配線間の容
量値を元に熱抵抗を計算することによって熱回路ネット
を作成する手段を備えたことを特徴とする特許請求の範
囲第１項に記載のレイアウト検証システム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9338446A JPH11175576A (ja) | 1997-12-09 | 1997-12-09 | レイアウト検証システム |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP9338446A JPH11175576A (ja) | 1997-12-09 | 1997-12-09 | レイアウト検証システム |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH11175576A true JPH11175576A (ja) | 1999-07-02 |
Family
ID=18318238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP9338446A Pending JPH11175576A (ja) | 1997-12-09 | 1997-12-09 | レイアウト検証システム |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH11175576A (ja) |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7117462B2 (en) | 2000-09-29 | 2006-10-03 | Matsushita Electric Industrial Co., Ltd. | Circuit operation verifying method and apparatus |
| JP2008040534A (ja) * | 2006-08-01 | 2008-02-21 | Matsushita Electric Ind Co Ltd | エレクトロマイグレーション検証装置、エレクトロマイグレーション検証方法、これに用いられるデータ構造およびネットリスト |
| WO2008075611A1 (ja) * | 2006-12-19 | 2008-06-26 | Nec Corporation | 回路シミュレータ、回路シミュレーション方法およびプログラム |
| US7506284B2 (en) | 2005-01-26 | 2009-03-17 | Samsung Electronics Co., Ltd. | Event driven switch level simulation method and simulator |
| US8640062B2 (en) | 2011-06-10 | 2014-01-28 | International Business Machines Corporation | Rapid estimation of temperature rise in wires due to Joule heating |
-
1997
- 1997-12-09 JP JP9338446A patent/JPH11175576A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7117462B2 (en) | 2000-09-29 | 2006-10-03 | Matsushita Electric Industrial Co., Ltd. | Circuit operation verifying method and apparatus |
| US7506284B2 (en) | 2005-01-26 | 2009-03-17 | Samsung Electronics Co., Ltd. | Event driven switch level simulation method and simulator |
| JP2008040534A (ja) * | 2006-08-01 | 2008-02-21 | Matsushita Electric Ind Co Ltd | エレクトロマイグレーション検証装置、エレクトロマイグレーション検証方法、これに用いられるデータ構造およびネットリスト |
| US8042080B2 (en) | 2006-08-01 | 2011-10-18 | Panasonic Corporation | Electro-migration verifying apparatus, electro-migration verifying method, data structure and netlist used in the same |
| WO2008075611A1 (ja) * | 2006-12-19 | 2008-06-26 | Nec Corporation | 回路シミュレータ、回路シミュレーション方法およびプログラム |
| JPWO2008075611A1 (ja) * | 2006-12-19 | 2010-04-08 | 日本電気株式会社 | 回路シミュレータ、回路シミュレーション方法およびプログラム |
| JP5029615B2 (ja) * | 2006-12-19 | 2012-09-19 | 日本電気株式会社 | 回路シミュレータ |
| US8332190B2 (en) | 2006-12-19 | 2012-12-11 | Nec Corporation | Circuit simulator, circuit simulation method and program |
| US8640062B2 (en) | 2011-06-10 | 2014-01-28 | International Business Machines Corporation | Rapid estimation of temperature rise in wires due to Joule heating |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6543041B1 (en) | Method and apparatus for reducing signal integrity and reliability problems in ICS through netlist changes during placement | |
| JPH07153845A (ja) | 集積回路構造の製造方法 | |
| US7318207B2 (en) | Apparatus and method for verifying layout interconnections using power network analysis | |
| JPH11175576A (ja) | レイアウト検証システム | |
| JP3654190B2 (ja) | 配線設計方法および配線設計装置 | |
| CN115796113A (zh) | 一种快速分析集成电路版图的em/ir的方法、装置及存储介质 | |
| Allan et al. | Critical area extraction for soft fault estimation | |
| JP2004078428A (ja) | レイアウト検証装置 | |
| JP2639147B2 (ja) | レイアウト検証装置 | |
| JP3005530B1 (ja) | 自動配置配線方法 | |
| JPH0442374A (ja) | 寄生要素表示方法 | |
| JP2715931B2 (ja) | 半導体集積回路設計支援方法 | |
| JP3019032B2 (ja) | 半導体集積回路のレイアウトデータにおけるデザインルールチェック方法および該方法を実施するための装置 | |
| JP3605822B2 (ja) | プリント配線基板のジャンパ布線方法および装置 | |
| JPH05198675A (ja) | 配線パターンの許容電流検証方法及び検証装置 | |
| JPH1197541A (ja) | 半導体集積回路の設計方法、半導体集積回路の設計システム及びその記録媒体 | |
| JPH0573645A (ja) | 自動配置配線処理装置 | |
| JPH05181938A (ja) | 引きはがし再配線処理装置 | |
| JPH09213806A (ja) | 配線装置および配線方法 | |
| JPH05242194A (ja) | 遅延解析システム | |
| JP3230495B2 (ja) | 自動配線装置及び自動配線方法 | |
| JP2544813B2 (ja) | マスクレイアウト対回路図照合の方法 | |
| JPH06348780A (ja) | レイアウトエディタ装置 | |
| JPH06244283A (ja) | Ｌｓｉレイアウトパターン検証装置 | |
| JPH0582647A (ja) | 電流密度チエツクシステム |