JP2008040534A - エレクトロマイグレーション検証装置、エレクトロマイグレーション検証方法、これに用いられるデータ構造およびネットリスト - Google Patents
エレクトロマイグレーション検証装置、エレクトロマイグレーション検証方法、これに用いられるデータ構造およびネットリスト Download PDFInfo
- Publication number
- JP2008040534A JP2008040534A JP2006209822A JP2006209822A JP2008040534A JP 2008040534 A JP2008040534 A JP 2008040534A JP 2006209822 A JP2006209822 A JP 2006209822A JP 2006209822 A JP2006209822 A JP 2006209822A JP 2008040534 A JP2008040534 A JP 2008040534A
- Authority
- JP
- Japan
- Prior art keywords
- wiring
- current density
- information
- verification method
- electromigration verification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F30/00—Computer-aided design [CAD]
- G06F30/30—Circuit design
- G06F30/36—Circuit design at the analogue level
- G06F30/367—Design verification, e.g. using simulation, simulation program with integrated circuit emphasis [SPICE], direct methods or relaxation methods
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Evolutionary Computation (AREA)
- Geometry (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
Abstract
【解決手段】データ入力処理工程と、配線寄生素子とデバイス素子で構成されたネットリストを電流密度制限データベースと特性変動データベースと配線電流情報に基づいて更新するネットリスト更新処理工程(第1処理)と、デバイス電流と更新後のネットリストから、前記配線寄生素子の電流密度を算出する電流密度算出処理工程(第2処理)と、前記配線電流情報を前記電流密度に基づいて更新する配線電流情報更新処理工程(第3処理)と、前記更新後の配線電流情報と電流密度制限データベースから制限値内か否かを判定する電流密度制限値比較判定処理工程(第4処理)と、ステップ情報から繰り返し処理の判定をするステップ判定処理工程(第5処理)の第1処理から第5処理よりなるエレクトロマイグレーション検証処理工程と、結果出力処理工程を備える。
【選択図】 図1
Description
図1は、本発明を構成する各処理を示し、図2はこの処理で用いられるエレクトロマイグレーション検証装置を示すブロック図である。本発明のエレクトロマイグレーション検証装置は、データ入力処理部1と、エレクトロマイグレーション検証処理部2と、前記エレクトロマイグレーション検証処理の結果を出力する結果出力処理部3とを具備しており、このエレクトロマイグレーション検証部2は、ステップ情報から繰り返しの判定をするステップ更新処理部8と、配線寄生素子とデバイス素子で構成されたネットリストを、電流密度制限データベースと特性変動データベースと配線電流情報に基づいて更新するネットリスト更新処理部4と、デバイス電流と更新後のネットリストから、前記配線寄生素子の電流密度を算出する電流密度算出処理部5と、前記配線電流情報を前記電流密度に基づいて更新する配線電流情報更新処理部6と、前記更新後の配線電流情報と電流密度制限データベースから制限値内か否かを判定する電流密度制限値比較判定処理部7とを具備し、上記各処理部を用いてエレクトロマイグレーション検証処理を行い、結果出力処理部3が、前記電流密度制限値比較判定処理部7の出力に基づいて、前記エレクトロマイグレーション検証処理の結果を出力するように構成されたことを特徴とする。これらは通例のメモリなどの記憶装置と、キーボードなどの入力装置とCPUとで実現される。
なお、このエレクトロマイグレーション検証処理工程0102は、ステップ更新処理工程0108(第1処理)、ネットリスト更新処理工程0104(第2処理)、電流密度算出処理工程0105(第3処理)、配線電流情報更新処理工程0106(第4処理)、電流密度制限値比較判定処理工程0107(第5処理)で構成されている。
データ入力処理工程0101の後、引き続きエレクトロマイグレーション検証処理工程0102に進む。以降、エレクトロマイグレーション検証処理工程の内部処理(第1処理から第5処理)を順に説明する。
このようにしてネットリスト更新処理工程0104が完了する。
次に本発明の実施の形態2として、ネットリスト更新処理工程の他の1例を、図4を参照しながら説明する。今ネットリスト更新処理工程によってr6が削除されたとすると、n1:6は開放され、ひとつの素子にしか接続されていないノード(ダングリングノードとも呼ばれる)となる。さらにr7、r16が削除されると、n1:6およびn1:7はDCパスを持たないノード(フローティングノードとも呼ばれる)となる。これらのノードはSPICEシミュレータの収束性を悪くするなどの悪影響を及ぼすことがある。このようなノードに対し、電位固定などの処理を配線抵抗素子の削除処理と同時におこなうことでシミュレーションへの悪影響を低減するネットリスト更新処理工程をおこなうと効果的である。
実施の形態3として、ネットリスト更新処理工程の別の1例を図13で示す。図13の例では、ネットリスト1301から更新処理工程後のネットリスト1302に更新するにあたり、r7の抵抗値をたとえば1ギガΩなどのように高抵抗化することで、実質的に電流経路になり得ないように変更する方法である。図12に示した実施の形態と異なり、parserの再実行が必要なく、parserの処理時間が長い場合に有効な方法である。機能モデルを用いたシミュレーションであれば当該配線寄生素子が電流経路にならないよう動作モデルを変更する方法でもよい。
次に実施の形態4として、特性変動によってネットリストが更新される別の1例を説明する。
次に実施の形態5として、致命的となる断線を検出する方法を説明する。
次に実施の形態6として、適切なレイアウト修正をおこなうための支援機能をもつエレクトロマイグレーション検証方法について説明する。
次に、実施の形態7として、デバイスの経年劣化を考慮したエレクトロマイグレーション検証方法について説明する。
次に、実施の形態8として、エレクトロマイグレーション検証処理内でデバイス電流を算出する方法について説明する。
次に、実施の形態9として、局所的温度変動を考慮したエレクトロマイグレーション検証方法について説明する。
To−Ts=Rw×P
熱抵抗は当該配線から周辺までの材質によって決まり、LSIではシリコンウェハ中の伝導体、絶縁体、パッケージで決まり、配線寄生素子ごとまたは配線寄生素子一律の定数で与えることができる。また熱量は実効電流の二乗と抵抗値で算出できる。よって先の関係式からToを算出することができる。尚、配線寄生素子の位置の近傍にあるMOSのON抵抗を熱源として熱量計算に加えたほうが精度が高い。このToを電流密度制限データベースや特性変動データベースの参照時の温度として用いることで、高精度なエレクトロマイグレーション検証が可能となる。
2 エレクトロマイグレーション検証処理部
3 出力処理部
4 ネットリスト更新処理部
5 電流密度算出処理部
6 配線電流情報更新処理部
7 電流密度制限値比較判定処理部
8 ステップ更新処理部
Claims (24)
- データ入力処理部と、ステップ情報から繰り返しの判定をするステップ更新処理部と、配線寄生素子とデバイス素子で構成されたネットリストを、電流密度制限データベースと特性変動データベースと配線電流情報に基づいて更新するネットリスト更新処理部と、デバイス電流と更新後のネットリストから、前記配線寄生素子の電流密度を算出する電流密度算出処理部と、前記配線電流情報を前記電流密度に基づいて更新する配線電流情報更新処理部と、前記更新後の配線電流情報と電流密度制限データベースから制限値内か否かを判定する電流密度制限値比較判定処理部と、上記各処理部を用いてエレクトロマイグレーション検証処理を行い、前記電流密度制限値比較判定処理部の出力に基づいて、前記エレクトロマイグレーション検証処理の結果を出力する結果出力処理部とを備えたエレクトロマイグレーション検証装置。
- データ入力処理工程と、エレクトロマイグレーション検証処理工程と、前記エレクトロマイグレーション検証処理の結果を出力する結果出力処理とを含むエレクトロマイグレーション検証方法であって、
前記エレクトロマイグレーション検証処理工程が、ステップ情報から繰り返しの判定をするステップ更新処理工程と、配線寄生素子とデバイス素子で構成されたネットリストを、電流密度制限データベースと特性変動データベースと配線電流情報に基づいて更新するネットリスト更新処理工程と、デバイス電流と更新後のネットリストから、前記配線寄生素子の電流密度を算出する電流密度算出処理工程と、前記配線電流情報を前記電流密度に基づいて更新する配線電流情報更新処理工程と、前記更新後の配線電流情報と電流密度制限データベースから制限値内か否かを判定する電流密度制限値比較判定処理工程とを含むエレクトロマイグレーション検証方法。 - 請求項2に記載のエレクトロマイグレーション検証方法であって、
前記電流密度制限データベースは、物理レイヤ毎の、温度と、配線が断線に至る瞬時電流密度値または積分電流密度値との関係情報を含むエレクトロマイグレーション検証方法。 - 請求項2または3に記載のエレクトロマイグレーション検証方法であって、
前記特性変動データベースは、物理レイヤ毎の、温度と、配線が特性変動に至る瞬時電流密度値または積分電流密度値との関係情報を含むエレクトロマイグレーション検証方法。 - 請求項4に記載のエレクトロマイグレーション検証方法であって、
前記瞬時電流密度値および積分電流密度値は、配線寄生素子のインピーダンス、動作モデル、配線寄生素子の形状情報、配線寄生素子の周辺形状情報のいずれか、もしくはそれらの組合せでさらに規定されるエレクトロマイグレーション検証方法。 - 請求項4に記載のエレクトロマイグレーション検証方法であって、
前記配線電流情報は、配線寄生素子毎の、瞬時電流密度値、平均電流密度値、積分電流密度値のいずれかもしくは両方を持つデータベースを具備したエレクトロマイグレーション検証方法。 - 請求項2に記載のエレクトロマイグレーション検証方法であって、
前記配線電流情報は、実効電流密度値を持ち、当該配線寄生素子の実効電流密度値を温度換算して周辺温度に重合した局所温度を、電流密度制限データベースおよび特性変動データベース参照時に用いるエレクトロマイグレーション検証方法。 - 請求項2乃至7のいずれかに記載のエレクトロマイグレーション検証方法であって、
数式、テーブルモデル、グラフ、条件分岐のいずれか、またはそれらの組合せで構成されるデータ構造をもつ電流密度制限データベース及び特性変動データベースを用いたエレクトロマイグレーション検証方法。 - 請求項2乃至7のいずれかに記載のエレクトロマイグレーション検証方法であって、
配線寄生素子毎に、素子名、物理レイヤ、インピーダンス、デバイス種類、形状情報、周辺形状情報の少なくとも1つを具備するとともに、デバイス素子毎に、素子名、デバイス種類、動作モデル、形状情報、周辺形状情報の少なくとも1つを具備し、さらに配線寄生素子とデバイス素子との接続情報を具備したネットリストを用いたエレクトロマイグレーション検証方法。 - 請求項2に記載のエレクトロマイグレーション検証方法であって、
前記ネットリスト更新処理工程は、配線電流情報内の瞬時電流密度値または積分電流密度値が、電流密度制限データベース内の瞬時電流密度値または積分電流密度値と同じか超えた場合に、当該配線寄生素子をネットリストから削除するように構成されたエレクトロマイグレーション検証方法。 - 請求項10に記載のエレクトロマイグレーション検証方法であって、
前記ネットリスト更新処理工程は、当該配線寄生素子の削除によって部分的な浮き配線が発生した場合に、浮き配線に相当する配線寄生素子を削除するかまたは配線寄生素子を電位固定する変更を同時におこなうエレクトロマイグレーション検証方法。 - 請求項2に記載のエレクトロマイグレーション検証方法であって、
前記ネットリスト更新処理工程は、配線電流情報内の瞬時電流密度値または積分電流密度値が、前記電流密度制限データベース内の瞬時電流密度値または積分電流密度値を超える場合に、当該配線寄生素子が電流経路にならないようインピーダンス値を変更する動作モデルに変更する工程を含むエレクトロマイグレーション検証方法。 - 請求項2に記載のエレクトロマイグレーション検証方法であって、
前記ネットリスト更新処理工程は、配線電流情報内の瞬時電流密度値または積分電流密度値と、特性変動データベース内の瞬時電流密度値または積分電流密度値を比較し特性変動に至る場合に、当該配線寄生素子のインピーダンス、デバイス種類、形状情報、周辺形状情報の少なくともひとつを変更し、当該配線寄生素子を特性変動させる工程を含むエレクトロマイグレーション検証方法。 - 請求項2に記載のエレクトロマイグレーション検証方法であって、
デバイス電流は、エレクトロマイグレーション検証処理内で、回路シミュレーションまたは論理シミュレーションまたはRTLシミュレーションによって電流密度算出処理と同時に算出されるエレクトロマイグレーション検証方法。 - 請求項2に記載のエレクトロマイグレーション検証方法であって、
デバイス電流は、回路シミュレーションまたは論理シミュレーションまたはRTLシミュレーションによって前もって算出されており、データ入力処理で入力されるエレクトロマイグレーション検証方法。 - 請求項2に記載のエレクトロマイグレーション検証方法であって、
デバイス電流は、デバイスの経年劣化に基づいて、更新されるエレクトロマイグレーション検証方法。 - 請求項2に記載のエレクトロマイグレーション検証方法であって、
最初のネットリストとネットリスト変更処理を経たネットリストを比較し、配線とデバイス素子との断線を検証する断線検証処理を併せ持つエレクトロマイグレーション検証方法。 - 請求項2に記載のエレクトロマイグレーション検証方法であって、
指定した配線または配線寄生素子に関して、特性変動および断線のネットリスト更新をおこなわないようにしたエレクトロマイグレーション検証方法。 - 請求項5に記載のエレクトロマイグレーション検証方法であって、
前記周辺形状情報は、当該配線寄生素子がコンタクトまたはビアにおいて、コンタクトまたはビアが接続するメタル配線の突き出し量の情報であるエレクトロマイグレーション検証方法。 - 請求項5に記載のエレクトロマイグレーション検証方法であって、
前記周辺形状情報は、当該配線寄生素子がコンタクトアレイまたはビアアレイを構成している場合、アレイ内の間隔およびコンタクト個数、ビア個数情報を含むエレクトロマイグレーション検証方法。 - 請求項5に記載のエレクトロマイグレーション検証方法であって、
前記形状情報は、当該配線寄生素子がメタル配線において、折れ曲がり情報であるエレクトロマイグレーション検証方法。 - 請求項5に記載のエレクトロマイグレーション検証方法であって、
前記周辺形状は、当該配線寄生素子がメタル配線において、分岐の有無および分岐数の情報であるエレクトロマイグレーション検証方法。 - 請求項2乃至22のいずれかに記載のエレクトロマイグレーション検証方法で用いられるデータ構造であって、
電流密度制限データベース及び特性変動データベースは、数式、テーブルモデル、グラフ、条件分岐のいずれか2つ以上の組合せで構成されるデータ構造。 - 請求項2乃至22のいずれかに記載のエレクトロマイグレーション検証方法で用いられるネットリストであって、
配線寄生素子毎に、素子名、物理レイヤ、インピーダンス、デバイス種類、形状情報、周辺形状情報の全ての情報を具備するとともに、デバイス素子毎に、素子名、デバイス種類、動作モデル、形状情報、周辺形状情報の全ての情報を具備し、さらに配線寄生素子とデバイス素子との接続情報を具備したネットリスト。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006209822A JP4799311B2 (ja) | 2006-08-01 | 2006-08-01 | エレクトロマイグレーション検証方法 |
US11/882,344 US8042080B2 (en) | 2006-08-01 | 2007-08-01 | Electro-migration verifying apparatus, electro-migration verifying method, data structure and netlist used in the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006209822A JP4799311B2 (ja) | 2006-08-01 | 2006-08-01 | エレクトロマイグレーション検証方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008040534A true JP2008040534A (ja) | 2008-02-21 |
JP4799311B2 JP4799311B2 (ja) | 2011-10-26 |
Family
ID=39030720
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006209822A Expired - Fee Related JP4799311B2 (ja) | 2006-08-01 | 2006-08-01 | エレクトロマイグレーション検証方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8042080B2 (ja) |
JP (1) | JP4799311B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010108048A (ja) * | 2008-10-28 | 2010-05-13 | Fujitsu Microelectronics Ltd | 電流判定プログラム、電流判定装置および電流判定方法 |
KR101532634B1 (ko) * | 2008-12-31 | 2015-07-01 | 삼성전자주식회사 | 풀-칩의 결함 메탈라인 검출 방법 및 시스템 |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8694950B2 (en) | 2010-07-24 | 2014-04-08 | Cadence Design Systems, Inc. | Methods, systems, and articles of manufacture for implementing electronic circuit designs with electrical awareness |
US8484599B2 (en) * | 2011-06-10 | 2013-07-09 | Synopsys, Inc. | Performing via array merging and parasitic extraction |
US8954917B1 (en) * | 2011-12-21 | 2015-02-10 | Cadence Design Systems, Inc. | Method and system for performing fast electrical analysis and simulation of an electronic design for power gates |
US8595677B1 (en) * | 2011-12-21 | 2013-11-26 | Cadence Design Systems, Inc. | Method and system for performing voltage-based fast electrical analysis and simulation of an electronic design |
US11074391B2 (en) | 2019-01-22 | 2021-07-27 | International Business Machines Corporation | Characterizing and simulating library gates to enable identification and elimination of electromigration violations in semiconductor chips |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11175576A (ja) * | 1997-12-09 | 1999-07-02 | Hitachi Ltd | レイアウト検証システム |
JP2001352059A (ja) * | 2000-06-09 | 2001-12-21 | Nec Corp | Pmosトランジスタの特性劣化シミュレーション方法 |
JP2002009159A (ja) * | 2000-06-26 | 2002-01-11 | Nec Microsystems Ltd | 半導体集積回路のレイアウト設計方法及びレイアウト設計装置 |
JP2002175345A (ja) * | 2000-09-29 | 2002-06-21 | Matsushita Electric Ind Co Ltd | 回路動作検証方法及び検証装置 |
JP2003188184A (ja) * | 2001-12-21 | 2003-07-04 | Hitachi Ltd | 半導体装置のシミュレーション方法、劣化度の計算方法、劣化パラメータの計算方法、ならびに半導体装置の設計方法 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2970567B2 (ja) | 1997-01-08 | 1999-11-02 | 日本電気株式会社 | 配線電流密度低減システム |
US5878053A (en) * | 1997-06-09 | 1999-03-02 | Synopsys, Inc. | Hierarchial power network simulation and analysis tool for reliability testing of deep submicron IC designs |
US6072945A (en) | 1997-06-26 | 2000-06-06 | Sun Microsystems Inc. | System for automated electromigration verification |
US7016794B2 (en) * | 1999-03-16 | 2006-03-21 | Lsi Logic Corporation | Floor plan development electromigration and voltage drop analysis tool |
US6675139B1 (en) * | 1999-03-16 | 2004-01-06 | Lsi Logic Corporation | Floor plan-based power bus analysis and design tool for integrated circuits |
US7503021B2 (en) * | 2002-12-17 | 2009-03-10 | International Business Machines Corporation | Integrated circuit diagnosing method, system, and program product |
US7603641B2 (en) * | 2003-11-02 | 2009-10-13 | Mentor Graphics Corporation | Power/ground wire routing correction and optimization |
US7472363B1 (en) * | 2004-01-28 | 2008-12-30 | Gradient Design Automation Inc. | Semiconductor chip design having thermal awareness across multiple sub-system domains |
JP2005251057A (ja) | 2004-03-08 | 2005-09-15 | Matsushita Electric Ind Co Ltd | レイアウト検証装置および検証方法 |
US7240314B1 (en) * | 2004-06-04 | 2007-07-03 | Magma Design Automation, Inc. | Redundantly tied metal fill for IR-drop and layout density optimization |
US7210109B2 (en) * | 2004-06-24 | 2007-04-24 | International Business Machines Corporation | Equivalence checking of scan path flush operations |
US7305644B2 (en) * | 2004-07-12 | 2007-12-04 | International Business Machines Corporation | Negative slack recoverability factor—a net weight to enhance timing closure behavior |
US7404161B2 (en) * | 2005-06-08 | 2008-07-22 | Sun Microsystems, Inc. | Fullchip functional equivalency and physical verification |
US8700377B2 (en) * | 2005-07-26 | 2014-04-15 | Mentor Graphics Corporation | Accelerated analog and/or RF simulation |
-
2006
- 2006-08-01 JP JP2006209822A patent/JP4799311B2/ja not_active Expired - Fee Related
-
2007
- 2007-08-01 US US11/882,344 patent/US8042080B2/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH11175576A (ja) * | 1997-12-09 | 1999-07-02 | Hitachi Ltd | レイアウト検証システム |
JP2001352059A (ja) * | 2000-06-09 | 2001-12-21 | Nec Corp | Pmosトランジスタの特性劣化シミュレーション方法 |
JP2002009159A (ja) * | 2000-06-26 | 2002-01-11 | Nec Microsystems Ltd | 半導体集積回路のレイアウト設計方法及びレイアウト設計装置 |
JP2002175345A (ja) * | 2000-09-29 | 2002-06-21 | Matsushita Electric Ind Co Ltd | 回路動作検証方法及び検証装置 |
JP2003188184A (ja) * | 2001-12-21 | 2003-07-04 | Hitachi Ltd | 半導体装置のシミュレーション方法、劣化度の計算方法、劣化パラメータの計算方法、ならびに半導体装置の設計方法 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010108048A (ja) * | 2008-10-28 | 2010-05-13 | Fujitsu Microelectronics Ltd | 電流判定プログラム、電流判定装置および電流判定方法 |
KR101532634B1 (ko) * | 2008-12-31 | 2015-07-01 | 삼성전자주식회사 | 풀-칩의 결함 메탈라인 검출 방법 및 시스템 |
Also Published As
Publication number | Publication date |
---|---|
JP4799311B2 (ja) | 2011-10-26 |
US8042080B2 (en) | 2011-10-18 |
US20080034336A1 (en) | 2008-02-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4799311B2 (ja) | エレクトロマイグレーション検証方法 | |
US8788999B1 (en) | Automatic routing system with variable width interconnect | |
US8171447B1 (en) | Automatically routing nets according to current density rules | |
JP4774294B2 (ja) | 集積回路レイアウト装置、その方法及びプログラム | |
US20060101367A1 (en) | Design method of semiconductor device and semiconductor device | |
US6278964B1 (en) | Hot carrier effect simulation for integrated circuits | |
JP4629607B2 (ja) | 半導体集積回路のタイミング検証方法及びタイミング検証装置 | |
JP2004342100A (ja) | 集積回路の物理設計用のツールフロープロセス | |
TWI647582B (zh) | 增強去耦電容的實施方式的系統、方法及電腦產品 | |
US11030383B2 (en) | Integrated device and method of forming the same | |
KR20090077692A (ko) | 반도체 장치의 제조 방법, 반도체 장치의 제조 프로그램 및반도체 장치의 제조 시스템 | |
KR100232994B1 (ko) | 반도체 장치의 설계 지원장치 및 설계 지원방법 | |
US20170308639A1 (en) | Method for analyzing ir drop and electromigration of ic | |
CN112069763A (zh) | 修正电路的方法 | |
US7673268B2 (en) | Method and system for incorporating via redundancy in timing analysis | |
US7373628B1 (en) | Method of automatically routing nets using a Steiner tree | |
US20070067748A1 (en) | Method and system for enhancing circuit design process | |
US6567960B2 (en) | System for improving circuit simulations by utilizing a simplified circuit model based on effective capacitance and inductance values | |
TWI833036B (zh) | 產生電路佈局之方法及系統 | |
Mishra et al. | Circuit delay variability due to wire resistance evolution under AC electromigration | |
US10216887B1 (en) | Methods, systems, and computer program products for implementing an electronic design with time varying resistors in power gating analysis | |
US11270052B2 (en) | System and method of timing characterization for semiconductor circuit | |
JP4803078B2 (ja) | 半導体集積回路のレイアウト設計方法およびレイアウト設計用プログラム | |
JP3046269B2 (ja) | ホットキャリア劣化推定方法 | |
Posser et al. | Electromigration Inside Logic Cells |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071113 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071120 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20090721 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110216 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110301 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110427 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110705 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110802 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140812 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |