JPH09181162A - トリプルウェル構造において厚肉フィールド絶縁領域に対して用いるチャネルストップ方法 - Google Patents

トリプルウェル構造において厚肉フィールド絶縁領域に対して用いるチャネルストップ方法

Info

Publication number
JPH09181162A
JPH09181162A JP8283698A JP28369896A JPH09181162A JP H09181162 A JPH09181162 A JP H09181162A JP 8283698 A JP8283698 A JP 8283698A JP 28369896 A JP28369896 A JP 28369896A JP H09181162 A JPH09181162 A JP H09181162A
Authority
JP
Japan
Prior art keywords
well
thick field
insulating region
field insulating
implant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8283698A
Other languages
English (en)
Inventor
Freidoon Mehrad
メーラド フライドーン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Texas Instruments Inc
Original Assignee
Texas Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Texas Instruments Inc filed Critical Texas Instruments Inc
Publication of JPH09181162A publication Critical patent/JPH09181162A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76Making of isolation regions between components
    • H01L21/762Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Non-Volatile Memory (AREA)
  • Semiconductor Memories (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Element Separation (AREA)

Abstract

(57)【要約】 【目的】 Nチャネル・フィールド効果装置間を電気的
に絶縁するようにトリプルウェル構造に形成した厚肉フ
ィールド絶縁領域のサイズを縮小してケイ素基板上によ
り多くのトランジスタ装置を設けると共に、小さいばか
りでなく薄くもあり、最低限の写真印刷技術を利用でき
るときに製造容易でサイズ縮小が容易である厚肉フィー
ルド絶縁領域を抵抗することを目的とする。 【構成】 トリプルウェル構造で成長した厚肉フィール
ド絶縁領域(23)の下で適正な電気絶縁を行うため
に、厚肉フィールド絶縁領域(23)の酸化物厚さに応
じて、異なったエネルギで複数の注入量を用いてチャネ
ルストップ不純物(30)を注入する。この分割注入の
結果、厚肉フィールド絶縁領域(23)に対してかなり
幅広の工程変動ウィンドウを得ることができる。工程変
動としては、成長した酸化物の厚み、注入エネルギ/注
入量および湿式デグレイジング・ステップによって生じ
る厚みの低減がある。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、Nチャネル・フィ
ールド効果装置間を電気的に絶縁するようにトリプルウ
ェル構造に形成した厚肉フィールド絶縁領域の下層への
チャネルストップ注入に関する。
【0002】
【従来の技術】或る種の電気的消去可能でプログラム可
能なフラッシュ式読み取り専用メモリ(フラッシュEP
ROM)アレイはトリプルウェル構造を用いて形成す
る。Pタイプ導電率のケイ素基板に代表的なトリプルウ
ェル構造を形成するには補償法を用いる。第1ステップ
では、基板にリン注入し、次にタンク・ドライブ・ステ
ップを実施してNタイプ導電率のウェル(Nウェル)を
形成する。次のステップでホウ素を注入し、その後に2
回目のタンク・ドライブ・ステップを実施してNウェル
内にPタイプ導電率の絶縁したウェル(Pウェル)を創
設する。したがって、Pウェルはホウ素、リンの両方を
含有することになるが、ホウ素の方がきわだっている。
このトリプルウェル構造は、Pウェル内にNタイプ導電
率のソース/ドレイン拡散部を形成して完成する。これ
らのソース/ドレイン拡散部は、Nチャネル装置、たと
えば、メモリセルあるいは周辺トランジスタの一部とな
る。メモリセルや周辺回路のトランジスタの多くはこれ
らのソース/ドレイン拡散部から電気的に隔離してなけ
ればならない。
【0003】一般的に、あらゆるタイプのEPROM
は、成長した厚肉フィールド絶縁領域の下層にホウ素を
注入するホウ素チャネルストップ注入法を用いてNチャ
ネル・メモリセル間ならびにNチャネル周辺トランジス
タ間を電気的に絶縁している。しかしながら、ホウ素チ
ャネルストップ注入法をトリプルウェル構造上に形成し
た厚肉フィールド絶縁領域下層に使用する際には独特の
問題が生じる。偏析係数M(ケイ素内不純物濃度対二酸
化ケイ素内不純物濃度の比)がホウ素よりも小さく、リ
ンよりも大きいので、その結果、Pウェル構造内で成長
した厚肉フィールド絶縁領域の直ぐ下のケイ素内でホウ
素が欠乏し、Nウェル構造内で成長した厚肉フィールド
絶縁領域の直ぐ下のケイ素内に集積してしまうのであ
る。すなわち、酸化物が成長して厚肉フィールド絶縁領
域を形成しているときに、厚肉フィールド絶縁領域の直
ぐ下ではホウ素が欠乏すると同時にリンが集積するので
ある。その結果、その部位では、リン濃度がホウ素濃度
を凌駕し、厚肉フィールド絶縁領域の下層に、漏電、お
そらくは短絡の原因となるNタイプ領域ができてしまう
のである。
【0004】厚肉フィールド絶縁領域を成長させる前に
チャネルストップ注入物としてホウ素を使用すること
は、Pウェル構造におけるこれらの絶縁領域の下層での
漏電を防ぐための普通の方法の1つである。この普通の
方法では、厚肉フィールド絶縁領域を形成する酸化物の
成長の前に選定したPウェル部位にホウ素を注入する。
ホウ素の注入は、N+厚肉フィールド絶縁領域の下層で
の電流の限界電圧を高める目的で行う。トリプルウェル
構造で厚肉フィールド絶縁領域を形成する酸化物を成長
させるに先立ってホウ素チャネルストップを注入する
と、酸化物成長中、或るホウ素はケイ素内により深く拡
散し、別のホウ素は厚肉フィールド絶縁領域内へ拡散す
る。したがって、リン蓄積を避け、厚肉フィールド絶縁
領域の下層のケイ素領域をPタイプとして維持するため
にはかなり高い注入量のホウ素を必要とする。しかしな
がら、高い注入量のホウ素のチャネルストップ注入は、
厚肉フィールド絶縁領域下層のトランジスタ接合部破壊
電圧に悪影響がある。
【0005】一方、第2の従来技術の方法では、厚肉フ
ィールド絶縁領域を通して行う一段階式高エネルギ・チ
ャネルストップ注入法を用いる。この注入法は厚肉フィ
ールド絶縁領域を形成する酸化物成長後に行う。この高
エネルギ注入法は、厚肉フィールド絶縁領域の直ぐ下の
ケイ素に導電性チャネルが生じるのを止めることも意図
している。しかしながら、この第2の従来技術の方法を
用いる場合、厚肉フィールド絶縁領域の下の正しい深さ
のところに充分な濃度のホウ素を存在させることの問題
がある。以下の詳細な説明の一部として、Nウェル内に
形成した絶縁Pウェルに生じた厚肉フィールド絶縁領域
について高エネルギ・チャネルストップをシミュレート
した。シミュレーションの結果によれば、ほんの一回の
高エネルギ注入を実施するだけでは、厚肉フィールド絶
縁領域の下に正しい量のホウ素を存在させてチャネル導
通とソース−ドレイン短絡を防ぐには正確なチャネルス
トップ注入エネルギが必要であることがわかった。
【0006】水平、垂直両方向で集積回路装置のサイズ
を縮小するという大きくて絶え間ない要望がある。この
要望には、厚肉フィールド絶縁領域のサイズを縮小して
ケイ素基板上により多くのトランジスタ装置を設けるこ
とができるようにすることが含まれている。また、小さ
いばかりでなく薄くもあり、最低限の写真印刷技術を利
用できるときに製造容易でサイズ縮小容易である厚肉フ
ィールド絶縁領域についても大きくて持続した要望があ
る。好ましくは、これらの目標を達成するのに用いるチ
ャネルストップ注入法は、同時に、工程の変動に無関係
であるべきである。工程の変動としては、 1)チャネルストップ注入法でのエネルギおよび注入量
の小変化と、 2)湿式デグレイジング・ステップから生じる非均一な
厚さを含む、厚肉フィールド絶縁領域の厚さの変動と、
がある。
【0007】
【発明の要約】こうした次第で、本発明は、厚肉フィー
ルド絶縁領域の酸化物を介して行う多段階式高エネルギ
・チャネルストップ注入法であって、たとえば、フラッ
シュEPROMメモリセルやNウェル内の絶縁Pウェル
に設けたNチャネル周辺トランジスタについて適切な電
気的絶縁を行うチャネルストップ注入法を提供する。本
発明によれば、トリプルウェル構造で用いられている厚
肉フィールド絶縁領域の下の正しい位置で正しい注入量
の注入を行うべく正確なチャネルストップ注入エネルギ
を使用する必要がない。加えて、本発明は製造中のより
大きな工程変動を許す。すなわち、本発明を用いて作る
装置は、一回の高エネルギ注入を行って作った従来装置
よりも製造が容易である。
【0008】トリプルウェル構造で用いられる厚肉フィ
ールド絶縁領域の下での、短絡を含む漏電を防ぐため
に、少なくとも2回の高エネルギ・チャネルストップ注
入を行い、各回で、従来の一段階式注入構造を製造する
のに用いられる注入量よりも少ない注入量でよい。この
多段階式高エネルギ注入法は厚肉フィールド絶縁領域の
成長後に実施し、各回の注入でのエネルギが異なる。代
替案として、この多段階式注入法は、プロセスのもっと
後で、1回あるいはそれ以上のデグレイジング・ステッ
プの後に実施する。2回の注入を行った場合、各注入
は、たとえば、厚肉フィールド絶縁領域の下の全チャネ
ルストップ注入量のうちの半分の注入量で行う。各注入
で、異なった深さのところに注入不純物を入れる。この
多重深度注入は厚肉フィールド絶縁領域と組み合ったP
−N接合部の破壊電圧を改善する。シミュレート結果と
実際のケイ素で測定したデータの両方が、厚肉フィール
ド絶縁領域下層での多段階注入によるホウ素注入量につ
いてかなり幅広の処理変動ウィンドウを示している。加
えて、これらの結果では、ウェーハを通じて、そして、
ロットを通じての工程変動についての感度が低下するこ
とが示された。
【0009】
【実施例】図1を参照して、ここには、本発明の方法を
説明するためにメモリチップの一体部分であるメモリセ
ル・アレイが例示してある。各セルは、ソース11、ド
レイン12、フローティング・ゲート13および制御ゲ
ート14を有するフローティング・ゲート式トランジス
タである。セル10の行における制御ゲート14の各々
はワードライン15に接続してあり、ワードライン15
の各々はワードライン・デコーダ16に接続してある。
セル10の行におけるソース11の各々はソースライン
17に接続してある。セル10の列におけるドレイン1
2の各々はドレイン列ライン18に接続してある。ソー
スライン17の各々は共通列ライン17aを介して列デ
コーダ19に接続してあり、ドレイン列ライン18の各
々は列デコーダ19に接続してある。
【0010】読み出しモードでは、ワードライン・デコ
ーダ16が、ライン20上のワードライン・アドレス信
号および読み出し/書き込み/消去制御回路21(また
はマイクロプロセッサ21)からの信号に応答して、予
め選定した正電圧Vcc(約+5V)を選定したワード
ライン15に印加し、また、低電圧(アース電圧または
SUB )を非選定ワードライン15へ印加するように作
用する。列デコーダ19は、予め選定した正電圧VSEN
(約+1V)を少なくとも選定したドレイン列ライン1
8へ 印加し、低電圧(0V)をソースライン17へ印
加するように作用する。列デコーダ19は、また、アド
レスライン20dの信号に応答して、選定セル10の選
定ドレイン列ライン18をDATA IN/OUT 端子に接続する
ようにも作用する。選定ドレイン列ライン18および選
定ワードライン15に接続したセル10の導通状態ある
いは非導通状態は、DATA IN/OUT 端子22に接続したセ
ンスアンプ(図示せず)によって検知する。
【0011】フラッシュ消去モードでは、列デコーダ1
9は、すべてのドレイン列ライン18をフローティング
状態(「OFF」状態にバイアスされているフィールド
効果トランジスタのような高インピーダンスに接続され
た状態)のままにするように作用し得る。ワードライン
・デコーダ16は、すべてのワードラインを基準電位V
SUB (接地電位でもよい)に接続するように作用する。
列デコーダ19は、高い正電圧VEE(約+10Vから+
15V)をすべてのソースライン17に印加するように
も 作用する。これら消去用電圧はゲート酸化物領域を
横切って充分な電界強度を創り出し、フローティング・
ゲート13から電荷を転送してメモリセル10を消去す
るファウラ−ノルトハイム・トンネル電流を発生する。
ワードライン15上の電位が0Vなので、セル10は、
消去中、非導通状態に留まる。この理由のために、ま
た、ドレイン12がフローティング状態にあるために、
チャネルホット・キャリヤがまったく生じない。
【0012】書き込みモードあるいはプログラム・モー
ドでは、ワードライン・デコーダ16は、ライン20r
上のワードライン・アドレス信号および読み出し/書き
込み/消去制御回路21(またはマイクロプロセッサ2
1)からの信号に応答して、予め選定した第1プログラ
ミング電圧VF1(約+12V)を、選定制御ゲート14
を含 む選定ワードライン15に印加するように作用で
きる。列デコーダ19は、第2のプログラミング電圧V
F2(約+5Vから+10V)を選定ドレイン列ライン1
8、したがって、選定セル10のドレイン12に印加す
るようにも作用する。ソースライン17は基準電位V
SUB (接地電位でもよい)に接続してある。非選定ドレ
イ ン列ライン18のすべては基準電位VSUB に接続し
てあり、すなわち、フローティング状態にある。これら
のプログラミング電圧は、選定メモリセル10のチャネ
ルに高電流(ドレイン12からソース11への電流)状
態を創り出し、ドレイン−チャネル接合部付近にチャネ
ルホット電子およびアバランシェ降伏電子を発生させ、
これらの電子がチャネル酸化物を横切って選定セル10
のフローティング・ゲート13に射出される。プログラ
ミング時間は、チャネル領域(0VのVP1)に関し て
約−2Vから−6Vの負のプログラム電荷でフローティ
ング・ゲート13をプログラムするのに充分に長いよう
に選定する。実施例に従って製作したメモリセル10の
場合、制御ゲート14/ワードライン15とフローティ
ング・ゲート13の間の結合係数は約0.6である。し
たがって、たとえば、選定制御ゲート14を含む選定ワ
ードライン15上の12Vのプログラミング電圧VP1
選定フローティン グ・ゲート13に約+7.2Vの電
圧を印加する。フローティング・ゲート13(約+7.
2V)と接地した(約0Vの)ソースライン17の電圧
差は、ファウラ−ノルトハイム・トンネル電流をソース
11とフローティング・ゲート13の間のゲート酸化物
を横切って生じさせ、選定あるいは非選定セル10のフ
ローティング・ゲート13を荷電するには不十分とな
る。選定セル10のフローティング・ゲート13はプロ
グラミング中に射出されたホット電子で荷電され、これ
らの電子は選定セル10のフローティング・ゲート13
の下のソース・ドレイン経路を制御ゲート14上の正の
読み出し電圧について非導通状態、すなわち、「ゼロ」
ビットと読める状態にする。非選定セル10の、フロー
ティング・ゲート13の下のソース・ドレイン経路は導
通状態のままであり、これらのセル10は「1」ビット
と読み出される。
【0013】図2を参照して、ここには、本発明を説明
するために、厚肉フィールド絶縁領域23を包含するメ
モリアレイ構造の一例が示してある。この厚肉フィール
ド絶縁領域23は、チップのメモリアレイ部分の一体部
分であると同時に、たとえば、デコーダ16、19にお
けるNチャネル周辺装置を含むチップの一部でもある。
多くの回路において、Nチャネル・メモリセルおよびN
チャネル周辺装置のソース/ドレイン領域11/12は
付近のソース/ドレイン領域11/12から電気的に絶
縁してなければならない。図3、4、5を参照して、こ
こには、図1、2の装置を製作する方法が示してある。
基板24は、おそらくは直径8インチのPタイプ・ケイ
素のスライスである。多数の他のプロセス・ステップが
通常は実施されることになっているが、ここでは隔離し
たPウェルにNチャネル・トランジスタを形成すること
のみを説明する。たとえば、フラッシュEPROMメモ
リ装置およびNチャネル周辺トランジスタをNウェルに
形成されている隔離Pウェルに形成することがある。
【0014】次に特に図3を参照して、約400オング
ストローム厚のパッド・酸化物層(図示せず)を基板2
4の表面で成長させるかあるいはそこに蒸着する。この
パッド・酸化物層は、初期の製作ステップ中に基板24
を保護するものであり、その後除かれることになる。次
に、低圧化学蒸着法を用いてケイ素・窒化物層(図示せ
ず)をパッド・酸化物層上に蒸着する。次に、ケイ素・
窒化物層をパターン加工してからプラズマでエッチング
し、Nウェル25を注入することになっている領域を露
出させる。おそらくは2×1013/cm2 の注入量でリ
ン注入を実施してNウェル25 を形成する。次に、ウ
ェーハ(基板24)を酸化雰囲気内に置いてNウェル2
5の頂面におそらくは約400オングストローム厚の厚
肉タンク酸化物を成長させる。窒化物層を除去した後、
おそらくは1.5×1013/cm 2 の注入量でホウ素の
注 入を実施してNウェル25の外側にPウェル26A
を創る。次に、酸化物をすべて剥し、ケイ素ウェーハ2
4を炉内に置く。ここで、タンク・ドライブを1100
℃で1800分間実施する。次に、酸化物を除去した
後、新しいパッド・酸化物層(図示せず)を成長させる
かあるいは蒸着する。次に、酸化物をパターン化し(図
示せず)、露出させてNウェル内の隔離したPウェル2
6Bを開放する。次に、おそらくは2×1013/cm2
の注入量でホウ素注入を実施して隔離したPウェル26
Bを創る。リンを除去し、清掃した後、二回目の高温タ
ンク・ドライブを1100℃で500分間実施して隔離
Pウェル26Bをドライブする。最後に、頂部の酸化物
を除去し、普通の手続きを用いてメモリアレイARRを
形成する。この手続きとしては、厚肉フィールド絶縁領
域23の形成に加えてコンダクタおよびメモリセル10
を形成する蒸着/マスキング/エッチング/注入/ドラ
イブの諸ステップがある。
【0015】図4は図3のNウェル25内の隔離Pウェ
ル26Bの小部分を示している。Pウェル26BはNチ
ャネル装置を形成しようとしているところである。これ
らのNチャネル装置は、メモリセル10タイプであって
もよいし、Nチャネル周辺タイプであってもよい。図4
に示すように、約400オングストローム厚のパッド・
酸化物層27を成長させるかあるいは蒸着する。次に、
ケイ素・窒化物層28を、低圧化学蒸着法を用いてパッ
ド・酸化物層上に蒸着する。次に、このケイ素・窒化物
層28をパターン化してからプラズマ・エッチングを行
い、厚肉フィールド絶縁領域23または厚肉フィールド
絶縁体23を形成しようとしている領域を露出させる。
オプションとして、次に、約3×1012/cm2 の注入
量でホウ素注入を実施して、標準のPウェル26A(N
ウェル25に形成されてないもの)でメモリセルあるい
はNチャネル・トランジスタまたはこれら両方を隔離す
る普通のP+チャネルストップ領域29を創る。このス
テップを実施した結果、ホウ素が再び隔離Pウェル26
B内へ注入される。フォトレジストを除去した後、図4
に示すように、厚肉フィールド絶縁領域23を形成する
厚肉酸化物を、約900℃の水蒸気へ1気圧の下に数時
間さらすことによって約6000―7000オングスト
ロームの厚さまで局限酸化工程で熱成長させる。あるい
は、高圧酸化(HIPOX)法を用いて酸化時間を短縮
する。周知のように、酸化物23はケイ素・窒化物層の
縁の下で成長し、急な移行部のない「鳥のくちばし状」
領域を創り出す。最後に、パッド・酸化物層、ケイ素・
窒化物層27、28の残部を除去する。この作業で、厚
肉フィールド絶縁領域23間で隔離Pウェル26Bのと
ころのケイ素基板24の面が露出する。
【0016】次に図5を参照して、高エネルギ・チャネ
ルストップ注入の前に別のパッド酸化物331を成長さ
せるかあるいは蒸着する。このとき、パッド酸化物31
をパターン化して厚肉フィールド絶縁領域23のところ
で露出させ、Nウェル25内の隔離Pウェル26Bを高
エネルギ・チャネルストップ注入に対して選択的に開放
する。次に、高エネルギ・チャネルストップ注入30
を、たとえば、2段階で実施し、第1エネルギで厚肉フ
ィールド絶縁領域23の下に全チャネルストップ注入物
30の注入量の半分を注入し、第2の異なったエネルギ
で残りの半分の注入量のチャネルストップ注入物30を
注入する。図5はPウェル26Bのすべてについてのブ
ランケット注入物30を示している。したがって、注入
物30は、ケイ素領域において、注入30が厚肉フィー
ルド絶縁領域23を通して進行するところよりも深くな
る。ブランケット式高エネルギ・ホウ素チャネルストッ
プ注入物30(約1×1012ないし6×1012/cm2
の範囲)はNチャネル装置の限界電圧(おそらくは、約
0.1V前後)には最小限の影響しか持たない。このこ
とは、高エネルギ注入が図5に示すようにゲート酸化物
の下のケイ素内にさらに深く不純物を位置させ、したが
って、これらの不純物が装置の限界電圧に対して非常に
小さい影響しか持っていないためである。望むならば、
パターン化で、隔離Pウェル領域26B全体を開放しな
いで、隔離Pウェル26Bにおける厚肉フィールド絶縁
領域23の頂部のみを開放してもよい。チャネルストッ
プ注入エネルギは厚肉フィールド絶縁領域23の関数で
ある。したがって、或る特定の工程厚さについてはエネ
ルギを注意深く選ぶ。これらの高エネルギ・チャネルス
トップ注入30は、厚肉フィールド絶縁領域23の成長
直後に実施する必要はなく、工程のもっと後で、厚肉フ
ィールド絶縁領域23が1回あるいはそれ以上のデグレ
イジング・ステップ中に薄くなった後に実施してもよ
い。
【0017】本発明に関係がなく、標準のフラッシュE
EPROMメモリアレイARRおよびCMOS周辺トラ
ンジスタの一部である工程段階の残部はここでは述べな
い。本発明の方法の一般的な用途では、厚肉フィールド
絶縁領域23は2、3回のデグレイジング・ステップを
受け、おそらくは4000−5000オングストローム
厚となる。加えて、チャネルストップ注入30が受ける
全熱サイクルは1000℃で約40分である。図6は、
高エネルギ・チャネルストップ30を注入しない場合
の、図5の厚肉フィールド絶縁領域23の下にホウ素、
リンを注入したコンピュータ・シミュレート結果の、B
−B' 線に沿った一次元分布を示す。図6からわかるよ
うに、厚肉フィールド絶縁領域23の成長後、リンが集
積し(破線)、ホウ素が欠乏する(実線)。
【0018】図7は、150KeVの一回注入エネルギ
でチャネルストップ注入量が3×1012/cm2 の場合
の、図5の厚肉フィールド絶縁領域23の下のホウ素、
リン注入分布についてのコンピュータ・シミュレート結
果のB−B' 線に沿った一次元分布を示している。図7
でわかるように、リンが集積し(破線)、高エネルギ・
チャネルストップ注入後のホウ素注入分布(実線)が厚
肉フィールド絶縁領域23の直下の表面でのリン濃度よ
りも高くなっている。同様のケースが図8に示してあ
り、ここでは、一回注入エネルギが170KeVまで高
くなっている。図8において、図7と比べて、ホウ素濃
度のピーク値がケイ素24内へより深くなっており、厚
肉フィールド絶縁領域23の縁から隔たっており、ここ
では、実際に、厚肉フィールド絶縁領域23の直下では
ホウ素濃度が低くなっている。この結果は、チャネルス
トップ注入エネルギが一定の間に厚肉フィールド絶縁領
域23の酸化物厚みが変わっても同じである。
【0019】最後に、図9は4×1012/cm2 の全チ
ャネルストップ注入量の半分を110 KeVで注入
し、残りの半分を120KeVで注入した場合を示して
いる。ここでわかるように、図9の酸化物厚肉フィール
ド絶縁領域23の下のホウ素濃度は平坦であり、これは
プロセス・マージンの増大を示しており、本発明の方法
を用いる場合には許容される。上記のシミュレーション
結果を評価するために、コンピュータ・シミュレーショ
ンで用いた値に近い値で4回の、異なった電圧の分割チ
ャネルストップ注入を行ってケイ素を処理し、その特徴
を見た。表Iは4つのケースを示しており、そのうちの
3つのケースではケイ素14上に作った約4000オン
グストロームの厚肉フィールド絶縁領域23を通して分
割式の高エネルギ・チャネルストップ注入を行った。
【0020】
【表1】 表I ケース 高エネルギ・チャネルストップ注入 A なし B 3.6×1012/cm2 120/135KeV C 3.6×1012/cm2 130/145KeV D 3.6×1012/cm2 140/155KeV 表IIは、表Iに示すように注入した2タイプの構造か
ら得た電気データを表わしている。このテスト構造は図
10に示してあり、図10はトリプルウェル構造におい
て2つのNタイプ領域を分離している厚肉フィールド絶
縁領域23上の接地ゲートGAを示している。一方のタ
イプ(構造1)はポリシリコン・ゲートGAを有し、他
方のタイプの構造(構造2)は金属ゲートを有する。電
圧Vを変えながら、電流Iを測定する。表IIの電気デ
ータは、厚肉フィールド絶縁領域23の下の経路におけ
る単位幅あたりの電流Iが1μA/μmに達したときの
電圧Vである。ケースAについての非常に小さい電圧か
らわかるように、高エネルギ・チャネルストップ注入な
しでは、なんら隔離は行われない。ケースCは分割注入
ケースB、C、Dのうち最良である。実際、ケースCの
高エネルギ・チャネルストップ注入が最適化されてい
る。ケースB、Dの分割注入エネルギは最適化されたケ
ースCのやや下と上で選んだが、隔離が弱いことがわか
った。
【0021】
【表2】 表II ケース A B C D 構造1 0.12V 11.9V 13.1V 10.6V 構造2 0.03V 11.1V 14.5V 11.8V シミュレーション結果およびケイ素構造から得たデータ
は、厚肉フィールド絶縁領域23を通して高エネルギ・
チャネルストップ注入を実施するための本方法の利点を
示している。本発明の方法では、3つ以上の注入エネル
ギをそれぞれより小さい不純物注入量と共に用いてい
る。
【0022】本発明を図示実施例に関連して説明してき
たが、この説明は限定の意味で行ったわけではない。こ
の説明を参照すれば、本発明の図示実施例ならびに他の
実施例についての種々の変更が当業者には明らかとなろ
う。添付の特許請求の範囲は本発明の範囲内に入るこの
ような変形例または実施例のうちのいかなるものをもカ
バーすることと考える。
【0023】以上の記載に関連して、以下の各項を開示
する。 (1) 第1の導電率タイプの少なくとも一対のソース
/ドレイン拡散部を電気的に絶縁する方法であって、こ
れらのソース/ドレイン拡散部が前記第1導電率タイプ
と逆の第2の導電率タイプの第1ウェル内に形成してあ
り、この第1ウェルが前記第1導電率タイプの第2ウェ
ル内に形成してある方法において、前記対のソース/ド
レイン拡散部間で前記第1ウェル上に厚肉フィールド絶
縁領域を形成する段階と、前記第1ウェル内へ前記厚肉
フィールド絶縁領域を通して前記第2導電率タイプの、
第1注入量の不純物を第1エネルギ・レベルで選択的に
注入する段階と、前記第1ウェル内へ前記厚肉フィール
ド絶縁領域を通して前記第2導電率タイプの、第2注入
量の前記不純物を第2エネルギ・レベルで選択的に注入
する段階とを包含することを特徴とする方法。 (2) 前記第1導電率タイプがNタイプである上記
(1)項記載の方法。 (3) 前記不純物がホウ素である上記(1)項記載の
方法。 (4) 前記第1エネルギ・レベルがほぼ120KeV
から140KeVの範囲にある上記(1)項記載の方
法。 (5) 前記第2エネルギ・レベルがほぼ135KeV
から155KeVの範囲にある上記(1)項記載の方
法。 (6) 前記不純物がホウ素であり、前記第1、第2の
不純物注入量が1×1012から6×1012/cm2 の範
囲にある上記(1)項記載の方法。 (7) 前記対のソース/ドレイン拡散部がフラッシュ
EPROMの一部である上記(1)項記載の方法。 (8) 前記厚肉フィールド絶縁領域が熱成長する上記
(1)項記載の方法。 (9) さらに、第3のエネルギ・レベルで前記第2導
電率タイプの前記不純物の第3注入量を前記厚肉フィー
ルド絶縁領域を通して前記第1ウェル内へ選択的に注入
する段階を包含する上記(1)項記載の方法。 (10)前記選択的な注入段階を、前記厚肉フィールド
絶縁領域を少なくとも一回エッチングした後に実施する
上記(1)項記載の方法。 (11)第2導電率タイプのウェル内に形成した一対の
第1伝導率タイプの拡散部を電気的に絶縁する方法であ
り、前記第2導電率タイプが前記第1導電率タイプの逆
であり、前記第2導電率タイプのウェルを第1導電率タ
イプのウェル内に形成する方法において、前記第2導電
率タイプのウェル上で前記対の第1導電率タイプ拡散部
間に厚肉フィールド絶縁領域を形成する段階と、第1エ
ネルギ・レベルで前記第2導電率タイプの不純物の第1
注入量を前記厚肉フィールド絶縁領域を通して前記第2
導電率タイプのウェル内へ選択的に注入する段階と、第
2エネルギ・レベルで前記第2導電率タイプの前記不純
物の第2注入量を前記厚肉フィールド絶縁領域を通して
前記第2導電率タイプのウェル内へ選択的に注入する段
階とを包含する方法。 (12)前記第1導電率タイプがNタイプである上記
(11)項記載の方法。 (13)前記不純物がホウ素である上記(11)項記載
の方法。 (14)前記第1エネルギ・レベルがほぼ120KeV
から140KeVの範囲にある上記(11)項記載の方
法。 (15)前記第2エネルギ・レベルがほぼ135KeV
から155KeVの範囲にある上記(11)項記載の方
法。 (16)前記不純物がホウ素であり、前記第1、第2の
不純物注入量が1×1012から6×1012/cm2 の範
囲にある上記(11)項記載の方法。 (17)前記対の第1導電率タイプ拡散部がフラッシュ
EPROMの一部である上記(11)項記載の方法。 (18)前記厚肉フィールド絶縁領域が熱成長する上記
(11)項記載の方法。 (19)さらに、第3のエネルギ・レベルで前記第2導
電率タイプの前記不純物の第3注入量を前記厚肉フィー
ルド絶縁領域を通して前記第2導電率タイプのウェル内
へ選択的に注入する段階を包含する上記(11)項記載
の方法。 (20)前記選択的な注入段階を、前記厚肉フィールド
絶縁領域を少なくとも一回エッチングした後に実施する
上記(11)項記載の方法。 (21)トリプルウェル構造で成長した厚肉フィールド
絶縁領域(23)の下で適正な電気絶縁を行うために、
厚肉フィールド絶縁領域(23)の酸化物厚さに応じ
て、異なったエネルギで複数の注入量を用いてチャネル
ストップ不純物(30)を注入する。この分割注入の結
果、厚肉フィールド絶縁領域(23)に対してかなり幅
広の工程変動ウィンドウを得ることができる。工程変動
としては、成長した酸化物の厚み、注入エネルギ/注入
量および湿式デグレイジング・ステップによって生じる
厚みの低減がある。
【図面の簡単な説明】
【図1】この図は、メモリセル・アレイの部分ブロック
電気構成図である。
【図2】この図は、メモリセル・アレイ・レイアウトの
小部分の拡大平面図である。
【図3】この図は、図1、2に示すタイプのアレイを形
成することができるトリプルウェル構造の拡大横断面図
である。
【図4】この図は、早期構成段階での図2のA−A' 線
に沿って切り取った隔離領域を含むNチャネル・トラン
ジスタ(メモリセル・アレイまたはNチャネル周辺トラ
ンジスタ)の小部分の拡大横断面図である。
【図5】この図は、早期構成段階での図2のA−A' 線
に沿って切り取った隔離領域を含むNチャネル・トラン
ジスタ(メモリセル・アレイまたはNチャネル周辺トラ
ンジスタ)の小部分の拡大横断面図である。
【図6】この図は、高エネルギ・チャネルストップ注入
を行っていない、図5のB−B' 線に沿って切り取った
厚肉フィールド絶縁領域の注入シミュレート分布の一次
元プロットである。
【図7】この図は、3×1012/cm2 の高エネルギ・
チャネルストップ注入と150KeVのエネルギの場合
の、図5のB−B' 線に沿った厚肉フィールド絶縁領域
の注入シミュレート分布の一次元プロットである。
【図8】この図は、3×1012/cm2 の高エネルギ・
チャネルストップ注入と170KeVのエネルギの場合
の、図5のB−B' 線に沿った厚肉フィールド絶縁領域
の注入シミュレート分布の一次元プロットである。
【図9】この図は、一回目は110KeVのエネルギで
2×1012/cm2 、二回目は120KeVで2×10
12/cm2 の二回の高エネルギ・チャネルストップ注入
を行った場合の、図5のB−B' 線に沿った厚肉フィー
ルド絶縁領域の注入シミュレート分布の一次元プロット
である。
【図10】この図は、本発明の特性を説明するためのテ
スト構造を示す。
【符号の説明】
10…フローティング・ゲート・トランジスタ 11…ソース 12…ドレイン 13…フローティング・ゲート 14…制御ゲート 16…ワードライン・デコーダ 17…ソースライン 18…ドレイン列ライン 19…列デコーダ 21…読み出し/書き込み/消去制御回路 22…DATA IN/OUT 端子 23…厚肉フィールド絶縁領域 24…基板 25…Nウェル 26A…Pウェル 26B・・・ Pウェル 27・・・ パッド・酸化物層 28・・・ ケイ素・窒化物層 30・・・ チャネルストップ注入物 31・・・ 別のパッド酸化物

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 第1の導電率タイプの少なくとも一対の
    ソース/ドレイン拡散部を電気的に絶縁する方法であっ
    て、これらのソース/ドレイン拡散部が前記第1導電率
    タイプと逆の第2の導電率タイプの第1ウェル内に形成
    してあり、この第1ウェルが前記第1導電率タイプの第
    2ウェル内に形成してある方法において、前記対のソー
    ス/ドレイン拡散部間で前記第1ウェル上に厚肉フィー
    ルド絶縁領域を形成する段階と、前記第1ウェル内へ前
    記厚肉フィールド絶縁領域を通して前記第2導電率タイ
    プの、第1注入量の不純物を第1エネルギ・レベルで選
    択的に注入する段階と、前記第1ウェル内へ前記厚肉フ
    ィールド絶縁領域を通して前記第2導電率タイプの、第
    2注入量の前記不純物を第2エネルギ・レベルで選択的
    に注入する段階とを包含することを特徴とする方法。
JP8283698A 1995-10-25 1996-10-25 トリプルウェル構造において厚肉フィールド絶縁領域に対して用いるチャネルストップ方法 Pending JPH09181162A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/547,852 US5604150A (en) 1995-10-25 1995-10-25 Channel-stop process for use with thick-field isolation regions in triple-well structures
US08/547852 1995-10-25

Publications (1)

Publication Number Publication Date
JPH09181162A true JPH09181162A (ja) 1997-07-11

Family

ID=24186416

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8283698A Pending JPH09181162A (ja) 1995-10-25 1996-10-25 トリプルウェル構造において厚肉フィールド絶縁領域に対して用いるチャネルストップ方法

Country Status (3)

Country Link
US (1) US5604150A (ja)
JP (1) JPH09181162A (ja)
KR (1) KR100394425B1 (ja)

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH104182A (ja) 1996-06-14 1998-01-06 Oki Electric Ind Co Ltd 半導体装置およびその製造方法
US6133597A (en) * 1997-07-25 2000-10-17 Mosel Vitelic Corporation Biasing an integrated circuit well with a transistor electrode
WO1999014802A1 (de) * 1997-09-15 1999-03-25 Siemens Aktiengesellschaft Verfahren zur herstellung von isolationszonen zwischen transistoren
US6071778A (en) * 1998-02-20 2000-06-06 Stmicroelectronics S.R.L. Memory device with a memory cell array in triple well, and related manufacturing process
KR100265225B1 (ko) 1998-06-05 2000-09-15 김영환 반도체 소자의 제조 방법
KR100263909B1 (ko) * 1998-06-15 2000-09-01 윤종용 반도체 집적회로의 다중 웰 형성방법
US6054344A (en) * 1998-10-30 2000-04-25 Taiwan Semiconductor Manufacturing Company OTP (open trigger path) latchup scheme using buried-diode for sub-quarter micron transistors
US6258641B1 (en) 1999-02-05 2001-07-10 Taiwan Semiconductor Manufacturing Company OTP (open trigger path) latchup scheme using triple and buried well for sub-quarter micron transistors
US6522587B1 (en) 1999-06-23 2003-02-18 Seiko Epson Corporation Non-volatile semiconductor memory devices
JP2001007227A (ja) 1999-06-23 2001-01-12 Seiko Epson Corp 不揮発性半導体記憶装置
JP3743486B2 (ja) 1999-06-23 2006-02-08 セイコーエプソン株式会社 不揮発性メモリトランジスタを含む半導体装置の製造方法
JP2001060674A (ja) 1999-08-20 2001-03-06 Seiko Epson Corp 不揮発性メモリトランジスタを含む半導体装置
JP3587100B2 (ja) 1999-09-17 2004-11-10 セイコーエプソン株式会社 不揮発性メモリトランジスタを含む半導体装置の製造方法
US6362035B1 (en) 2000-02-07 2002-03-26 Taiwan Semiconductor Manufacturing Company Channel stop ion implantation method for CMOS integrated circuits
US6642543B1 (en) 2000-09-26 2003-11-04 The Board Of Trustees Of The Leland Stanford Junior University Thin and thick gate oxide transistors on a functional block of a CMOS circuit residing within the core of an IC chip
JP2004165462A (ja) * 2002-11-14 2004-06-10 Sony Corp 固体撮像素子及びその製造方法
JP2006229145A (ja) * 2005-02-21 2006-08-31 Oki Electric Ind Co Ltd 不純物の注入深さの監視方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5296393A (en) * 1990-11-23 1994-03-22 Texas Instruments Incorporated Process for the simultaneous fabrication of high-and-low-voltage semiconductor devices, integrated circuit containing the same, systems and methods
JP2795565B2 (ja) * 1991-10-08 1998-09-10 シャープ株式会社 半導体記憶素子の製造方法
US5379253A (en) * 1992-06-01 1995-01-03 National Semiconductor Corporation High density EEPROM cell array with novel programming scheme and method of manufacture
US5240874A (en) * 1992-10-20 1993-08-31 Micron Semiconductor, Inc. Semiconductor wafer processing method of forming channel stops and method of forming SRAM circuitry
US5397727A (en) * 1994-07-20 1995-03-14 Micron Technology, Inc. Method of forming a floating gate programmable read only memory cell transistor

Also Published As

Publication number Publication date
KR100394425B1 (ko) 2003-11-01
KR970024020A (ko) 1997-05-30
US5604150A (en) 1997-02-18

Similar Documents

Publication Publication Date Title
US4302766A (en) Self-limiting erasable memory cell with triple level polysilicon
US5278087A (en) Method of making a single transistor non-volatile electrically alterable semiconductor memory device with a re-crystallized floating gate
US5066992A (en) Programmable and erasable MOS memory device
US5067108A (en) Single transistor non-volatile electrically alterable semiconductor memory device with a re-crystallized floating gate
US4373248A (en) Method of making high density semiconductor device such as floating gate electrically programmable ROM or the like
US5045488A (en) Method of manufacturing a single transistor non-volatile, electrically alterable semiconductor memory device
US5242848A (en) Self-aligned method of making a split gate single transistor non-volatile electrically alterable semiconductor memory device
US5029130A (en) Single transistor non-valatile electrically alterable semiconductor memory device
US4258378A (en) Electrically alterable floating gate memory with self-aligned low-threshold series enhancement transistor
JP2555027B2 (ja) 半導体記憶装置
KR100316086B1 (ko) 신규한프로그래밍수단을갖는고밀도'전기적으로소거가능하고프로그램가능한판독전용메모리(eeprom)'셀어레이및이를제조하는방법
US4267558A (en) Electrically erasable memory with self-limiting erase
US5267194A (en) Electrically erasable programmable read-only-memory cell with side-wall floating gate
US4493057A (en) Method of making high density semiconductor device such as floating gate electrically programmable ROM or the like
JPH09181162A (ja) トリプルウェル構造において厚肉フィールド絶縁領域に対して用いるチャネルストップ方法
JP2008182262A (ja) ポリシリコン浮遊ゲートにpn接合を形成した不揮発性メモリ・セル及びそのメモリ・セルを製造する方法
JPH07161853A (ja) 不揮発性半導体記憶装置、その消去法及び製造方法
CA2107676C (en) A single transistor non-volatile electrically alterable semiconductor memory device
US6306737B1 (en) Method to reduce source-line resistance in flash memory with sti
US5354703A (en) EEPROM cell array with tight erase distribution
EP0160003B1 (en) Mos floating gate memory cell and process for fabricating same
US4503524A (en) Electrically erasable dual-injector floating gate programmable memory device
KR100366599B1 (ko) 플래시이피롬어레이에저저항피-웰을제공하는고에너지매몰층임플란트
US6570212B1 (en) Complementary avalanche injection EEPROM cell
US6268248B1 (en) Method of fabricating a source line in flash memory having STI structures

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060220

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20060522

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20060525

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061016