JPH09181072A - 酸化膜形成方法および酸化膜形成装置 - Google Patents

酸化膜形成方法および酸化膜形成装置

Info

Publication number
JPH09181072A
JPH09181072A JP35049795A JP35049795A JPH09181072A JP H09181072 A JPH09181072 A JP H09181072A JP 35049795 A JP35049795 A JP 35049795A JP 35049795 A JP35049795 A JP 35049795A JP H09181072 A JPH09181072 A JP H09181072A
Authority
JP
Japan
Prior art keywords
oxide film
substrate
thin film
silicon
film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP35049795A
Other languages
English (en)
Inventor
Hiroshi Miura
博 三浦
Takeshi Hino
威 日野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ricoh Co Ltd
Original Assignee
Ricoh Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ricoh Co Ltd filed Critical Ricoh Co Ltd
Priority to JP35049795A priority Critical patent/JPH09181072A/ja
Publication of JPH09181072A publication Critical patent/JPH09181072A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Formation Of Insulating Films (AREA)

Abstract

(57)【要約】 【課題】 酸化膜の膜厚が増加する場合にも、シリコン
表面の平坦化処理の効果を持続できる。 【解決手段】 半導体基板310の表面を平坦化処理す
る工程と、平坦化処理した基板表面4を酸化して酸化膜
5を形成する工程と、該酸化膜5上に半導体薄膜6を成
膜する工程と、成膜した半導体薄膜6を酸化する工程と
を有している。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、半導体装置のゲー
ト絶縁膜やキャパシタ絶縁膜などに用いられる酸化膜の
形成方法および酸化膜形成装置に関する。
【0002】
【従来の技術】半導体装置を構成するゲート酸化膜に
は、一般に、シリコン基板を熱酸化して形成するシリコ
ン酸化膜SiO2が使用されており、MOS構造素子の
微細化,高集積化に伴なって、このシリコン酸化膜の薄
膜化が進行している。例えば、0.35μmプロセス技
術の64MDRAMでは、100Åの膜厚の酸化膜が使
用され、また、0.25μmプロセス技術の256MD
RAMでは、80Åの膜厚の酸化膜が使用される。ま
た、高性能化を目指すCMOSロジックでは、DRAM
よりも1世代早い薄膜化が要求され、0.25μmプロ
セス技術では、60Åの膜厚の酸化膜が使用されるな
ど、100Å以下の膜厚の酸化膜が採用されつつある。
【0003】ところで、従来一般的に行なわれているシ
リコン酸化膜形成方法では、酸化前に各種薬品で基板表
面を前処理し、しかる後に酸化膜を形成するものである
が、上記前処理においては、処理後もシリコン表面に原
子オーダの凹凸(数原子層から10原子層程度に及ぶ凹
凸)が残留する。この結果、酸化膜の膜厚が100Å以
下の非常に薄い場合には、基板表面の凹凸が酸化膜シリ
コン基板界面に反映されてしまう。具体的に、界面の凹
凸は、数Å〜10Åの酸化膜圧の変動に相当する。
【0004】従って、酸化膜の膜厚が100Å以下にな
ると、凹凸の影響が顕在化し、例えば、酸化膜厚の薄膜
化に伴なって耐圧の低下やウェハー内でのバラツキが著
しくなるなどの問題が生じる。また、原子オーダーの微
小な凹凸が存在する部分では、シリコン酸化膜の架橋酸
素原子の化学結合が切断され、シリコンダングリングボ
ンドや、Si−Si、Si−O−H結合等の不完全な結
合が形成されてしまう。なお、このような不完全な結合
は、MOS構造素子を形成した後、これに高電界ストレ
スを印加した場合には、分断され、ダングリングボンド
となる。このようにして形成されたダングリングボンド
は、電子のトラップサイトとなり、素子特性の経時変化
を引き起こす。
【0005】このような問題を解決するために、いくつ
かの方法(前処理方法)が提案されている。例えば、特開
平2−248044号には、酸化前のシリコン基板を1
-10Torr以下の真空中において、900℃の温度
で約20分間加熱し、その後、1000℃の温度で酸化
を行なって50Åの膜厚のSiO2酸化膜を形成する技
術が示されており、この方法によって、50ÅのSiO
2酸化膜の膜厚が、シリコン結晶の1原子層程度のバラ
ツキに収まっている旨の結果が示唆されている。
【0006】また、特開平5−308070号には、酸
化前のシリコン基板を超高真空中で1100〜1300
℃の温度で熱処理し、シリコン基板の表面数原子層にわ
たってシリコン原子を再配列させ、この再配列によって
表面の過剰な原子を除去し最終的にはダイマー(二量体)
構造を形成して、この状態の表面を酸化して非常に平坦
な酸化膜シリコン界面を形成する技術が示されている。
【0007】また、特開平6−69195号には、シリ
コン基板上にシリコン薄膜をエピタキシャル成長し、エ
ピタキシャル成長したシリコン薄膜は、その表面が原子
層オーダーで平滑な面であるとともに、不純物分布が極
めて急俊になっていることから、この状態の基板表面を
酸化することで、界面が平滑で結合状態が安定なシリコ
ン酸化膜を形成する方法が示されている。
【0008】
【発明が解決しようとする課題】このように、高品質な
極薄酸化膜を得るには、酸化膜が形成される基板表面を
原子レベルで平坦化する前処理工程が必要となり、この
ために、前述のようないくつかの方法が提案されてい
る。すなわち、これら前処理方法は、シリコン表面の数
原子層を再配列させることで、原子レベルで平坦な表面
を形成するものであり、これらの方法で形成した表面を
酸化すると、非常に平坦な界面ができる。
【0009】しかしながら、上述したような前処理方法
では、平坦な界面が維持できる酸化膜の膜厚には限界が
ある。特に、酸化膜厚が60〜80Å以上になると、界
面状態は、従来一般的になされている前処理方法による
場合と同程度になるとの報告もある(Jpn.JAppl.Phys.33
(1994)388)。すなわち、酸化の初期では反応律速で酸化
が起こり、酸化が進行して所定の膜厚に達すると酸素の
拡散が全体の反応を律速する。酸化が反応律速で起こる
ときには(酸化膜の膜厚が非常に薄い段階では)、酸化前
の基板表面の状態が界面に反映され、従って、平坦化の
前処理がなされている場合には平坦な界面を形成するこ
とができ、平坦化の前処理がなされていない場合には、
荒れた界面になる。これに対し、酸化が進行し、酸化膜
の膜厚が増加して酸素の拡散が反応に寄与しだすと、表
面処理がなされているか否かにかかわらず同様の界面状
態(平坦ではない界面状態)になってしまう。これは、酸
化剤の拡散速度が基板中の欠陥や不純物が存在する領域
と単結晶領域とで異なるためと考えられる。
【0010】従って、上述したような従来提案されてい
るいくつかの平坦化方法は、50Å以下の酸化膜を形成
する際には有効であるが、実用上重要な酸化膜の膜厚は
50〜100Å程度の範囲にあり、50〜100Åの範
囲において、膜厚が厚くなるに従って、前処理の効果
(シリコン表面を平坦化した効果)が失なわれてしまい、
シリコン表面が荒れ、界面状態が劣化してしまうという
欠点があった。
【0011】本発明は、幅広い膜厚範囲にわたって高品
質の酸化膜を形成することの可能な酸化膜形成方法およ
び酸化膜形成装置を提供することを目的としている。
【0012】換言すれば、本発明は、酸化膜の膜厚が増
加する場合にも、シリコン表面の平坦化処理の効果を持
続することの可能な酸化膜形成方法および酸化膜形成装
置を提供することを目的としている。
【0013】
【課題を解決するための手段】上記目的を達成するため
に、請求項1記載の発明は、平坦化処理後の半導体基板
の表面に平坦性を崩さない程度の膜厚の酸化膜を形成
し、該酸化膜上に半導体薄膜を形成して、界面状態に影
響を及ぼさないように、該半導体薄膜を酸化すること
で、半導体基板上に所定の膜厚の酸化膜を形成すること
を特徴としている。
【0014】また、請求項2記載の発明は、半導体基板
の表面を平坦化処理する工程と、平坦化処理した基板表
面を酸化して酸化膜を形成する工程と、該酸化膜上に半
導体薄膜を成膜する工程と、成膜した半導体薄膜を酸化
する工程とを有することを特徴としている。
【0015】また、請求項3記載の発明は、半導体基板
の表面を平坦化処理する工程と、平坦化処理した基板表
面を酸化して酸化膜を形成する工程と、形成した酸化膜
の一部分を選択的に除去する工程と、酸化膜の一部分を
除去した基板表面に半導体薄膜を成膜する工程と、成膜
した半導体薄膜を酸化する工程とを有することを特徴と
している。
【0016】また、請求項4記載の発明は、基板加熱装
置と超高真空排気が可能な排気装置と半導体薄膜の成膜
装置とを具備した真空容器と、基板加熱装置と排気装置
とガス供給装置とを具備した真空容器とが仕切り弁で仕
切られて、各真空容器間で半導体基板を大気に曝すこと
なく搬送が可能であることを特徴としている。
【0017】請求項1乃至請求項4記載の発明では、平
坦化処理後の半導体基板の表面に平坦性を崩さない程度
の膜厚の酸化膜を形成し、該酸化膜上に半導体薄膜を形
成して、界面状態に影響を及ぼさないように、該半導体
薄膜を酸化することで、半導体基板上に所定の膜厚の酸
化膜を形成するので、幅広い膜厚範囲にわたって高品質
の酸化膜を形成することができる。すなわち、酸化膜の
膜厚が増加する場合にも、半導体基板表面の平坦化処理
の効果を持続することができる。
【0018】特に、請求項2記載の発明では、酸化膜上
の半導体薄膜を酸化し所定の膜厚の酸化膜を形成するも
のであり、この方法では、半導体薄膜が選択的に酸化さ
れるために、初期酸化で形成した界面状態を維持するこ
とができる。
【0019】また、請求項3記載の発明では、欠陥及び
粒界が存在する半導体薄膜を酸化するものであり、この
方法では、欠陥及び粒界が存在するシリコン薄膜を酸化
するので、酸化が横方向(界面に対して平行方向)に進行
し易くなる。その結果、界面状態を劣化させることなく
酸化膜を形成することができる。
【0020】
【発明の実施の形態】次に、本発明の実施形態を図面に
基づいて説明する。本発明では、基本的には、平坦化処
理後の半導体基板(例えばシリコン基板)の表面に平坦性
を崩さない程度の膜厚の酸化膜を形成し、該酸化膜上に
半導体薄膜(例えばシリコン薄膜)を形成して、界面状態
に影響を及ぼさないように、該半導体薄膜(例えばシリ
コン薄膜)を酸化するようにしている。
【0021】図1は本発明に係る酸化膜形成方法の一例
を示す図である。図1の方法では、半導体基板の表面を
平坦化処理する工程と、平坦化処理した基板表面を酸化
して酸化膜を形成する工程と、該酸化膜上に半導体薄膜
を成膜する工程と、成膜した半導体薄膜を酸化する工程
とを有している。
【0022】すなわち、図1の酸化膜形成方法では、ま
ず最初に、図1(a)のように表面に凹凸2のある半導体
基板(シリコン基板)310を、背圧が例えば5×10-8
Torr以下の真空中で加熱して、基板310の表面を
平坦化処理して、図1(b)のような状態にする。なお、
図1(a)において、2は基板表面の凹凸であり、3は自
然酸化膜である。また、図1(b)において、4は平坦化
処理を行なった結果得られる再配列表面である。
【0023】基板310の表面を図1(b)のように平坦
化した後に、数Å〜30Å程度の厚さで酸化膜(例えば
シリコン酸化膜)5を形成する(図1(c))。なお、酸化
膜の膜厚が数Å〜30Å程度では、界面の平坦度は低下
しない。
【0024】この工程に引き続き、シリコン薄膜6を形
成する(図1(d))。シリコン薄膜6の膜厚は、必要とす
る酸化膜の膜厚に応じて異なるが、本発明の効果を十分
に引きだすには、20〜50Å程度の範囲であることが
好ましい。また、このシリコン薄膜6は、アモルファス
構造として形成されても良いし、多結晶構造として形成
されても良い。
【0025】次に、酸化性雰囲気を形成し、シリコン薄
膜6を酸化する(図1(e))。この場合、シリコン基板3
10の酸化と酸化膜5上のシリコン薄膜6の酸化とが同
時に進行する。シリコン基板310の酸化は、その上に
酸化膜5およびシリコン薄膜6が存在することから、反
応に対する拡散律速の寄与が強くなる。一方、酸化膜5
上のシリコン薄膜6の酸化は、反応律速になる。従っ
て、基板310の酸化速度よりもシリコン薄膜6の酸化
速度の方が大きく、従って、界面状態に大きな影響を与
えずに、所望の酸化膜7が形成できる。すなわち、界面
が非常に平滑でかつ実用に適した膜厚のシリコン酸化膜
7を形成することができる。
【0026】図2は本発明に係る酸化膜形成方法の他の
例を示す図である。図2の方法では、半導体基板の表面
を平坦化処理する工程と、平坦化処理した基板表面を酸
化して酸化膜を形成する工程と、形成した酸化膜の一部
分を選択的に除去する工程と、酸化膜の一部分を除去し
た基板表面に半導体薄膜を成膜する工程と、成膜した半
導体薄膜を酸化する工程とを有している。
【0027】すなわち、図2の酸化膜形成方法において
も、先ず、図1(a),(b),(c)に示した工程と同様に
して、半導体基板(シリコン基板)310を、背圧が例え
ば5×10-8Torr以下の真空中で加熱して、基板3
10の表面を平坦化処理し、平坦化処理を行なった後、
数Å〜30Åの膜厚で酸化膜(シリコン酸化膜)5を形成
するが(図2(a),(b),(c))、図2の方法では、図2
(c)のように形成したシリコン酸化膜5を一部を残して
除去し(図2(d))、この状態の基板310上(一部に酸
化膜5が存在するシリコン基板310上)にシリコン薄
膜6を形成する(図2(e))。
【0028】このように、シリコン基板310の表面に
離散的に酸化膜5を形成した後、シリコン薄膜6を形成
する場合には、シリコン薄膜6の成長状態を制御するこ
とができる。すなわち、図2(e)に示すように、シリコ
ン薄膜6は、シリコン基板が露出した部分6aでは、エ
ピタキシャル成長し、酸化膜5上の部分6bでは、多結
晶もしくは欠陥(双晶等の欠陥や粒界など)を含むエピタ
キシャル成長となる。このように、局所的に薄膜6の構
造が変化する場合、薄膜6の成長過程でエピタキシャル
成長部分6aに応力が加わり、この部分6aには双晶等
の欠陥や粒界などが導入される。
【0029】次に、この状態のシリコン薄膜6(6a,
6b)を酸化するが(図2(f))、シリコン薄膜6にシリ
コン結晶粒界や欠陥が存在する場合には、初期酸化の反
応律速段階で粒界及び欠陥部分の酸化速度が大きくな
る。また、酸化速度は結晶方位に強く依存し、特に11
1面が速くなる。従って、シリコン薄膜6中に双晶等の
欠陥や粒界などが存在する場合には、横方向の酸化が進
行しやすくなる。この結果、あらかじめ平坦化した基板
310表面の状態を著しく劣化することなく、実用に適
した膜厚のシリコン酸化膜7を形成できる。
【0030】すなわち、単結晶シリコン基板を酸化した
場合、初期の段階で体積膨張に伴う応力が酸化膜及び基
板に発生する。このような応力により酸化膜を構成する
正四面体配位が破壊され、ダングリングボンド等の不完
全な結合が生成され、キャリアのトラップサイトにな
る。その結果、特性の経時変化が発生する。信頼性に優
れた酸化膜を形成するには、上記不完全な結合状態の改
善も必要である。図2(a)乃至(f)による製造方法で
は、酸化するシリコン薄膜中には粒界や双晶等の欠陥が
存在しており、酸化時に発生する応力は、この欠陥、粒
界部分である程度緩和できる。従って、図2(a)乃至
(f)の製造方法による場合には、不完全な結合状態が少
ない酸化膜を形成できるという効果も有している。
【0031】なお、上述した図1(a)乃至(e),図2
(a)乃至(f)の各工程は、例えばゲートバルブのような
仕切り弁で仕切られた真空容器間で基板を搬送し大気に
曝すことなく連続して行なうのが好ましい。これは、工
程間で大気に曝すことによる表面への不純物吸着を避け
るためである。
【0032】図3は本発明に係る酸化膜形成装置の構成
例を示す図である。この酸化膜形成装置は、試料導入室
301と、試料表面の平坦化処理室302と、酸化室3
03との3つの室で構成され、各室301,302,3
03は、ゲートバルブ304,305で仕切られてい
る。
【0033】また、各室301,302,303は、個
別の真空排気が可能である。すなわち、酸化室303は
一般的なRTP装置として構成されており、酸化室30
3では大気圧から10-7Torrの減圧状態での酸化が
可能である。また、平坦化処理室302は、排気系30
6によって10-8Torr以下の超高真空排気が可能に
構成されている。
【0034】このように、各室301,302,303
は、個別の真空排気が可能であり、また、各室301,
302,303は、ゲートバルブ304,305で仕切
られているので、基板搬送機構(図示せず)により基板3
10を大気に曝すことなく各室301,302,303
間で搬送経路TRに沿って移動させることができ、図1
(a)乃至(e),図2(a)乃至(f)の各工程は、例えばゲ
ートバルブのような仕切り弁で仕切られた真空容器間で
基板を搬送し大気に曝すことなく連続して行なうことが
できる。
【0035】また、平坦化処理室302内には、基板加
熱系307と、Si成膜装置309とが設けられてい
る。ここで、基板加熱系307には、Ta等のヒーター
からの輻射熱による加熱方式、もしくは赤外線ランプか
らの輻射熱による加熱方式、基板へ交流もしくは直流電
流を通電する抵抗加熱による方式を用いることができ
る。また、Si成膜装置309には、Si固体原料を用
いた蒸着法、もしくはSiH4,Si26,SiH2Cl
2等のガスを原料にした化学気相成長法(CVD法)等を
用いることができる。成膜装置309が固体原料を用い
た蒸着方法の場合には、電子ビーム蒸着法やクヌーセン
セルによる抵抗加熱法が採用できる。なお、平坦化処理
室302における代表的な平坦化処理条件としては、処
理過程の真空度が10-8Torr以下に維持され、この
時の基板温度が900℃〜1300℃の範囲にあるのが
好ましい。
【0036】また、酸化室303内には、基板加熱系3
17が設けられている。ここで、基板加熱系317に
は、平坦化処理室302の基板加熱系307と同様に、
Ta等のヒーターからの輻射熱による加熱方式、もしく
は赤外線ランプからの輻射熱による加熱方式、基板へ交
流もしくは直流電流を通電する抵抗加熱による方式を用
いることができる。なお、酸化室303における酸化条
件として、酸化性ガスには、酸素O2、水蒸気H2O、オ
ゾンO3等のガスが使用できる。これら酸化性ガスは単
独で使用しても良いし、アルゴンAr、窒素N2、ヘリ
ウムHe、ネオンNe等の不活性ガスで希釈して使用し
ても良い。また、酸化時の酸化性ガス分圧は、760T
orr(大気圧)〜10-7Torrの範囲で調整するのが
好ましい。また酸化温度は500〜1200℃の範囲と
するのが好ましい。
【0037】また、図3の酸化膜形成装置には、不活性
ガス供給源311と、酸化性ガス供給源312とが設け
られており、不活性ガス供給源311からの不活性ガス
は、バルブ313,314により、平坦化処理室30
2,酸化室303への供給がそれぞれ制御されるように
なっている。また、酸化性ガス供給源312からの酸化
性ガスは、バルブ315,316により、平坦化処理室
302,酸化室303への供給がそれぞれ制御されるよ
うになっている。
【0038】また、基板310の加熱制御および不活性
ガス,酸化性ガス,Si原料の供給タイミング制御は、
例えばプロセッサなどを用いたタイミング制御装置(図
示せず)により一括して行なうことができる(各条件のプ
ログラム制御が可能である)。
【0039】このように、図3の酸化膜形成装置は、基
板加熱装置307と超高真空排気が可能な排気装置30
6とSi薄膜の成膜装置309を具備した真空容器30
2と、基板加熱装置317と排気装置(図示せず)とガス
供給装置312を具備した真空容器303が仕切り弁3
05で仕切られて、各真空容器302,303間での基
板搬送が可能に構成されている。
【0040】このような酸化膜形成装置により、前述し
たような仕方で、幅広い膜厚範囲にわたって高品質の酸
化膜を形成することができる。
【0041】
【実施例】以下、図3のシリコン酸化膜形成装置を用い
たシリコン酸化膜形成方法の実施例を詳述する。
【0042】(実施例1)実施例1では、図3のシリコ
ン酸化膜形成装置により図1(a)乃至(e)に示した方法
で酸化膜7を形成した。すなわち、先ず、化学薬品及び
純水で十分に洗浄したSi基板310を、図3に示す試
料導入室301に挿入し、各室301,302,303
を真空排気した。真空排気により各室301,302,
303の背圧が十分に低下したことを確認した後、平坦
化処理室302に基板310を搬送した。
【0043】平坦化処理室302に基板310をセット
後、まず最初に、背圧10-9Torr以下、基板温度1
000℃の条件で、基板310を10分間熱処理した。
この熱処理により、サーマルエッチングでSi基板表面
の自然酸化膜3が除去され、シリコン原子の再配列が起
こり、基板310の表面が平坦化される。これによっ
て、平坦化処理後のシリコン基板310の表面は、表面
が100面である場合、2×1再配列構造になる。この
表面の構造変化を、Si成膜装置309に付属したRH
EED装置で観察した。この結果、シリコン基板310
の平坦化のなされたことは、図4に示すように、2×1
のRHEED像として確認された。
【0044】その後、基板温度を500℃に設定した後
に、平坦化処理室302内にArガスを導入し、平坦化
処理室302内の真空度を1Torrに調整した。ま
た、酸化室303にもArガスを導入し、酸化室303
についても平坦化処理室302と同じ真空度に調整し
た。この状態で、シリコン基板310を平坦化処理室3
02から酸化室303に搬送した。
【0045】基板310を酸化室303にセットした後
に、Arガスの供給を停止して、酸素ガスを酸化室30
3に導入し、酸素雰囲気中で基板温度を500℃から9
00℃に昇温した。なお、この時の昇温速度は50℃/
分とした。基板温度を900℃に設定した後に、この状
態を1分間保持し、シリコン基板310上に約20Åの
酸化膜5を形成した。しかる後、酸素ガスの供給を停止
して、Arガスを導入し、1TorrのAr雰囲気を形
成した。この状態で基板温度を500℃まで降温した。
【0046】このようにしてシリコン基板310上に約
20Åの酸化膜5を形成した後、基板温度が500℃の
状態で、基板310を平坦化処理室302に搬送した。
平坦化処理室302に基板310をセット後に、Arガ
スの供給を停止し、平坦化処理室302の背圧を10-9
Torr以下にした。この状態で、シリコン薄膜6を酸
化膜5上に成膜した。なお、シリコン薄膜6は、Si成
膜装置309により電子ビーム蒸着法で成膜した。具体
的に、基板温度を650℃とし、Si成膜装置(電子ビ
ーム蒸着装置)309に設けられているシャッター(図示
せず)の開閉により成膜時間を制御し、約20Åの膜厚
でシリコン薄膜6を形成した。この成膜条件では、多結
晶シリコン薄膜が形成できる。
【0047】このようにしてシリコン薄膜6を成膜後
に、再び基板温度を500℃に設定し、1TorrのA
r雰囲気の状態で、酸化室303に基板310を搬送し
た。酸化室303に基板310を搬送後、先の酸化プロ
セスと同様の条件で多結晶シリコン薄膜6を酸化した。
以上のプロセスにより、シリコン基板310上に、70
Åの膜厚の酸化膜7を形成できた。
【0048】(実施例2)実施例2では、図3のシリコ
ン酸化膜形成装置により図2(a)乃至(f)に示した方法
で酸化膜7を形成した。すなわち、先ず、化学薬品及び
純水で十分に洗浄したSi基板310を、図3に示す試
料導入室301に挿入し、各室301,302,303
を真空排気した。真空排気により各室の背圧が十分に低
下したことを確認した後、平坦化処理室302に基板3
10を搬送した。
【0049】平坦化処理室302に基板310をセット
後、まず最初に、背圧10-9Torr以下、基板温度1
000℃の条件で、基板310を10分間熱処理した。
この熱処理により、サーマルエッチングでSi基板表面
の自然酸化膜3が除去され、シリコン原子の再配列が起
こり、基板310の表面が平坦化される。これによっ
て、平坦化処理後のシリコン基板310の表面は、表面
が100面である場合、2×1再配列構造になる。シリ
コン基板310の平坦化のなされたことは、実施例1と
同様に、RHEED装置で表面再配列パターンを観察し
て確認された。
【0050】その後、基板温度を500℃に設定した後
に、平坦化処理室302内にArガスを導入し、平坦化
処理室302内の真空度を1Torrに調整した。ま
た、酸化室303にもArガスを導入し、酸化室303
についても平坦化処理室302と同じ真空度に調整し
た。この状態で、シリコン基板310を平坦化処理室3
02から酸化室303に搬送し、シリコン基板310の
表面に約10Åの酸化膜5を形成した。しかる後、シリ
コン基板310表面に形成された酸化膜5をエッチング
によって部分的に除去した。
【0051】図5はシリコンの表面状態と雰囲気の関係
を表したものであり、図の横軸は酸化温度を示し、縦軸
は雰囲気中の酸化性ガス分圧を示している。また、図
中、斜線部分502はシリコン基板表面の酸化膜5のエ
ッチングが起こる領域であり、その他の部分501はシ
リコン表面が酸化する領域である。すなわち、酸化条件
の酸化温度が一定の場合は、酸化性ガス分圧を調整する
ことで、矢印Aで示すように、エッチングと酸化とを制
御することができる。
【0052】ここで、シリコン表面の酸化膜5のエッチ
ングは、酸素とSiが反応し生成されたシリコンモノオ
キサイドSi−Oが気相中に昇華することで起きる。こ
のプロセスは、シリコン基板表面の平坦化処理に用いた
ものと同様である。Siと酸素の反応によるSi−Oの
生成は、まず最初に酸化膜中の結合が不完全な部分で起
こり、その後拡がっていく。従って、適当に処理条件
(処理時間)を制御することによって、シリコン表面の酸
化膜5を部分的に除去できる。
【0053】具体的な条件等を説明する。基板を酸化室
303にセットした後に、Arガスの供給を停止し酸素
ガスを導入する。酸素雰囲気中で基板温度を500℃か
ら900℃に昇温する。この時の昇温速度は50℃/分
とする。900℃に設定した後に30秒間保持する。こ
のプロセスでまず最初に、図2(c)のように、例えば1
0Åの酸化膜5を形成する。その後、酸素ガスの供給を
停止し、酸素分圧を10-7Torr以下にする。これは
図5の矢印Aの操作に対応する。この状態を5分間保持
して、酸化膜5を、図2(d)に示すように、部分的にエ
ッチングする。その後、Arガスを導入し、1Torr
のAr雰囲気を形成する。また、これと同時に基板温度
を500℃に降温する。この操作で酸化膜5のエッチン
グが停止する。
【0054】このようにして、酸化膜5を部分的にエッ
チングし、基板温度を500℃に設定した後に、基板3
10を平坦化処理室302に搬送した。そして、平坦化
処理室302において、実施例1と同様の方法で、図2
(e)に示すように、シリコン薄膜6a,6bを、シリコ
ン基板310上,酸化膜5上にそれぞれ形成した。な
お、このとき、シリコン薄膜6a,6bの膜厚が30Å
になるように条件を調整した。このようにして、酸化膜
5上に形成されたシリコン薄膜6bは、多結晶膜にな
り、また、シリコン基板310上に形成されたシリコン
薄膜6aは、エピタキシャル成長膜になった。また、面
内で構造が異なる領域が存在することから、成長過程で
エピタキシャル成長部分に応力が加わり、シリコン基板
310上に形成されたエピタキシャル成長膜であるシリ
コン薄膜6aには、双晶等の欠陥や粒界が導入された。
【0055】その後、基板310を酸化室303に再び
搬送し、上記シリコン薄膜6a,6bを酸化した。すな
わち、酸化室303に基板310をセット後、酸素雰囲
気中で基板温度を500℃から900℃に昇温した。こ
の時の昇温速度は50℃/分とした。基板温度を900
℃に設定した後に1分間保持し、シリコン薄膜6a,6
bを酸化した。その後、酸素ガスの供給を停止し、Ar
ガスを導入して1TorrのAr雰囲気を形成した。こ
の状態で基板温度を室温まで降温した。
【0056】上記のようにしてシリコン薄膜6a,6b
を酸化することで、シリコン基板310上に70Åの酸
化膜7を形成した。前述したように、酸化されるシリコ
ン薄膜には多結晶部分6bと双晶を含むエピタキシャル
成長部分が存在する。酸化過程において、多結晶部分6
bでは実施例1と同様の効果により界面の平坦性が保た
れるが、エピタキシャル成長部分6aでは、まず最初に
双晶面111面が酸化され、その後の酸化は111方向
が100方向よりも速く進行する。つまり、酸化は界面
に対して平行方向に進行し、基板界面付近の形状への影
響を抑えることができる。この結果、あらかじめ平坦化
した基板310表面の状態を著しく劣化することなく、
実用に適した膜厚のシリコン酸化膜7を形成できた。
【0057】実施例1,実施例2による酸化膜7の特性
を初期耐圧により評価した。すなわち、実施例1および
実施例2の方法で70Åの膜厚の酸化膜7を形成した。
なお、この酸化膜7の特性を従来方法によるものと比較
するために、シリコン基板表面の平坦化処理を実施例
1,実施例2と同様の方法で行ない、しかる後、膜厚7
0Åの酸化膜をシリコン基板に直接形成した試料をも作
成し、これを同様に評価した。図6には、これらの評価
結果が示されている。図6において、縦軸は耐圧8MV
/cm以上ので良品率を表している。図6から明らかな
ように、実施例1,実施例2の方法の耐圧良品率は、平
坦化処理後に直接酸化した従来方法の場合よりも高く、
本発明による酸化膜形成方法により、酸化膜の耐圧特性
が向上していることがわかる。
【0058】また、実施例1,実施例2,従来方法の方
法で上記のようにそれぞれ形成された各試料の酸化膜シ
リコン界面の凹凸を断面透過電子顕微鏡による観察(T
EM)で調べた。すなわち、110方向から格子像を観
察し、界面に沿って1000Åの領域について凹凸の度
合を比較した。この結果、平坦化処理のみの従来方法に
よる試料では、数原子層に渡る凹凸が存在していること
がわかった。一方、実施例1及び実施例2の試料では、
1原子層の凹凸しか存在していないことがわかった。
【0059】このように、従来方法では、酸化膜厚の増
加に伴って平坦化処理の効果が失われるため、70Åの
酸化膜を形成した場合には、十分な耐圧特性を確保する
ことができないが、実施例1,実施例2の方法では、酸
化膜シリコン界面の状態に極力影響を与えずに酸化膜が
形成されるので、従来の方法と比較して酸化膜シリコン
界面が平坦であり、良好な耐圧特性が得られた。
【0060】
【発明の効果】以上に説明したように、請求項1乃至請
求項4記載の発明によれば、平坦化処理後の半導体基板
の表面に平坦性を崩さない程度の膜厚の酸化膜を形成
し、該酸化膜上に半導体薄膜を形成して、界面状態に影
響を及ぼさないように、該半導体薄膜を酸化すること
で、半導体基板上に所定の膜厚の酸化膜を形成するの
で、幅広い膜厚範囲にわたって高品質の酸化膜を形成す
ることができる。すなわち、酸化膜の膜厚が増加する場
合にも、半導体基板表面の平坦化処理の効果を持続する
ことができる。
【0061】特に、請求項2記載の発明では、酸化膜上
の半導体薄膜を酸化し所定の膜厚の酸化膜を形成するも
のであり、この方法では、半導体薄膜が選択的に酸化さ
れるために、初期酸化で形成した界面状態を維持するこ
とができる。
【0062】また、請求項2記載の発明では、欠陥及び
粒界が存在する半導体薄膜を酸化するものであり、この
方法では、欠陥及び粒界が存在するシリコン薄膜を酸化
するので、酸化が横方向(界面に対して平行方向)に進行
し易くなる。その結果、界面状態を劣化させることなく
酸化膜を形成することができる。
【図面の簡単な説明】
【図1】本発明による酸化膜の形成工程の一例を説明す
るための図である。
【図2】本発明による酸化膜の形成工程の一例を説明す
るための図である。
【図3】本発明に係る酸化膜形成装置の構成例を示す図
である。
【図4】平坦化処理後のシリコン基板の表面のRHEE
D像をRHEED装置によって撮像した写真である。
【図5】シリコンの表面状態と雰囲気中の酸化性ガス分
圧との関係を示す図である。
【図6】実施例1の方法,実施例2の方法,従来方法に
よるシリコン酸化膜の耐圧良品率の比較結果を示す図で
ある。
【符号の説明】
2 基板表面の凹凸 3 自然酸化膜 4 再配列表面 5 酸化膜 6 シリコン薄膜 7 酸化膜 310 シリコン基板 301 試料導入室 302 初期酸化室 303 酸化室 304,305 ゲートバルブ 306 排気系 307 基板加熱系 309 Si成膜装置 311 不活性ガス供給源 312 酸化性ガス供給源

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】 平坦化処理後の半導体基板の表面に平坦
    性を崩さない程度の膜厚の酸化膜を形成し、該酸化膜上
    に半導体薄膜を形成して、界面状態に影響を及ぼさない
    ように、該半導体薄膜を酸化することで、半導体基板上
    に所定の膜厚の酸化膜を形成することを特徴とする酸化
    膜形成方法。
  2. 【請求項2】 半導体基板の表面を平坦化処理する工程
    と、平坦化処理した基板表面を酸化して酸化膜を形成す
    る工程と、該酸化膜上に半導体薄膜を成膜する工程と、
    成膜した半導体薄膜を酸化する工程とを有することを特
    徴とする酸化膜形成方法。
  3. 【請求項3】 半導体基板の表面を平坦化処理する工程
    と、平坦化処理した基板表面を酸化して酸化膜を形成す
    る工程と、形成した酸化膜の一部分を選択的に除去する
    工程と、酸化膜の一部分を除去した基板表面に半導体薄
    膜を成膜する工程と、成膜した半導体薄膜を酸化する工
    程とを有することを特徴とする酸化膜形成方法。
  4. 【請求項4】 基板加熱装置と超高真空排気が可能な排
    気装置と半導体薄膜の成膜装置とを具備した真空容器
    と、基板加熱装置と排気装置とガス供給装置とを具備し
    た真空容器とが仕切り弁で仕切られて、各真空容器間で
    半導体基板を大気に曝すことなく搬送が可能であること
    を特徴とする酸化膜形成装置。
JP35049795A 1995-12-22 1995-12-22 酸化膜形成方法および酸化膜形成装置 Pending JPH09181072A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP35049795A JPH09181072A (ja) 1995-12-22 1995-12-22 酸化膜形成方法および酸化膜形成装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP35049795A JPH09181072A (ja) 1995-12-22 1995-12-22 酸化膜形成方法および酸化膜形成装置

Publications (1)

Publication Number Publication Date
JPH09181072A true JPH09181072A (ja) 1997-07-11

Family

ID=18410898

Family Applications (1)

Application Number Title Priority Date Filing Date
JP35049795A Pending JPH09181072A (ja) 1995-12-22 1995-12-22 酸化膜形成方法および酸化膜形成装置

Country Status (1)

Country Link
JP (1) JPH09181072A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009099254A1 (ja) * 2008-02-08 2009-08-13 Tokyo Electron Limited 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009099254A1 (ja) * 2008-02-08 2009-08-13 Tokyo Electron Limited 絶縁膜の形成方法、コンピュータ読み取り可能な記憶媒体および処理システム
US8034179B2 (en) 2008-02-08 2011-10-11 Tokyo Electron Limited Method for insulating film formation, storage medium from which information is readable with computer, and processing system

Similar Documents

Publication Publication Date Title
JP4331593B2 (ja) 半導体材料からなるフィルムまたは層およびフィルムまたは層の製造方法
JP2012231165A (ja) シリコン−オン−インシュレーター構造及びバルク基板に対するSiGeの堆積
JP2828152B2 (ja) 薄膜形成方法、多層構造膜及びシリコン薄膜トランジスタの形成方法
JPS63172431A (ja) 3−5族の材料基板上への電気絶縁層の堆積方法およびこれを利用したmis構造の製造方法
JP3233281B2 (ja) ゲート酸化膜の形成方法
JP3143670B2 (ja) 酸化薄膜形成方法
Kunii et al. Si Surface Cleaning by Si2H6–H2 Gas Etching and Its Effects on Solid-Phase Epitaxy
JPH10116989A (ja) 薄膜トランジスタの製造方法
JPH09181072A (ja) 酸化膜形成方法および酸化膜形成装置
JP3213437B2 (ja) 半導体装置
JPH0236060B2 (ja) Kagobutsuhandotainoseichohoho
JP3209965B2 (ja) 金属酸化膜の形成方法
JPH07245268A (ja) 薄膜形成方法
KR20010070488A (ko) 텅스텐실리사이드막의 성막방법 및 게이트전극/배선의제작방법
JP2961188B2 (ja) Soi基板の作製方法
JP3531672B2 (ja) 金属酸化膜の形成方法
JPH05267281A (ja) 酸化シリコン層の形成方法
JPH08288283A (ja) シリコン酸化膜形成方法およびシリコン酸化膜形成装置
JPH08148427A (ja) シリコン量子ドットの製造方法
JP3181570B2 (ja) 金属酸化膜の形成方法
JPH0427116A (ja) 半導体異種接合を形成する方法
JPH04223366A (ja) 半導体装置及びその製造方法
JPH02191319A (ja) Soi構造の形成方法
JP2928071B2 (ja) アモルファスシリコン膜の形成方法
JP3688802B2 (ja) Soi構造体の製造方法