JPH09172787A - 正負パルス式高電圧電源 - Google Patents
正負パルス式高電圧電源Info
- Publication number
- JPH09172787A JPH09172787A JP8273946A JP27394696A JPH09172787A JP H09172787 A JPH09172787 A JP H09172787A JP 8273946 A JP8273946 A JP 8273946A JP 27394696 A JP27394696 A JP 27394696A JP H09172787 A JPH09172787 A JP H09172787A
- Authority
- JP
- Japan
- Prior art keywords
- load
- positive
- voltage
- negative
- switching element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Elimination Of Static Electricity (AREA)
- Inverter Devices (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】
【課題】 正負のパルス高電圧の立ち上がり・立ち下が
り特性を改善する。 【解決手段】 正電圧発生部＋Ｅとアースとの間に、第
１のスイッチング素子ＳＷ１と第２のスイッチング素子
ＳＷ２と第３のスイッチング素子ＳＷ３とを直列接続
し、第１のスイッチング素子ＳＷ１と第２のスイッチン
グ素子ＳＷ２との接続点を負荷Ｒに接続し、負電圧発生
部−Ｅと負荷Ｒとの間に第４のスイッチング素子ＳＷ４
を接続する。第１のスイッチング素子をオンにして負荷
に正電圧を印加した後、第２のスイッチング素子をオン
にして、第３のスイッチング素子に並列接続されたダイ
オードＤ３を介してアースに至る回路によって、負荷の
正の電荷分をディスチャージする。次に、第４のスイッ
チング素子をオンにして負荷に負電圧を印加した後、第
３のスイッチング素子をオンにして、第２のスイッチン
グ素子に並列接続されたダイオードＤ２を介して負荷に
至る回路によって、負荷の負の電荷分をディスチャージ
する。
り特性を改善する。 【解決手段】 正電圧発生部＋Ｅとアースとの間に、第
１のスイッチング素子ＳＷ１と第２のスイッチング素子
ＳＷ２と第３のスイッチング素子ＳＷ３とを直列接続
し、第１のスイッチング素子ＳＷ１と第２のスイッチン
グ素子ＳＷ２との接続点を負荷Ｒに接続し、負電圧発生
部−Ｅと負荷Ｒとの間に第４のスイッチング素子ＳＷ４
を接続する。第１のスイッチング素子をオンにして負荷
に正電圧を印加した後、第２のスイッチング素子をオン
にして、第３のスイッチング素子に並列接続されたダイ
オードＤ３を介してアースに至る回路によって、負荷の
正の電荷分をディスチャージする。次に、第４のスイッ
チング素子をオンにして負荷に負電圧を印加した後、第
３のスイッチング素子をオンにして、第２のスイッチン
グ素子に並列接続されたダイオードＤ２を介して負荷に
至る回路によって、負荷の負の電荷分をディスチャージ
する。
Description
【０００１】
【発明の属する技術分野】本発明は、放電電極等に正負
の高電圧を印加するための正負パルス式高電圧電源に関
する。
の高電圧を印加するための正負パルス式高電圧電源に関
する。
【０００２】
【従来の技術】従来、例えば除電器の正負の高電圧を印
加する高電圧電源としては、低周波又は高周波の正弦波
式のものが一般的であった。しかし、低周波正弦波式の
ものは、低廉ではあるが、波形の立ち上がり・立ち下が
りの推移が緩慢なため、特に除電対象物が移動している
ような場合には除電ムラが多く、高周波正弦波式のもの
は、除電ムラは少なくなるものの、高周波発振部を備え
なければならないため高価になるとともに、各種の制御
が難しいという問題があった。また、正負のパルス高電
圧を交互に発生するパルス式もあるが、従来のものは、
残留電荷に対する対策が不充分であったため、パルスの
特に立ち下がり特性が悪く、なだらかになってしまい、
これがイオン発生量の低下をもたらして除電効率が悪か
った。
加する高電圧電源としては、低周波又は高周波の正弦波
式のものが一般的であった。しかし、低周波正弦波式の
ものは、低廉ではあるが、波形の立ち上がり・立ち下が
りの推移が緩慢なため、特に除電対象物が移動している
ような場合には除電ムラが多く、高周波正弦波式のもの
は、除電ムラは少なくなるものの、高周波発振部を備え
なければならないため高価になるとともに、各種の制御
が難しいという問題があった。また、正負のパルス高電
圧を交互に発生するパルス式もあるが、従来のものは、
残留電荷に対する対策が不充分であったため、パルスの
特に立ち下がり特性が悪く、なだらかになってしまい、
これがイオン発生量の低下をもたらして除電効率が悪か
った。
【０００３】
【発明が解決しようとする課題】そこで、本発明の第１
の課題は、正負パルス式高電圧電源においてパルス高電
圧の立ち上がり・立ち下がり特性を改善するとともに、
動作の高速化を図り、除電器用の電源として使用した場
合には、イオン発生量の増加により除電効率の向上が図
れるようにすることにある。
の課題は、正負パルス式高電圧電源においてパルス高電
圧の立ち上がり・立ち下がり特性を改善するとともに、
動作の高速化を図り、除電器用の電源として使用した場
合には、イオン発生量の増加により除電効率の向上が図
れるようにすることにある。
【０００４】本発明の第２の課題は、負荷に印加される
正負のパルス高電圧の電圧値を正負それぞれに可変で
き、或いは更にそのパルス幅を可変でき、例えば除電器
に使用した場合に、正負のイオン発生量が異なることに
よる除電ムラを解消して、正負のイオン発生量が同等に
なるイオンバランス調整を簡単に行えるようにすること
にある。
正負のパルス高電圧の電圧値を正負それぞれに可変で
き、或いは更にそのパルス幅を可変でき、例えば除電器
に使用した場合に、正負のイオン発生量が異なることに
よる除電ムラを解消して、正負のイオン発生量が同等に
なるイオンバランス調整を簡単に行えるようにすること
にある。
【０００５】本発明の第３の課題は、負荷に印加される
正負のパルス高電圧の周波数を可変でき、例えば除電器
に使用した場合に、除電対象物の移動速度に応じて生ず
る除電ムラを極力解消することができるようにすること
にある。
正負のパルス高電圧の周波数を可変でき、例えば除電器
に使用した場合に、除電対象物の移動速度に応じて生ず
る除電ムラを極力解消することができるようにすること
にある。
【０００６】本発明の第４の課題は、負荷に印加される
正負のパルス高電圧を変調させて、その振幅中に狭いパ
ルスを重畳させることにより、例えば除電器に使用した
場合に、イオン発生量を増加して除電効率を向上させる
ことができるようにすることにある。
正負のパルス高電圧を変調させて、その振幅中に狭いパ
ルスを重畳させることにより、例えば除電器に使用した
場合に、イオン発生量を増加して除電効率を向上させる
ことができるようにすることにある。
【０００７】
【課題を解決するための手段】第１の課題を達成する第
１の発明の正負パルス式高電圧電源は、正の直流電圧を
発生する正電圧発生部と、負の直流電圧を発生する負電
圧発生部と、第１、第２、第３及び第４の４個のスイッ
チング素子と、これらスイッチング素子をパルス信号で
オン・オフさせるドライブ回路とを有し、正電圧発生部
とアースとの間に、第１のスイッチング素子と第２のス
イッチング素子と第３のスイッチング素子とを直列接続
し、第１のスイッチング素子と第２のスイッチング素子
との接続点を負荷に接続して、第１のスイッチング素子
がオンになったとき正電圧発生部の正電圧が負荷に印加
され、また負電圧発生部と負荷との間に第４のスイッチ
ング素子を接続して、該第４のスイッチング素子がオン
になったとき負電圧発生部の負電圧が負荷に印加される
ようにし、ドライブ回路は、第１のスイッチング素子を
オンにして負荷に正電圧が印加された後、負荷にチャー
ジされた正の電荷が、第２、第３のスイッチング素子又
はこれらに並列接続されたダイオードを介してアースに
至る回路によってディスチャージされ、次に、第４のス
イッチング素子をオンにして負荷に負電圧が印加された
後、負荷にチャージされた負の電荷が、アースから第
３、第２のスイッチング素子又はこれらに並列接続され
たダイオードを介して負荷に至る回路によってディスチ
ャージされるように、４個のスイッチング素子を所定の
順序で周期的にオン・オフすることを特徴とする。
１の発明の正負パルス式高電圧電源は、正の直流電圧を
発生する正電圧発生部と、負の直流電圧を発生する負電
圧発生部と、第１、第２、第３及び第４の４個のスイッ
チング素子と、これらスイッチング素子をパルス信号で
オン・オフさせるドライブ回路とを有し、正電圧発生部
とアースとの間に、第１のスイッチング素子と第２のス
イッチング素子と第３のスイッチング素子とを直列接続
し、第１のスイッチング素子と第２のスイッチング素子
との接続点を負荷に接続して、第１のスイッチング素子
がオンになったとき正電圧発生部の正電圧が負荷に印加
され、また負電圧発生部と負荷との間に第４のスイッチ
ング素子を接続して、該第４のスイッチング素子がオン
になったとき負電圧発生部の負電圧が負荷に印加される
ようにし、ドライブ回路は、第１のスイッチング素子を
オンにして負荷に正電圧が印加された後、負荷にチャー
ジされた正の電荷が、第２、第３のスイッチング素子又
はこれらに並列接続されたダイオードを介してアースに
至る回路によってディスチャージされ、次に、第４のス
イッチング素子をオンにして負荷に負電圧が印加された
後、負荷にチャージされた負の電荷が、アースから第
３、第２のスイッチング素子又はこれらに並列接続され
たダイオードを介して負荷に至る回路によってディスチ
ャージされるように、４個のスイッチング素子を所定の
順序で周期的にオン・オフすることを特徴とする。
【０００８】同じく第１の課題を達成する第２の発明の
正負パルス式高電圧電源は、正の直流電圧を発生する正
電圧発生部と、負の直流電圧を発生する負電圧発生部
と、第１、第２、第３及び第４の４個のスイッチング素
子と、これらスイッチング素子をパルス信号でオン・オ
フさせるドライブ回路とを有し、正電圧発生部とアース
との間に、第１のスイッチング素子と第２のスイッチン
グ素子と第３のスイッチング素子とを直列接続し、第１
のスイッチング素子と第２のスイッチング素子との接続
点を負荷に接続して、第１のスイッチング素子がオンに
なったとき正電圧発生部の正電圧が負荷に印加され、ま
た第２のスイッチング素子と第３のスイッチング素子と
の接続点と負電圧発生部との間に第４のスイッチング素
子を接続して、第２及び第４のスイッチング素子がオン
になったとき負電圧発生部の負電圧が負荷に印加される
ようにし、ドライブ回路は、第１のスイッチング素子を
オンにして負荷に正電圧が印加された後、負荷にチャー
ジされた正の電荷が、第２、第３のスイッチング素子又
はこれらに並列接続されたダイオードを介してアースに
至る回路によってアースにディスチャージされ、次に、
第２及び第４のスイッチング素子をオンにして負荷に負
電圧が印加された後、負荷にチャージされた負の電荷
が、アースから第３、第２のスイッチング素子又はこれ
らに並列接続されたダイオードを介して負荷に至る回路
によってディスチャージされるように、４個のスイッチ
ング素子を所定の順序で周期的にオン・オフすることを
特徴とする。
正負パルス式高電圧電源は、正の直流電圧を発生する正
電圧発生部と、負の直流電圧を発生する負電圧発生部
と、第１、第２、第３及び第４の４個のスイッチング素
子と、これらスイッチング素子をパルス信号でオン・オ
フさせるドライブ回路とを有し、正電圧発生部とアース
との間に、第１のスイッチング素子と第２のスイッチン
グ素子と第３のスイッチング素子とを直列接続し、第１
のスイッチング素子と第２のスイッチング素子との接続
点を負荷に接続して、第１のスイッチング素子がオンに
なったとき正電圧発生部の正電圧が負荷に印加され、ま
た第２のスイッチング素子と第３のスイッチング素子と
の接続点と負電圧発生部との間に第４のスイッチング素
子を接続して、第２及び第４のスイッチング素子がオン
になったとき負電圧発生部の負電圧が負荷に印加される
ようにし、ドライブ回路は、第１のスイッチング素子を
オンにして負荷に正電圧が印加された後、負荷にチャー
ジされた正の電荷が、第２、第３のスイッチング素子又
はこれらに並列接続されたダイオードを介してアースに
至る回路によってアースにディスチャージされ、次に、
第２及び第４のスイッチング素子をオンにして負荷に負
電圧が印加された後、負荷にチャージされた負の電荷
が、アースから第３、第２のスイッチング素子又はこれ
らに並列接続されたダイオードを介して負荷に至る回路
によってディスチャージされるように、４個のスイッチ
ング素子を所定の順序で周期的にオン・オフすることを
特徴とする。
【０００９】また、第２の課題を達成するため、正電圧
発生部の正極性の電圧と負電圧発生部の負極性の電圧を
それぞれ調整する電圧調整手段を備える。この課題は、
スイッチング素子をオン・オフするパルス信号の時間幅
を調整することによっても達成できる。
発生部の正極性の電圧と負電圧発生部の負極性の電圧を
それぞれ調整する電圧調整手段を備える。この課題は、
スイッチング素子をオン・オフするパルス信号の時間幅
を調整することによっても達成できる。
【００１０】第３の課題を達成するため、スイッチング
素子をオン・オフするパルス信号の周波数を調整する周
波数調整手段を備える。
素子をオン・オフするパルス信号の周波数を調整する周
波数調整手段を備える。
【００１１】第４の課題を達成するため、スイッチング
素子をオン・オフするパルス信号に、そのよりも時間幅
が短いクロックパルスで変調させる変調手段を備える。
素子をオン・オフするパルス信号に、そのよりも時間幅
が短いクロックパルスで変調させる変調手段を備える。
【００１２】
【発明の実施の形態】次に、本発明の実施の形態を図面
に基づいて詳述する。
に基づいて詳述する。
【００１３】図１に本発明の第１の実施形態の等価回路
を示す。この等価回路において、正極性の直流電源＋Ｅ
は、正極性の電圧を発生する正電圧発生部、負極性の直
流電源−Ｅは、負極性の電圧を発生する負電圧発生部、
４個のスイッチＳＷ１・ＳＷ２・ＳＷ３・ＳＷ４は、そ
れぞれ第１・第２・第３・第４のスイッチング素子（具
体的にはＦＥＴやＩＧＢＴ等）を示し、そのそれぞれに
ダイオードＤ１・Ｄ２・Ｄ３・Ｄ４が並列接続されてい
る。負荷Ｒは正負の高電圧を印加する放電電極等を表
し、その一端はアースされている。第１のスイッチＳＷ
１と第２のスイッチＳＷ２と第３のスイッチＳＷ３と
は、正極性の直流電源＋Ｅとアースとの間に直列接続さ
れている。また、第４のスイッチＳＷ４は、負極性の直
流電源−Ｅと負荷Ｒとの間に接続され、更に第１のスイ
ッチングＳＷ１と第２のスイッチＳＷ２との接続点も負
荷Ｒに接続されている。
を示す。この等価回路において、正極性の直流電源＋Ｅ
は、正極性の電圧を発生する正電圧発生部、負極性の直
流電源−Ｅは、負極性の電圧を発生する負電圧発生部、
４個のスイッチＳＷ１・ＳＷ２・ＳＷ３・ＳＷ４は、そ
れぞれ第１・第２・第３・第４のスイッチング素子（具
体的にはＦＥＴやＩＧＢＴ等）を示し、そのそれぞれに
ダイオードＤ１・Ｄ２・Ｄ３・Ｄ４が並列接続されてい
る。負荷Ｒは正負の高電圧を印加する放電電極等を表
し、その一端はアースされている。第１のスイッチＳＷ
１と第２のスイッチＳＷ２と第３のスイッチＳＷ３と
は、正極性の直流電源＋Ｅとアースとの間に直列接続さ
れている。また、第４のスイッチＳＷ４は、負極性の直
流電源−Ｅと負荷Ｒとの間に接続され、更に第１のスイ
ッチングＳＷ１と第２のスイッチＳＷ２との接続点も負
荷Ｒに接続されている。
【００１４】図２から図５に、第１の実施形態の４個の
スイッチＳＷ１・ＳＷ２・ＳＷ３・ＳＷ４（４個のスイ
ッチング素子）のオン・オフ動作の切り替え状態、図６
にそのオン・オフ関係、図７にタイミングチャートを示
す。これらの図を参照して第１の実施形態の動作例を説
明する。
スイッチＳＷ１・ＳＷ２・ＳＷ３・ＳＷ４（４個のスイ
ッチング素子）のオン・オフ動作の切り替え状態、図６
にそのオン・オフ関係、図７にタイミングチャートを示
す。これらの図を参照して第１の実施形態の動作例を説
明する。
【００１５】４個のスイッチＳＷ１・ＳＷ２・ＳＷ３・
ＳＷ４を図１に示すように全てオフにした状態（図６に
おいて）から、図２及び図７に示すように第１のスイ
ッチＳＷ１をオンにすると（図６において）、正極性
の直流電源＋Ｅから、オンとなった第１のスイッチＳＷ
１及び負荷Ｒを通りアースへ向かう（Ｉ１の方向）電流
が流れるので、正極性の電源電圧＋Ｅに比例した立ち上
がりの良い正のパルス電圧が負荷Ｒに加わり、負荷Ｒが
正極性に充電される。
ＳＷ４を図１に示すように全てオフにした状態（図６に
おいて）から、図２及び図７に示すように第１のスイ
ッチＳＷ１をオンにすると（図６において）、正極性
の直流電源＋Ｅから、オンとなった第１のスイッチＳＷ
１及び負荷Ｒを通りアースへ向かう（Ｉ１の方向）電流
が流れるので、正極性の電源電圧＋Ｅに比例した立ち上
がりの良い正のパルス電圧が負荷Ｒに加わり、負荷Ｒが
正極性に充電される。
【００１６】次いで、所定時間後に図３及び図７に示す
ように第１のスイッチＳＷ１をオフにし、その直後に第
２のスイッチＳＷ２を瞬間的にオンにすると（図６にお
いて）、負荷Ｒ側にチャージした正の電荷分が、オン
となった第２のスイッチＳＷ２及びオフになっている第
３のスイッチＳＷ３に並列接続の第３のダイオードＤ３
を介してアースへ至る流れによって（Ｉ２の方向）ディ
スチャージされるので、負荷Ｒに対して立ち下がりの良
い正のパルス電圧となる。
ように第１のスイッチＳＷ１をオフにし、その直後に第
２のスイッチＳＷ２を瞬間的にオンにすると（図６にお
いて）、負荷Ｒ側にチャージした正の電荷分が、オン
となった第２のスイッチＳＷ２及びオフになっている第
３のスイッチＳＷ３に並列接続の第３のダイオードＤ３
を介してアースへ至る流れによって（Ｉ２の方向）ディ
スチャージされるので、負荷Ｒに対して立ち下がりの良
い正のパルス電圧となる。
【００１７】また、所定時間後に図４及び図７に示すよ
うに第２のスイッチＳＷ２をオフにし、その直後に第４
のスイッチＳＷ４をオンにすると（図６において）、
今度は、負荷Ｒからオンとなった第４のスイッチＳＷ４
を通じて負極性の直流電源−Ｅへ向かう（Ｉ３の方向）
電流が流れるので、負極性の電源電圧−Ｅに比例した立
ち下がりの良い負のパルス電圧が負荷Ｒに加わり、負荷
Ｒが負極性に充電される。
うに第２のスイッチＳＷ２をオフにし、その直後に第４
のスイッチＳＷ４をオンにすると（図６において）、
今度は、負荷Ｒからオンとなった第４のスイッチＳＷ４
を通じて負極性の直流電源−Ｅへ向かう（Ｉ３の方向）
電流が流れるので、負極性の電源電圧−Ｅに比例した立
ち下がりの良い負のパルス電圧が負荷Ｒに加わり、負荷
Ｒが負極性に充電される。
【００１８】次いで、所定時間後に図５及び図７に示す
ように第４のスイッチＳＷ４をオフにし、その直後に第
３のスイッチＳＷ３を瞬間的にオンにすると（図６にお
いて）、負荷Ｒ側にチャージした負の電荷分が、アー
スからオンとなった第３のスイッチＳＷ３及びオフにな
っている第２のスイッチＳＷ２に並列接続の第２のダイ
オードＤ２を介し、更に負荷Ｒから再びアースへ至る流
れにより（Ｉ４の方向）ディスチャージされるので、こ
のときも負荷Ｒに対して立ち上がりの良い負のパルス電
圧となる。
ように第４のスイッチＳＷ４をオフにし、その直後に第
３のスイッチＳＷ３を瞬間的にオンにすると（図６にお
いて）、負荷Ｒ側にチャージした負の電荷分が、アー
スからオンとなった第３のスイッチＳＷ３及びオフにな
っている第２のスイッチＳＷ２に並列接続の第２のダイ
オードＤ２を介し、更に負荷Ｒから再びアースへ至る流
れにより（Ｉ４の方向）ディスチャージされるので、こ
のときも負荷Ｒに対して立ち上がりの良い負のパルス電
圧となる。
【００１９】このような動作を繰り返すことにより、図
７の最下段に示すように、負荷Ｒに立ち上がり・立ち下
がり特性の良好な正負のパルス電圧が周期的に印加され
る。この回路の利点は、負荷Ｒのインピーダンスが非常
に高くとも、負荷Ｒに充電された正の電荷分を第２のス
イッチＳＷ２と第３のダイオードＤ３、また負の電荷分
を第３のスイッチＳＷ３と第２のダイオードＤ２により
確実にディスチャージできることと、正負の電圧を印加
するときにも、第１のスイッチＳＷ１又は第４のスイッ
チＳＷ４により高速に負荷Ｒに充電できるため、立ち上
がり・立ち下がりが非常に速い正負のパルス電圧を得る
ことができる。
７の最下段に示すように、負荷Ｒに立ち上がり・立ち下
がり特性の良好な正負のパルス電圧が周期的に印加され
る。この回路の利点は、負荷Ｒのインピーダンスが非常
に高くとも、負荷Ｒに充電された正の電荷分を第２のス
イッチＳＷ２と第３のダイオードＤ３、また負の電荷分
を第３のスイッチＳＷ３と第２のダイオードＤ２により
確実にディスチャージできることと、正負の電圧を印加
するときにも、第１のスイッチＳＷ１又は第４のスイッ
チＳＷ４により高速に負荷Ｒに充電できるため、立ち上
がり・立ち下がりが非常に速い正負のパルス電圧を得る
ことができる。
【００２０】次に、回路構成は図１の第１の実施形態と
同様であるが、４個のスイッチＳＷ１・ＳＷ２・ＳＷ３
・ＳＷ４のオン・オフの動作タイミングを、上記の動作
例とは変えた別の動作例について説明する。図８から図
１２に４個のスイッチＳＷ１・ＳＷ２・ＳＷ３・ＳＷ４
のオン・オフ動作の切り替え状態、図１３にそのオン・
オフ関係、図１４にタイミングチャートを示す。
同様であるが、４個のスイッチＳＷ１・ＳＷ２・ＳＷ３
・ＳＷ４のオン・オフの動作タイミングを、上記の動作
例とは変えた別の動作例について説明する。図８から図
１２に４個のスイッチＳＷ１・ＳＷ２・ＳＷ３・ＳＷ４
のオン・オフ動作の切り替え状態、図１３にそのオン・
オフ関係、図１４にタイミングチャートを示す。
【００２１】先ず、図８に示すように第１のスイッチＳ
Ｗ１をオフ、第２及び第３のスイッチＳＷ２・ＳＷ３を
共にオン、第４のスイッチＳＷ４をオフした状態では
（図１３における）、負荷Ｒの両端がアースに接続さ
れるため、負荷Ｒに正負いずれの電圧も印加されない。
この状態から図９及び図１４に示すように、第２のスイ
ッチＳＷ２をオフにした直後に第１のスイッチＳＷ１を
オンにすると（図１３において）、正極性の直流電源
＋Ｅから、オンとなった第１のスイッチＳＷ１及び負荷
Ｒを通りアースへ向かう（Ｉ１の方向）電流 が流れる
ので、正極性の電源電圧＋Ｅに比例した立ち上がりの良
い正のパルス電圧が負荷Ｒに加わり、負荷Ｒが正極性に
充電される。
Ｗ１をオフ、第２及び第３のスイッチＳＷ２・ＳＷ３を
共にオン、第４のスイッチＳＷ４をオフした状態では
（図１３における）、負荷Ｒの両端がアースに接続さ
れるため、負荷Ｒに正負いずれの電圧も印加されない。
この状態から図９及び図１４に示すように、第２のスイ
ッチＳＷ２をオフにした直後に第１のスイッチＳＷ１を
オンにすると（図１３において）、正極性の直流電源
＋Ｅから、オンとなった第１のスイッチＳＷ１及び負荷
Ｒを通りアースへ向かう（Ｉ１の方向）電流 が流れる
ので、正極性の電源電圧＋Ｅに比例した立ち上がりの良
い正のパルス電圧が負荷Ｒに加わり、負荷Ｒが正極性に
充電される。
【００２２】次いで、図１０及び図１４に示すように、
第１のスイッチＳＷ１をオフにした直後に第２のスイッ
チＳＷ２をオンにすると（図１３において）、負荷Ｒ
側にチャージした正の電荷分が、オンとなった第２のス
イッチＳＷ２及び引き続きオンになっている第３のスイ
ッチＳＷ３を介してアースへ至る流れによって（Ｉ２の
方向）ディスチャージされるので、負荷Ｒに対して立ち
下がりの良い正のパルス電圧となる。
第１のスイッチＳＷ１をオフにした直後に第２のスイッ
チＳＷ２をオンにすると（図１３において）、負荷Ｒ
側にチャージした正の電荷分が、オンとなった第２のス
イッチＳＷ２及び引き続きオンになっている第３のスイ
ッチＳＷ３を介してアースへ至る流れによって（Ｉ２の
方向）ディスチャージされるので、負荷Ｒに対して立ち
下がりの良い正のパルス電圧となる。
【００２３】また、図１１及び図１４に示すように、第
３のスイッチＳＷ２をオフにした直後に第４のスイッチ
ＳＷ４をオンにすると（図１３において）、今度は、
負荷Ｒからオンとなった第４のスイッチＳＷ４を通じて
負極性の直流電源−Ｅへ向かう（Ｉ３の方向）電流が流
れるので、負極性の電源電圧−Ｅに比例した立ち下がり
の良い負のパルス電圧が負荷Ｒに加わり、負荷Ｒが負極
性に充電される。
３のスイッチＳＷ２をオフにした直後に第４のスイッチ
ＳＷ４をオンにすると（図１３において）、今度は、
負荷Ｒからオンとなった第４のスイッチＳＷ４を通じて
負極性の直流電源−Ｅへ向かう（Ｉ３の方向）電流が流
れるので、負極性の電源電圧−Ｅに比例した立ち下がり
の良い負のパルス電圧が負荷Ｒに加わり、負荷Ｒが負極
性に充電される。
【００２４】次いで、図１２及び図１４に示すように、
第４のスイッチＳＷ４をオフにした直後に第３のスイッ
チＳＷ３をオンにすると（図１３において）、負荷Ｒ
側にチャージした負の電荷分が、アースからオンとなっ
た第３のスイッチＳＷ３及び引き続きオンになっている
第２のスイッチＳＷ２を介し、更に負荷Ｒから再びアー
スへ至る流れにより（Ｉ４の方向）ディスチャージされ
るので、このときも負荷Ｒに対して立ち上がりの良い負
のパルス電圧となる。
第４のスイッチＳＷ４をオフにした直後に第３のスイッ
チＳＷ３をオンにすると（図１３において）、負荷Ｒ
側にチャージした負の電荷分が、アースからオンとなっ
た第３のスイッチＳＷ３及び引き続きオンになっている
第２のスイッチＳＷ２を介し、更に負荷Ｒから再びアー
スへ至る流れにより（Ｉ４の方向）ディスチャージされ
るので、このときも負荷Ｒに対して立ち上がりの良い負
のパルス電圧となる。
【００２５】次に、回路構成は図１の第１の実施形態と
同様であるが、４個のスイッチＳＷ１・ＳＷ２・ＳＷ３
・ＳＷ４のオン・オフの動作タイミングの更に別の動作
例について説明する。図１５から図１９に４個のスイッ
チＳＷ１・ＳＷ２・ＳＷ３・ＳＷ４のオン・オフ動作の
切り替え状態、図２０にそのオン・オフ関係、図２１に
タイミングチャートを示す。
同様であるが、４個のスイッチＳＷ１・ＳＷ２・ＳＷ３
・ＳＷ４のオン・オフの動作タイミングの更に別の動作
例について説明する。図１５から図１９に４個のスイッ
チＳＷ１・ＳＷ２・ＳＷ３・ＳＷ４のオン・オフ動作の
切り替え状態、図２０にそのオン・オフ関係、図２１に
タイミングチャートを示す。
【００２６】先ず、図１５に示すように第１、第２、第
３、第４の全てのスイッチＳＷ１・・ＳＷ２・ＳＷ３・
ＳＷ４を共にオフした状態では（図２０における）、
負荷Ｒに正負いずれの電圧も印加されない。この状態か
ら図１６及び図２１に示すように、第２のスイッチＳＷ
２をオフにした直後に第１のスイッチＳＷ１をオンにす
ると（図２０において）、正極性の直流電源＋Ｅか
ら、オンとなった第１のスイッチＳＷ１及び負荷Ｒを通
りアースへ向かう（Ｉ１の方向）電流が流れるので、正
極性の電源電圧＋Ｅに比例した立ち上がりの良い正のパ
ルス電圧が負荷Ｒに加わり、負荷Ｒが正極性に充電され
る。
３、第４の全てのスイッチＳＷ１・・ＳＷ２・ＳＷ３・
ＳＷ４を共にオフした状態では（図２０における）、
負荷Ｒに正負いずれの電圧も印加されない。この状態か
ら図１６及び図２１に示すように、第２のスイッチＳＷ
２をオフにした直後に第１のスイッチＳＷ１をオンにす
ると（図２０において）、正極性の直流電源＋Ｅか
ら、オンとなった第１のスイッチＳＷ１及び負荷Ｒを通
りアースへ向かう（Ｉ１の方向）電流が流れるので、正
極性の電源電圧＋Ｅに比例した立ち上がりの良い正のパ
ルス電圧が負荷Ｒに加わり、負荷Ｒが正極性に充電され
る。
【００２７】次いで、図１７及び図２１に示すように、
第１のスイッチＳＷ１をオフにした直後に第２及び第３
スイッチＳＷ２・ＳＷ３を同時にオンにすると（図２０
において）、負荷Ｒ側にチャージした正の電荷分が、
オンとなった第２及び第３のスイッチＳＷ２・ＳＷ３を
介してアースへ至る流れによって（Ｉ２の方向）ディス
チャージされるので、負荷Ｒに対して立ち下がりの良い
正のパルス電圧となる。
第１のスイッチＳＷ１をオフにした直後に第２及び第３
スイッチＳＷ２・ＳＷ３を同時にオンにすると（図２０
において）、負荷Ｒ側にチャージした正の電荷分が、
オンとなった第２及び第３のスイッチＳＷ２・ＳＷ３を
介してアースへ至る流れによって（Ｉ２の方向）ディス
チャージされるので、負荷Ｒに対して立ち下がりの良い
正のパルス電圧となる。
【００２８】また、図１８及び図２１に示すように、第
２及び第３のスイッチＳＷ２・ＳＷ２を同時にオフにし
た直後に第４のスイッチＳＷ４をオンにすると（図２０
において）、今度は、負荷Ｒからオンとなった第４の
スイッチＳＷ４を通じて負極性の直流電源−Ｅへ向かう
（Ｉ３の方向）電流が流れるので、負極性の電源電圧−
Ｅに比例した立ち下がりの良い負のパルス電圧が負荷Ｒ
に加わり、負荷Ｒが負極性に充電される。
２及び第３のスイッチＳＷ２・ＳＷ２を同時にオフにし
た直後に第４のスイッチＳＷ４をオンにすると（図２０
において）、今度は、負荷Ｒからオンとなった第４の
スイッチＳＷ４を通じて負極性の直流電源−Ｅへ向かう
（Ｉ３の方向）電流が流れるので、負極性の電源電圧−
Ｅに比例した立ち下がりの良い負のパルス電圧が負荷Ｒ
に加わり、負荷Ｒが負極性に充電される。
【００２９】次いで、図１９及び図２１に示すように、
第４のスイッチＳＷ４をオフにした直後に第２及び第３
のスイッチＳＷ２・ＳＷ３を同時にオンにすると（図２
０において）、負荷Ｒ側にチャージした負の電荷分
が、アースからオンとなった第２及び第３のスイッチＳ
Ｗ２・ＳＷ３を介し、更に負荷Ｒから再びアースへ至る
流れにより（Ｉ４の方向）ディスチャージされるので、
このときも負荷Ｒに対して立ち上がりの良い負のパルス
電圧となる。
第４のスイッチＳＷ４をオフにした直後に第２及び第３
のスイッチＳＷ２・ＳＷ３を同時にオンにすると（図２
０において）、負荷Ｒ側にチャージした負の電荷分
が、アースからオンとなった第２及び第３のスイッチＳ
Ｗ２・ＳＷ３を介し、更に負荷Ｒから再びアースへ至る
流れにより（Ｉ４の方向）ディスチャージされるので、
このときも負荷Ｒに対して立ち上がりの良い負のパルス
電圧となる。
【００３０】次に、図２２に本発明の第２の実施形態の
等価回路を示す。この場合には、第１のスイッチＳＷ１
と第２のスイッチＳＷ２と第３のスイッチＳＷ３とは、
上述した例と同様に正極性の直流電源＋Ｅとアースとの
間に直列接続されているが、第１のスイッチＳＷ１と第
２のスイッチＳＷ２との接続点に負荷Ｒが接続され、ま
た第２のスイッチＳＷ２と第３のスイッチＳＷ３との接
続点と負極性の直流電源−Ｅとの間に、第４のスイッチ
ＳＷ４が接続されている。
等価回路を示す。この場合には、第１のスイッチＳＷ１
と第２のスイッチＳＷ２と第３のスイッチＳＷ３とは、
上述した例と同様に正極性の直流電源＋Ｅとアースとの
間に直列接続されているが、第１のスイッチＳＷ１と第
２のスイッチＳＷ２との接続点に負荷Ｒが接続され、ま
た第２のスイッチＳＷ２と第３のスイッチＳＷ３との接
続点と負極性の直流電源−Ｅとの間に、第４のスイッチ
ＳＷ４が接続されている。
【００３１】この第２の実施形態の動作例について説明
する。図２２から図２６にこの場合の４個のスイッチＳ
Ｗ１・ＳＷ２・ＳＷ３・ＳＷ４のオン・オフ動作の切り
替え状態を示す。但し、そのオン・オフ関係は図１３と
同様であり、またタイミングチャートは図１４と同様で
ある。
する。図２２から図２６にこの場合の４個のスイッチＳ
Ｗ１・ＳＷ２・ＳＷ３・ＳＷ４のオン・オフ動作の切り
替え状態を示す。但し、そのオン・オフ関係は図１３と
同様であり、またタイミングチャートは図１４と同様で
ある。
【００３２】先ず、図２２に示すように第１のスイッチ
ＳＷ１をオフ、第２及び第３のスイッチＳＷ２・ＳＷ３
を共にオン、第４のスイッチＳＷ４をオフした状態では
（図１３における）、負荷Ｒの両端がアースに接続さ
れるため、負荷Ｒに正負いずれの電圧も印加されない。
この状態から図２３及び図１４に示すように、第２のス
イッチＳＷ２をオフにした直後に第１のスイッチＳＷ１
をオンにすると（図１３において）、正極性の直流電
源＋Ｅから、オンとなった第１のスイッチＳＷ１及び負
荷Ｒを通りアースへ向かう（Ｉ１の方向）電流が流れる
ので、正極性の電源電圧＋Ｅに比例した立ち上がりの良
い正のパルス電圧が負荷Ｒに加わり、負荷Ｒが正極性に
充電される。
ＳＷ１をオフ、第２及び第３のスイッチＳＷ２・ＳＷ３
を共にオン、第４のスイッチＳＷ４をオフした状態では
（図１３における）、負荷Ｒの両端がアースに接続さ
れるため、負荷Ｒに正負いずれの電圧も印加されない。
この状態から図２３及び図１４に示すように、第２のス
イッチＳＷ２をオフにした直後に第１のスイッチＳＷ１
をオンにすると（図１３において）、正極性の直流電
源＋Ｅから、オンとなった第１のスイッチＳＷ１及び負
荷Ｒを通りアースへ向かう（Ｉ１の方向）電流が流れる
ので、正極性の電源電圧＋Ｅに比例した立ち上がりの良
い正のパルス電圧が負荷Ｒに加わり、負荷Ｒが正極性に
充電される。
【００３３】次いで、図２４及び図１４に示すように、
第１のスイッチＳＷ１をオフにした直後に第２のスイッ
チＳＷ２をオンにすると（図１３において）、負荷Ｒ
側にチャージした正の電荷分が、オンとなった第２のス
イッチＳＷ２及び引き続きオンになっている第３のスイ
ッチＳＷ３を介してアースへ至る流れによって（Ｉ２の
方向）ディスチャージされるので、負荷Ｒに対して立ち
下がりの良い正のパルス電圧となる。
第１のスイッチＳＷ１をオフにした直後に第２のスイッ
チＳＷ２をオンにすると（図１３において）、負荷Ｒ
側にチャージした正の電荷分が、オンとなった第２のス
イッチＳＷ２及び引き続きオンになっている第３のスイ
ッチＳＷ３を介してアースへ至る流れによって（Ｉ２の
方向）ディスチャージされるので、負荷Ｒに対して立ち
下がりの良い正のパルス電圧となる。
【００３４】また、図２５及び図１４に示すように、第
３のスイッチＳＷ２をオフにした直後に第４のスイッチ
ＳＷ４をオンにすると（図１３において）、今度は、
負荷Ｒから、引き続きオンになっている第２のスイッチ
ＳＷ２及びオンとなった第４のスイッチＳＷ４を通じて
負極性の直流電源−Ｅへ向かう（Ｉ３の方向）電流が流
れるので、負極性の電源電圧−Ｅに比例した立ち下がり
の良い負のパルス電圧が負荷Ｒに加わり、負荷Ｒが負極
性に充電される。
３のスイッチＳＷ２をオフにした直後に第４のスイッチ
ＳＷ４をオンにすると（図１３において）、今度は、
負荷Ｒから、引き続きオンになっている第２のスイッチ
ＳＷ２及びオンとなった第４のスイッチＳＷ４を通じて
負極性の直流電源−Ｅへ向かう（Ｉ３の方向）電流が流
れるので、負極性の電源電圧−Ｅに比例した立ち下がり
の良い負のパルス電圧が負荷Ｒに加わり、負荷Ｒが負極
性に充電される。
【００３５】次いで、図２６及び図１４に示すように、
第４のスイッチＳＷ４をオフにした直後に第３のスイッ
チＳＷ３をオンにすると（図１３において）、負荷Ｒ
側にチャージした負の電荷分が、アースからオンとなっ
た第３のスイッチＳＷ３及び引き続きオンになっている
第２のスイッチＳＷ２を介し、更に負荷Ｒから再びアー
スへ至る流れにより（Ｉ４の方向）ディスチャージされ
るので、このときも負荷Ｒに対して立ち上がりの良い負
のパルス電圧となる。
第４のスイッチＳＷ４をオフにした直後に第３のスイッ
チＳＷ３をオンにすると（図１３において）、負荷Ｒ
側にチャージした負の電荷分が、アースからオンとなっ
た第３のスイッチＳＷ３及び引き続きオンになっている
第２のスイッチＳＷ２を介し、更に負荷Ｒから再びアー
スへ至る流れにより（Ｉ４の方向）ディスチャージされ
るので、このときも負荷Ｒに対して立ち上がりの良い負
のパルス電圧となる。
【００３６】次に、回路構成は図２２の第２の実施形態
と同様であるが、４個のスイッチＳＷ１・ＳＷ２・ＳＷ
３・ＳＷ４のオン・オフの動作タイミングを上記の動作
例とは変えた別の動作例について説明する。図２７から
図３１に４個のスイッチＳＷ１・ＳＷ２・ＳＷ３・ＳＷ
４のオン・オフ動作の切り替え状態、図３２にそのオン
・オフ関係、図３３にタイミングチャートを示す。
と同様であるが、４個のスイッチＳＷ１・ＳＷ２・ＳＷ
３・ＳＷ４のオン・オフの動作タイミングを上記の動作
例とは変えた別の動作例について説明する。図２７から
図３１に４個のスイッチＳＷ１・ＳＷ２・ＳＷ３・ＳＷ
４のオン・オフ動作の切り替え状態、図３２にそのオン
・オフ関係、図３３にタイミングチャートを示す。
【００３７】４個のスイッチＳＷ１・ＳＷ２・ＳＷ３・
ＳＷ４を図２７に示すように全てオフにした状態（図３
２において）から、図２８及び図３３に示すように第
１のスイッチＳＷ１をオンにすると（図３２において
）、正極性の直流電源＋Ｅから、オンとなった第１の
スイッチＳＷ１及び負荷Ｒを通りアースへ向かう（Ｉ１
の方向）電流が流れるので、正極性の電源電圧＋Ｅに比
例した立ち上がりの良い正のパルス電圧が負荷Ｒに加わ
り、負荷Ｒが正極性に充電される。
ＳＷ４を図２７に示すように全てオフにした状態（図３
２において）から、図２８及び図３３に示すように第
１のスイッチＳＷ１をオンにすると（図３２において
）、正極性の直流電源＋Ｅから、オンとなった第１の
スイッチＳＷ１及び負荷Ｒを通りアースへ向かう（Ｉ１
の方向）電流が流れるので、正極性の電源電圧＋Ｅに比
例した立ち上がりの良い正のパルス電圧が負荷Ｒに加わ
り、負荷Ｒが正極性に充電される。
【００３８】次いで、所定時間後に図２９及び図３３に
示すように第１のスイッチＳＷ１をオフにし、その直後
に第２のスイッチＳＷ２をオンにすると（図３２におい
て）、負荷Ｒ側にチャージした正の電荷分が、オンと
なった第２のスイッチＳＷ２及びオフになっている第３
のスイッチＳＷ３に並列接続の第３のダイオードＤ３を
介してアースへ至る流れによって（Ｉ２の方向）ディス
チャージされるので、負荷Ｒに対して立ち下がりの良い
正のパルス電圧となる。
示すように第１のスイッチＳＷ１をオフにし、その直後
に第２のスイッチＳＷ２をオンにすると（図３２におい
て）、負荷Ｒ側にチャージした正の電荷分が、オンと
なった第２のスイッチＳＷ２及びオフになっている第３
のスイッチＳＷ３に並列接続の第３のダイオードＤ３を
介してアースへ至る流れによって（Ｉ２の方向）ディス
チャージされるので、負荷Ｒに対して立ち下がりの良い
正のパルス電圧となる。
【００３９】また、図３０及び図３３に示すように第２
のスイッチＳＷ２をオンにしたまま、第４のスイッチＳ
Ｗ４をオンにすると（図３２において）、今度は、負
荷Ｒから、オンになっている第２のスイッチＳＷ２及び
オンとなった第４のスイッチＳＷ４を通じて負極性の直
流電源−Ｅへ向かう（Ｉ３の方向）電流が流れるので、
負極性の電源電圧−Ｅに比例した立ち下がりの良い負の
パルス電圧が負荷Ｒに加わり、負荷Ｒが負極性に充電さ
れる。
のスイッチＳＷ２をオンにしたまま、第４のスイッチＳ
Ｗ４をオンにすると（図３２において）、今度は、負
荷Ｒから、オンになっている第２のスイッチＳＷ２及び
オンとなった第４のスイッチＳＷ４を通じて負極性の直
流電源−Ｅへ向かう（Ｉ３の方向）電流が流れるので、
負極性の電源電圧−Ｅに比例した立ち下がりの良い負の
パルス電圧が負荷Ｒに加わり、負荷Ｒが負極性に充電さ
れる。
【００４０】次いで、所定時間後に図３１及び図３３に
示すように、第２及び第４のスイッチＳＷ２・ＳＷ４を
オフにしてから、第３のスイッチＳＷ３を瞬間的にオン
にすると（図３２において）、負荷Ｒ側にチャージし
た負の電荷分が、アースからオンとなった第３のスイッ
チＳＷ３及びオフとなった第２のスイッチＳＷ２に並列
接続の第２のダイオードＤ２を介し、更に負荷Ｒから再
びアースへ至る流れにより（Ｉ４の方向）ディスチャー
ジされるので、このときも負荷Ｒに対して立ち上がりの
良い負のパルス電圧となる。
示すように、第２及び第４のスイッチＳＷ２・ＳＷ４を
オフにしてから、第３のスイッチＳＷ３を瞬間的にオン
にすると（図３２において）、負荷Ｒ側にチャージし
た負の電荷分が、アースからオンとなった第３のスイッ
チＳＷ３及びオフとなった第２のスイッチＳＷ２に並列
接続の第２のダイオードＤ２を介し、更に負荷Ｒから再
びアースへ至る流れにより（Ｉ４の方向）ディスチャー
ジされるので、このときも負荷Ｒに対して立ち上がりの
良い負のパルス電圧となる。
【００４１】次に、回路構成は図２２の第２の実施形態
と同様であるが、４個のスイッチＳＷ１・ＳＷ２・ＳＷ
３・ＳＷ４のオン・オフの動作タイミングを変えた更に
別の動作例について説明する。図３４から図３８に４個
のスイッチＳＷ１・ＳＷ２・ＳＷ３・ＳＷ４のオン・オ
フ動作の切り替え状態、図３９にそのオン・オフ関係、
図４０にタイミングチャートを示す。
と同様であるが、４個のスイッチＳＷ１・ＳＷ２・ＳＷ
３・ＳＷ４のオン・オフの動作タイミングを変えた更に
別の動作例について説明する。図３４から図３８に４個
のスイッチＳＷ１・ＳＷ２・ＳＷ３・ＳＷ４のオン・オ
フ動作の切り替え状態、図３９にそのオン・オフ関係、
図４０にタイミングチャートを示す。
【００４２】４個のスイッチＳＷ１・ＳＷ２・ＳＷ３・
ＳＷ４を図３４に示すように全てオフにした状態（図３
９において）から、図３５及び図４０に示すように第
１のスイッチＳＷ１をオンにすると（図３９において
）、正極性の直流電源＋Ｅから、オンとなった第１の
スイッチＳＷ１及び負荷Ｒを通りアースへ向かう（Ｉ１
の方向）電流が流れるので、正極性の電源電圧＋Ｅに比
例した立ち上がりの良い正のパルス電圧が負荷Ｒに加わ
り、負荷Ｒが正極性に充電される。
ＳＷ４を図３４に示すように全てオフにした状態（図３
９において）から、図３５及び図４０に示すように第
１のスイッチＳＷ１をオンにすると（図３９において
）、正極性の直流電源＋Ｅから、オンとなった第１の
スイッチＳＷ１及び負荷Ｒを通りアースへ向かう（Ｉ１
の方向）電流が流れるので、正極性の電源電圧＋Ｅに比
例した立ち上がりの良い正のパルス電圧が負荷Ｒに加わ
り、負荷Ｒが正極性に充電される。
【００４３】次いで、所定時間後に図３６及び図４０に
示すように第１のスイッチＳＷ１をオフにし、その直後
に第２及び第３のスイッチＳＷ２・ＳＷ３を同時にオン
にすると（図３９において）、負荷Ｒ側にチャージし
た正の電荷分が、オンとなった第２及び第３のスイッチ
ＳＷ２・スイッチＳＷ３を介してアースへ至る流れによ
って（Ｉ２の方向）ディスチャージされるので、負荷Ｒ
に対して立ち下がりの良い正のパルス電圧となる。
示すように第１のスイッチＳＷ１をオフにし、その直後
に第２及び第３のスイッチＳＷ２・ＳＷ３を同時にオン
にすると（図３９において）、負荷Ｒ側にチャージし
た正の電荷分が、オンとなった第２及び第３のスイッチ
ＳＷ２・スイッチＳＷ３を介してアースへ至る流れによ
って（Ｉ２の方向）ディスチャージされるので、負荷Ｒ
に対して立ち下がりの良い正のパルス電圧となる。
【００４４】また、図３７及び図４０に示すように、第
２のスイッチＳＷ２はオンにしたまま、第３のスイッチ
ＳＷ３をオフにした直後に第４のスイッチＳＷ４をオン
にすると（図３９において）、今度は、負荷Ｒから、
オンになっている第２のスイッチＳＷ２及びオンとなっ
た第４のスイッチＳＷ４を通じて負極性の直流電源−Ｅ
へ向かう（Ｉ３の方向）電流が流れるので、負極性の電
源電圧−Ｅに比例した立ち下がりの良い負のパルス電圧
が負荷Ｒに加わり、負荷Ｒが負極性に充電される。
２のスイッチＳＷ２はオンにしたまま、第３のスイッチ
ＳＷ３をオフにした直後に第４のスイッチＳＷ４をオン
にすると（図３９において）、今度は、負荷Ｒから、
オンになっている第２のスイッチＳＷ２及びオンとなっ
た第４のスイッチＳＷ４を通じて負極性の直流電源−Ｅ
へ向かう（Ｉ３の方向）電流が流れるので、負極性の電
源電圧−Ｅに比例した立ち下がりの良い負のパルス電圧
が負荷Ｒに加わり、負荷Ｒが負極性に充電される。
【００４５】次いで、所定時間後に図３８及び図４０に
示すように、第２及び第４のスイッチＳＷ２・ＳＷ４を
オフにしてから、第２及び第３のスイッチＳＷ２・ＳＷ
３を同時に瞬間的にオンにすると（図３９において
）、負荷Ｒ側にチャージした負の電荷分が、アースか
らオンとなった第２及び第３のスイッチＳＷ２・ＳＷ３
を介し、更に負荷Ｒから再びアースへ至る流れにより
（Ｉ４の方向）ディスチャージされるので、このときも
負荷Ｒに対して立ち上がりの良い負のパルス電圧とな
る。
示すように、第２及び第４のスイッチＳＷ２・ＳＷ４を
オフにしてから、第２及び第３のスイッチＳＷ２・ＳＷ
３を同時に瞬間的にオンにすると（図３９において
）、負荷Ｒ側にチャージした負の電荷分が、アースか
らオンとなった第２及び第３のスイッチＳＷ２・ＳＷ３
を介し、更に負荷Ｒから再びアースへ至る流れにより
（Ｉ４の方向）ディスチャージされるので、このときも
負荷Ｒに対して立ち上がりの良い負のパルス電圧とな
る。
【００４６】図４１は、上述した回路構成を利用する高
電圧電源の全体の概要構成を示す。この高電圧電源は、
本発明の要部（上述したような等価回路）となるスイッ
チングインバータ回路１において正のパルス信号と負の
パルス信号とを交互に周期的に生成し、これを昇圧トラ
ンス２で昇圧してから負荷である例えば除電器の放電電
極３に、正負交互の高電圧として印加するものである。
スイッチングインバータ回路１の前段には、それから出
力されるパルス信号の正負それぞれの電圧を調整する正
電圧調整部４及び負電圧調整部５、周波数を調整する周
波数調整部６、パルス幅を調整するパルス幅調整部７、
変調させる変調部８等が設けられている。これら各部に
ついて概説する。
電圧電源の全体の概要構成を示す。この高電圧電源は、
本発明の要部（上述したような等価回路）となるスイッ
チングインバータ回路１において正のパルス信号と負の
パルス信号とを交互に周期的に生成し、これを昇圧トラ
ンス２で昇圧してから負荷である例えば除電器の放電電
極３に、正負交互の高電圧として印加するものである。
スイッチングインバータ回路１の前段には、それから出
力されるパルス信号の正負それぞれの電圧を調整する正
電圧調整部４及び負電圧調整部５、周波数を調整する周
波数調整部６、パルス幅を調整するパルス幅調整部７、
変調させる変調部８等が設けられている。これら各部に
ついて概説する。
【００４７】正電圧調整部４は、正電圧発生回路９から
出力される正の直流電圧を電圧設定器１０により任意に
設定でき、また負電圧調整部５は、負電圧発生部１１か
ら出力される負の直流電圧を電圧設定器１２により任意
に設定できるようになっている。これら正負の直流電圧
はスイッチングインバータ回路１に入力され、このスイ
ッチングインバータ回路１が正電圧発生回路９側に切り
替わったときは、正のパルス信号がスイッチングインバ
ータ回路１から出力され、負電圧発生回路１１側に切り
替わったときは、負のパルス信号がスイッチングインバ
ータ回路１から出力される。
出力される正の直流電圧を電圧設定器１０により任意に
設定でき、また負電圧調整部５は、負電圧発生部１１か
ら出力される負の直流電圧を電圧設定器１２により任意
に設定できるようになっている。これら正負の直流電圧
はスイッチングインバータ回路１に入力され、このスイ
ッチングインバータ回路１が正電圧発生回路９側に切り
替わったときは、正のパルス信号がスイッチングインバ
ータ回路１から出力され、負電圧発生回路１１側に切り
替わったときは、負のパルス信号がスイッチングインバ
ータ回路１から出力される。
【００４８】周波数調整部６は、外部からの制御用の信
号の電圧を周波数に変換する電圧／周波数変換回路１３
に、スイッチ１４を介して周波数調整器（可変抵抗）１
５を接続し、この周波数調整器１５をＲとするＣＲ発振
回路の原理により、例えば０〜１０Ｖの電圧の外部信号
を、例えば５０〜５００Ｈｚの周波数に変換できるよう
になっている。
号の電圧を周波数に変換する電圧／周波数変換回路１３
に、スイッチ１４を介して周波数調整器（可変抵抗）１
５を接続し、この周波数調整器１５をＲとするＣＲ発振
回路の原理により、例えば０〜１０Ｖの電圧の外部信号
を、例えば５０〜５００Ｈｚの周波数に変換できるよう
になっている。
【００４９】パルス幅調整部７は、周波数調整部４から
の出力パルスのパルス幅（時間幅）をパルス幅調整器１
６による電圧調整機能によって、パルス幅制御回路１７
で可変する。その方法としては、差動増幅器を使用し、
その基準入力電圧に対して、もう一方の入力電圧を可変
させるとパルス幅が変化する等の方法がある。パルス幅
制御回路１７の一対の出力端子からは、パルス幅調整さ
れたパルス信号が交互に出力される。
の出力パルスのパルス幅（時間幅）をパルス幅調整器１
６による電圧調整機能によって、パルス幅制御回路１７
で可変する。その方法としては、差動増幅器を使用し、
その基準入力電圧に対して、もう一方の入力電圧を可変
させるとパルス幅が変化する等の方法がある。パルス幅
制御回路１７の一対の出力端子からは、パルス幅調整さ
れたパルス信号が交互に出力される。
【００５０】変調部８は、パルス幅調整部７から出力さ
れるパルス信号に対して、変調を与えるか否かを変調用
スイッチ１８により選択できるように、ＯＲ回路１９と
ＯＲ回路２０とクロック発振回路２１とＡＮＤ回路２２
・２３とで構成されている。パルス幅制御回路１７の一
対の出力端子から出力されたパルス信号は、一方ではＡ
ＮＤ回路２２・２３にそれぞれ入力され、他方では、Ｏ
Ｒ回路１９によって一つに合流されてクロック発振回路
２１へ入力される。変調用スイッチ１８は、アースに接
続されているため、これをオンにしたときには、ＯＲ回
路２０はクロック発振回路２１からのクロック信号を出
力し、ＡＮＤ回路２２・２３に入力する。ＡＮＤ回路２
２・２３のもう一方の入力は、パルス幅制御回路１７か
らの一対の出力が入力し、ＡＮＤ回路２２・２３の出力
は、パルス幅制御回路１７からのパルス幅内にクロック
が変調した信号となる。変調スイッチ１８をオフにする
と、ＯＲ回路２０の一方がスイッチによってハイレベル
になるので、もう一方のクロック信号は無関係となり、
ＯＲ回路２０の出力はハイレベルになった状態でＡＮＤ
回路２２・２３に入力する。ＡＮＤ回路２２・２３のも
う一方の入力は、パルス幅制御回路１７からの信号が入
力するので、この場合は、クロック信号からの変調は受
けず、パルス幅制御回路１７からの信号のみがＡＮＤ回
路２２・２３の出力となる。
れるパルス信号に対して、変調を与えるか否かを変調用
スイッチ１８により選択できるように、ＯＲ回路１９と
ＯＲ回路２０とクロック発振回路２１とＡＮＤ回路２２
・２３とで構成されている。パルス幅制御回路１７の一
対の出力端子から出力されたパルス信号は、一方ではＡ
ＮＤ回路２２・２３にそれぞれ入力され、他方では、Ｏ
Ｒ回路１９によって一つに合流されてクロック発振回路
２１へ入力される。変調用スイッチ１８は、アースに接
続されているため、これをオンにしたときには、ＯＲ回
路２０はクロック発振回路２１からのクロック信号を出
力し、ＡＮＤ回路２２・２３に入力する。ＡＮＤ回路２
２・２３のもう一方の入力は、パルス幅制御回路１７か
らの一対の出力が入力し、ＡＮＤ回路２２・２３の出力
は、パルス幅制御回路１７からのパルス幅内にクロック
が変調した信号となる。変調スイッチ１８をオフにする
と、ＯＲ回路２０の一方がスイッチによってハイレベル
になるので、もう一方のクロック信号は無関係となり、
ＯＲ回路２０の出力はハイレベルになった状態でＡＮＤ
回路２２・２３に入力する。ＡＮＤ回路２２・２３のも
う一方の入力は、パルス幅制御回路１７からの信号が入
力するので、この場合は、クロック信号からの変調は受
けず、パルス幅制御回路１７からの信号のみがＡＮＤ回
路２２・２３の出力となる。
【００５１】起動・停止回路２４の具体的構成について
は後述するが、この起動・停止回路２４は、ＡＣ１００
Ｖ又は２００Ｖの商用交流電源を供給されるシーケンス
回路２５により制御されるとともに、正電圧発生回路９
及び負電圧発生回路１１における過電流を検出する過電
流検出回路２６によっても制御される。そして、ＯＲ回
路２２・２３において変調されたパルス信号又は変調さ
れないパルス信号は、起動・停止回路２４が停止状態に
なっていないときにスイッチングインバータ回路１へ入
力され、このスイッチングインバータ回路１内のスイッ
チング半導体素子を後述のようにスイッチングする。
は後述するが、この起動・停止回路２４は、ＡＣ１００
Ｖ又は２００Ｖの商用交流電源を供給されるシーケンス
回路２５により制御されるとともに、正電圧発生回路９
及び負電圧発生回路１１における過電流を検出する過電
流検出回路２６によっても制御される。そして、ＯＲ回
路２２・２３において変調されたパルス信号又は変調さ
れないパルス信号は、起動・停止回路２４が停止状態に
なっていないときにスイッチングインバータ回路１へ入
力され、このスイッチングインバータ回路１内のスイッ
チング半導体素子を後述のようにスイッチングする。
【００５２】一方、昇圧トランス２から電極３に印加さ
れる正負の高電圧の変化は、モニタ回路２７で監視さ
れ、正負それぞれの電圧表示部２８・２９によって表示
される。
れる正負の高電圧の変化は、モニタ回路２７で監視さ
れ、正負それぞれの電圧表示部２８・２９によって表示
される。
【００５３】次に、スイッチングインバータ回路１、及
びその起動と停止を制御する起動・停止回路２４の具体
例を図４２に基づいて詳述する。スイッチングインバー
タ回路１は、図２２に示した等価回路（第２の実施形
態）の具体例に相当し、４個のスイッチング素子として
第１、第２、第３、第４の４個のＦＥＴ（電界効果トラ
ンジスタ）３０Ａ・３０Ｂ・３０Ｃ・３０Ｄを用い、そ
の第１と第２とを正側に対応する第１組、第３と第４と
を負側に対応する第２組とし、各組がトーテンポール回
路になる接続構成にしてある。
びその起動と停止を制御する起動・停止回路２４の具体
例を図４２に基づいて詳述する。スイッチングインバー
タ回路１は、図２２に示した等価回路（第２の実施形
態）の具体例に相当し、４個のスイッチング素子として
第１、第２、第３、第４の４個のＦＥＴ（電界効果トラ
ンジスタ）３０Ａ・３０Ｂ・３０Ｃ・３０Ｄを用い、そ
の第１と第２とを正側に対応する第１組、第３と第４と
を負側に対応する第２組とし、各組がトーテンポール回
路になる接続構成にしてある。
【００５４】すなわち、各ＦＥＴ３０Ａ・３０Ｂ・３０
Ｃ・３０Ｄにダイオード３１Ａ・３１Ｂ・３１Ｃ・３１
Ｄをそれぞれ並列接続し、第１のＦＥＴ３０Ａのソース
を正電圧発生回路９に接続する一方、第４のＦＥＴ３０
Ｄのソースを負電圧発生回路１１に接続している。ま
た、第１のＦＥＴ３０Ａのソースと第２のＦＥＴ３０Ｂ
のドレンと同ＦＥＴ３０Ｂのソースと第３のＦＥＴ３０
Ｃのソースとを直列接続し、第３のＦＥＴ３１Ｃのドレ
ンをアースしている。そして、第１のＦＥＴ３０Ａと第
２のＦＥＴ３０Ｂとの接続点に、負荷Ｒとして、図４１
における電極３を昇圧トランス２を介して接続するよう
になっている。
Ｃ・３０Ｄにダイオード３１Ａ・３１Ｂ・３１Ｃ・３１
Ｄをそれぞれ並列接続し、第１のＦＥＴ３０Ａのソース
を正電圧発生回路９に接続する一方、第４のＦＥＴ３０
Ｄのソースを負電圧発生回路１１に接続している。ま
た、第１のＦＥＴ３０Ａのソースと第２のＦＥＴ３０Ｂ
のドレンと同ＦＥＴ３０Ｂのソースと第３のＦＥＴ３０
Ｃのソースとを直列接続し、第３のＦＥＴ３１Ｃのドレ
ンをアースしている。そして、第１のＦＥＴ３０Ａと第
２のＦＥＴ３０Ｂとの接続点に、負荷Ｒとして、図４１
における電極３を昇圧トランス２を介して接続するよう
になっている。
【００５５】一方、起動・停止回路２４は、最終的に正
負の高電圧パルス信号を出力するため、正負に対応した
２つの系統２４ａ・２４ｂ（正側ドライブ回路と負側ド
ライブ回路）に分かれ、図４１における変調部８の一対
のＯＲ回路２２・２３から交互に出力されるパルス信号
を別々に処理する。その２系統の信号処理のタイミング
チャートを図４３に示す。同図においてａからｎの信号
パターンは、図４１中のａからｎの各部の出力を示して
いる。各系統は、入力されたパルス信号を第１段バッフ
ァ３２でバッファリングしたパルス信号と、これをＣＲ
遅延回路３３で遅延させてから更に第２段バッファ３４
にバッファリングした信号とを、ＡＮＤゲート回路３５
とＯＲゲート回路３６とに入力することにより更に２つ
の経路に分岐させる。従って、その分岐した２つの経路
のパルス幅は異なり、ＯＲゲート回路３６からのパルス
幅の方がＡＮＤゲート回路３５からのパルス幅よりも前
後両方に長くなる。そして、このように分岐した２つの
経路の出力は、論理が逆になっているそれぞれのＮＯＴ
回路３７・３８を介してそれぞれのホトカプラ３９・４
０の発光ダイオードに加えられ、ホトカプラ３９・４０
がオンのときにスイッチングインバータ回路１へ入力さ
れる。
負の高電圧パルス信号を出力するため、正負に対応した
２つの系統２４ａ・２４ｂ（正側ドライブ回路と負側ド
ライブ回路）に分かれ、図４１における変調部８の一対
のＯＲ回路２２・２３から交互に出力されるパルス信号
を別々に処理する。その２系統の信号処理のタイミング
チャートを図４３に示す。同図においてａからｎの信号
パターンは、図４１中のａからｎの各部の出力を示して
いる。各系統は、入力されたパルス信号を第１段バッフ
ァ３２でバッファリングしたパルス信号と、これをＣＲ
遅延回路３３で遅延させてから更に第２段バッファ３４
にバッファリングした信号とを、ＡＮＤゲート回路３５
とＯＲゲート回路３６とに入力することにより更に２つ
の経路に分岐させる。従って、その分岐した２つの経路
のパルス幅は異なり、ＯＲゲート回路３６からのパルス
幅の方がＡＮＤゲート回路３５からのパルス幅よりも前
後両方に長くなる。そして、このように分岐した２つの
経路の出力は、論理が逆になっているそれぞれのＮＯＴ
回路３７・３８を介してそれぞれのホトカプラ３９・４
０の発光ダイオードに加えられ、ホトカプラ３９・４０
がオンのときにスイッチングインバータ回路１へ入力さ
れる。
【００５６】従って、起動・停止回路２４からは各系統
につき２経路、計４経路に分岐したパルス信号が出力さ
れることになる。そのうちの第１の系統の第１のパルス
信号（図４１のｆ）は、スイッチングインバータ回路１
の第１のインバータ４１Ａを介して、第１組の第１のＦ
ＥＴ３０Ａのゲートに入力され、この第１のパルス信号
より長い第２のパルス信号（図４１のｇ）は、第２のイ
ンバータ４１Ｂを介して、第１組の第２のＦＥＴ３０Ｂ
のゲートに入力される。また、第２の系統の第３のパル
ス信号（図４１のｎ）は、第３のインバータ４１Ｃを介
して、第２組の第３のＦＥＴ３０Ｃのゲートに入力さ
れ、この第３のパルス信号より短い第４のパルス信号
（図４１のｍ）は、第４のインバータ４１Ｄを介して、
第２組の第４のＦＥＴ３０Ｄのゲートに入力される。
につき２経路、計４経路に分岐したパルス信号が出力さ
れることになる。そのうちの第１の系統の第１のパルス
信号（図４１のｆ）は、スイッチングインバータ回路１
の第１のインバータ４１Ａを介して、第１組の第１のＦ
ＥＴ３０Ａのゲートに入力され、この第１のパルス信号
より長い第２のパルス信号（図４１のｇ）は、第２のイ
ンバータ４１Ｂを介して、第１組の第２のＦＥＴ３０Ｂ
のゲートに入力される。また、第２の系統の第３のパル
ス信号（図４１のｎ）は、第３のインバータ４１Ｃを介
して、第２組の第３のＦＥＴ３０Ｃのゲートに入力さ
れ、この第３のパルス信号より短い第４のパルス信号
（図４１のｍ）は、第４のインバータ４１Ｄを介して、
第２組の第４のＦＥＴ３０Ｄのゲートに入力される。
【００５７】第１組の第１のＦＥＴ３０Ａと第２のＦＥ
Ｔ３０Ｂとにおいて、第２のＦＥＴ３１Ｂがオン、第１
のＦＥＴ３１Ａがオフ状態になっているとき、それらの
ゲートにパルス信号が入力すると、入力したパルスが立
ち上がった瞬間に第２のＦＥＴ３１Ｂがオフ、第１のＦ
ＥＴ３１Ａがオンになる。このとき、正電圧発生部９か
らの正の電流が第１のＦＥＴ３０Ａ及び負荷Ｒを通って
アースへ流れるので、立ち上がりの良い正の電圧が負荷
Ｒに印加される。次に、第１のＦＥＴ３０Ａへの入力パ
ルス信号が立ち下がり、第２のＦＥＴ３０Ｂへの入力パ
ルス信号が立ち上がると、第１のＦＥＴ３０Ａがオフ、
第２のＦＥＴ３０Ｂがオンとなり、負荷Ｒ側の正の残留
電荷分が、第２のＦＥＴ３０Ｂ及びこのときオンとなっ
ている第３のＦＥＴ３０Ｃを通ってアースへディスチャ
ージする。従って、入力パルス幅に比例した立ち上がり
及び立ち下がり特性の良い正のパルス電圧が負荷Ｒに加
わることになる。この場合、第２のＦＥＴ３０Ｂのゲー
トへ入力されるパルス信号（図４１のｇ）は、第１のＦ
ＥＴ３０Ａのゲートに入力されるパルス信号（図４１の
ｆ）よりもパルス幅が前後両方に長いので、ＦＥＴ３０
Ａ・３０Ｂのスイッチングを確実かつ高速に行うことが
でき、正のパルス電圧の立ち上がり及び立ち下がり特性
の良さがこのことでも保証される。
Ｔ３０Ｂとにおいて、第２のＦＥＴ３１Ｂがオン、第１
のＦＥＴ３１Ａがオフ状態になっているとき、それらの
ゲートにパルス信号が入力すると、入力したパルスが立
ち上がった瞬間に第２のＦＥＴ３１Ｂがオフ、第１のＦ
ＥＴ３１Ａがオンになる。このとき、正電圧発生部９か
らの正の電流が第１のＦＥＴ３０Ａ及び負荷Ｒを通って
アースへ流れるので、立ち上がりの良い正の電圧が負荷
Ｒに印加される。次に、第１のＦＥＴ３０Ａへの入力パ
ルス信号が立ち下がり、第２のＦＥＴ３０Ｂへの入力パ
ルス信号が立ち上がると、第１のＦＥＴ３０Ａがオフ、
第２のＦＥＴ３０Ｂがオンとなり、負荷Ｒ側の正の残留
電荷分が、第２のＦＥＴ３０Ｂ及びこのときオンとなっ
ている第３のＦＥＴ３０Ｃを通ってアースへディスチャ
ージする。従って、入力パルス幅に比例した立ち上がり
及び立ち下がり特性の良い正のパルス電圧が負荷Ｒに加
わることになる。この場合、第２のＦＥＴ３０Ｂのゲー
トへ入力されるパルス信号（図４１のｇ）は、第１のＦ
ＥＴ３０Ａのゲートに入力されるパルス信号（図４１の
ｆ）よりもパルス幅が前後両方に長いので、ＦＥＴ３０
Ａ・３０Ｂのスイッチングを確実かつ高速に行うことが
でき、正のパルス電圧の立ち上がり及び立ち下がり特性
の良さがこのことでも保証される。
【００５８】また、第２組の第１のＦＥＴ３０Ｃと第４
のＦＥＴ３０Ｄとにおいて、第３のＦＥＴ３１Ｃがオ
ン、第４のＦＥＴ３１Ｄがオフ状態になっているとき、
それらのゲートにパルス信号が入力すると、入力したパ
ルスが立ち下がった瞬間に第３のＦＥＴ３１Ｃがオフ、
第４のＦＥＴ３１Ｄがオンになる。このとき、アースか
ら負荷Ｒ及び第２のＦＥＴ３０Ｂを通って負電圧発生回
路１１に電流が流れるので、立ち上がりの良い負の電圧
が負荷Ｒに印加される。次に、第３のＦＥＴ３０Ｃへの
入力パルス信号が立ち上がり、第４のＦＥＴ３０Ｄへの
入力パルス信号が立ち下がると、第３のＦＥＴ３０Ｃが
オン、第４のＦＥＴ３０Ｄがオフとなり、負荷Ｒ側の負
の残留電荷分が、このときオンとなっている第２のＦＥ
Ｔ３０Ｂ及び第３のＦＥＴ３０Ｃを通ってアースへディ
スチャージする。従って、入力パルス幅に比例した立ち
上がり及び立ち下がり特性の良い負のパルス電圧が負荷
Ｒに加わることになる。この場合、第４のＦＥＴ３０Ｄ
のゲートへ入力されるパルス信号（図４１のｎ）は、第
３のＦＥＴ３０Ｃのゲートに入力されるパルス信号（図
４１のｍ）よりもパルス幅が前後両方に長いので、ＦＥ
Ｔ３０Ｃ・３０Ｄのスイッチングを確実かつ高速に行う
ことができ、負のパルス電圧の立ち上がり及び立ち下が
り特性の良さがこのことでも保証される。
のＦＥＴ３０Ｄとにおいて、第３のＦＥＴ３１Ｃがオ
ン、第４のＦＥＴ３１Ｄがオフ状態になっているとき、
それらのゲートにパルス信号が入力すると、入力したパ
ルスが立ち下がった瞬間に第３のＦＥＴ３１Ｃがオフ、
第４のＦＥＴ３１Ｄがオンになる。このとき、アースか
ら負荷Ｒ及び第２のＦＥＴ３０Ｂを通って負電圧発生回
路１１に電流が流れるので、立ち上がりの良い負の電圧
が負荷Ｒに印加される。次に、第３のＦＥＴ３０Ｃへの
入力パルス信号が立ち上がり、第４のＦＥＴ３０Ｄへの
入力パルス信号が立ち下がると、第３のＦＥＴ３０Ｃが
オン、第４のＦＥＴ３０Ｄがオフとなり、負荷Ｒ側の負
の残留電荷分が、このときオンとなっている第２のＦＥ
Ｔ３０Ｂ及び第３のＦＥＴ３０Ｃを通ってアースへディ
スチャージする。従って、入力パルス幅に比例した立ち
上がり及び立ち下がり特性の良い負のパルス電圧が負荷
Ｒに加わることになる。この場合、第４のＦＥＴ３０Ｄ
のゲートへ入力されるパルス信号（図４１のｎ）は、第
３のＦＥＴ３０Ｃのゲートに入力されるパルス信号（図
４１のｍ）よりもパルス幅が前後両方に長いので、ＦＥ
Ｔ３０Ｃ・３０Ｄのスイッチングを確実かつ高速に行う
ことができ、負のパルス電圧の立ち上がり及び立ち下が
り特性の良さがこのことでも保証される。
【００５９】これに対して、正負それぞれについて、図
４４に示すようにＦＥＴをそれぞれ１個使用した場合に
は、そのゲートにパルス信号が入力するとＦＥＴがオン
となり、負荷Ｒに正又は負の電圧が出力されるが、パル
ス信号が無くなると、ディスチャージする回路がないた
め、負荷Ｒの両端の静電容量分の影響で立ち下がりの悪
いパルス電圧になってしまう。そのため、負荷Ｒの抵抗
値を非常に小さい値にしなければ立ち下がり特性を改善
できない。
４４に示すようにＦＥＴをそれぞれ１個使用した場合に
は、そのゲートにパルス信号が入力するとＦＥＴがオン
となり、負荷Ｒに正又は負の電圧が出力されるが、パル
ス信号が無くなると、ディスチャージする回路がないた
め、負荷Ｒの両端の静電容量分の影響で立ち下がりの悪
いパルス電圧になってしまう。そのため、負荷Ｒの抵抗
値を非常に小さい値にしなければ立ち下がり特性を改善
できない。
【００６０】また、正負それぞれについて２個のＦＥＴ
を使用しても、図４５に示すように、ハーフブリッジ回
路とした場合には、静電容量Ｃ１・Ｃ２・Ｃ３の影響で
立ち下がりが非常に悪いパルス電圧となってしまう。
を使用しても、図４５に示すように、ハーフブリッジ回
路とした場合には、静電容量Ｃ１・Ｃ２・Ｃ３の影響で
立ち下がりが非常に悪いパルス電圧となってしまう。
【００６１】なお、上述した実施例では、第１、第２、
第３、第４のスイッチ素子ＳＷ１・ＳＷ２・ＳＷ３・Ｓ
Ｗ４の全てについて、動作安定の目的もあってダイオー
ドＤ１・Ｄ２・Ｄ３・Ｄ４をそれぞれ並列接続したが、
負荷Ｒのディスチャージをダイオードを介して行う場合
にのみ、ダイオードは実質的に必要であるので、それ以
外の場合にはダイオードは省略できる。また、スイッチ
ングインバータ回路１のスイッチング素子として、ＦＥ
Ｔを使用した例について説明したが、他の半導体スイッ
チング素子、例えばＩＧＢＴ（絶縁ゲート型バイポーラ
トランジスタ）を使用しても同等の効果を期待でき、ま
た半導体に限らず真空管でもよい。更に、本発明は、除
電器用の電源に限らず、他の正負の高電圧を必要とする
機器、例えば正負のコロナ放電によってプラスチックフ
ィルム等の絶縁物を改質するコロナ放電処理装置等の電
源としても使用できる。
第３、第４のスイッチ素子ＳＷ１・ＳＷ２・ＳＷ３・Ｓ
Ｗ４の全てについて、動作安定の目的もあってダイオー
ドＤ１・Ｄ２・Ｄ３・Ｄ４をそれぞれ並列接続したが、
負荷Ｒのディスチャージをダイオードを介して行う場合
にのみ、ダイオードは実質的に必要であるので、それ以
外の場合にはダイオードは省略できる。また、スイッチ
ングインバータ回路１のスイッチング素子として、ＦＥ
Ｔを使用した例について説明したが、他の半導体スイッ
チング素子、例えばＩＧＢＴ（絶縁ゲート型バイポーラ
トランジスタ）を使用しても同等の効果を期待でき、ま
た半導体に限らず真空管でもよい。更に、本発明は、除
電器用の電源に限らず、他の正負の高電圧を必要とする
機器、例えば正負のコロナ放電によってプラスチックフ
ィルム等の絶縁物を改質するコロナ放電処理装置等の電
源としても使用できる。
【００６２】
【発明の効果】以上説明したように本発明によれば次の
ような効果がある。請求項１及び２の電源によれば、正
負それぞれにつき、負荷の残留電荷分を積極的にディス
チャージできるため、パルス高電圧の立ち上がり・立ち
下がり特性を良好にできるとともに、動作の高速化が図
れるので、例えば除電器用の電源として使用した場合に
は、イオン発生量の増加により除電効率を向上させるこ
とができる。
ような効果がある。請求項１及び２の電源によれば、正
負それぞれにつき、負荷の残留電荷分を積極的にディス
チャージできるため、パルス高電圧の立ち上がり・立ち
下がり特性を良好にできるとともに、動作の高速化が図
れるので、例えば除電器用の電源として使用した場合に
は、イオン発生量の増加により除電効率を向上させるこ
とができる。
【００６３】請求項３の電源によれば、負荷に印加され
る正負のパルス高電圧の電圧値を正負それぞれ可変で
き、また請求項４によれば、そのパルス幅を可変できる
ので、除電器に使用した場合にはイオンバランス調整で
き、除電ムラを解消できる。
る正負のパルス高電圧の電圧値を正負それぞれ可変で
き、また請求項４によれば、そのパルス幅を可変できる
ので、除電器に使用した場合にはイオンバランス調整で
き、除電ムラを解消できる。
【００６４】請求項５の電源によれば、負荷に印加され
る正負のパルス高電圧の周波数を可変できるので、除電
器に使用した場合には、処理対象物の移動速度に対する
除電ムラを解消することができる。
る正負のパルス高電圧の周波数を可変できるので、除電
器に使用した場合には、処理対象物の移動速度に対する
除電ムラを解消することができる。
【００６５】請求項６の電源によれば、スイッチング半
導体素子をオン・オフするパルス信号を変調させるの
で、除電器に使用した場合、イオン発生量を増加させて
除電効果を一層向上できる。
導体素子をオン・オフするパルス信号を変調させるの
で、除電器に使用した場合、イオン発生量を増加させて
除電効果を一層向上できる。
【図１】本発明の第１の実施形態の等価回路図である。
【図２】同上において負荷に正電圧が印加される状態を
示す回路図である。
示す回路図である。
【図３】図２の状態の後にディスチャージされる状態を
示す回路図である。
示す回路図である。
【図４】図３の状態の後に負荷に負電圧が印加される状
態を示す回路図である。
態を示す回路図である。
【図５】図４の状態の後にディスチャージされる状態を
示す回路図である。
示す回路図である。
【図６】図１から図５における４個のスイッチのオン・
オフ切り替えの関係図である。
オフ切り替えの関係図である。
【図７】同じくタイミングチャートである。
【図８】図１と同じ回路構成で上記とは別の動作例を示
す回路図である。
す回路図である。
【図９】同上において負荷に正電圧が印加される状態を
示す回路図である。
示す回路図である。
【図１０】図９の状態の後にディスチャージされる状態
を示す回路図である。
を示す回路図である。
【図１１】図１０の状態の後に負荷に負電圧が印加され
る状態を示す回路図である。
る状態を示す回路図である。
【図１２】図１１の状態の後にディスチャージされる状
態を示す回路図である。
態を示す回路図である。
【図１３】図８から図１２における４個のスイッチのオ
ン・オフ切り替えの関係図である。
ン・オフ切り替えの関係図である。
【図１４】同じくタイミングチャートである。
【図１５】図１と同じ回路構成で更に別の動作例を示す
回路図である。
回路図である。
【図１６】同上において負荷に正電圧が印加される状態
を示す回路図である。
を示す回路図である。
【図１７】図１６の状態の後にディスチャージされる状
態を示す回路図である。
態を示す回路図である。
【図１８】図１７の状態の後に負荷に負電圧が印加され
る状態を示す回路図である。
る状態を示す回路図である。
【図１９】図１８の状態の後にディスチャージされる状
態を示す回路図である。
態を示す回路図である。
【図２０】図１５から図１９における４個のスイッチの
オン・オフ切り替えの関係図である。
オン・オフ切り替えの関係図である。
【図２１】同じくタイミングチャートである。
【図２２】本発明の第２の実施形態の等価回路図であ
る。
る。
【図２３】同上において負荷に正電圧が印加される状態
を示す回路図である。
を示す回路図である。
【図２４】図２３の状態の後にディスチャージされる状
態を示す回路図である。
態を示す回路図である。
【図２５】図２４の状態の後に負荷に負電圧が印加され
る状態を示す回路図である。
る状態を示す回路図である。
【図２６】図２５の状態の後にディスチャージされる状
態を示す回路図である。
態を示す回路図である。
【図２７】図２２と同じ回路構成で上記とは別の動作例
を示す回路図である。
を示す回路図である。
【図２８】同上において負荷に正電圧が印加される状態
を示す回路図である。
を示す回路図である。
【図２９】図２８の状態の後にディスチャージされる状
態を示す回路図である。
態を示す回路図である。
【図３０】図２９の状態の後に負荷に負電圧が印加され
る状態を示す回路図である。
る状態を示す回路図である。
【図３１】図３０の状態の後にディスチャージされる状
態を示す回路図である。
態を示す回路図である。
【図３２】図２７から図３１における４個のスイッチの
オン・オフ切り替えの関係図である。
オン・オフ切り替えの関係図である。
【図３３】同じくタイミングチャートである。
【図３４】図２２と同じ回路構成で更に別の動作例を示
す回路図である。
す回路図である。
【図３５】同上において負荷に正電圧が印加される状態
を示す回路図である。
を示す回路図である。
【図３６】図３５の状態の後にディスチャージされる状
態を示す回路図である。
態を示す回路図である。
【図３７】図３６の状態の後に負荷に負電圧が印加され
る状態を示す回路図である。
る状態を示す回路図である。
【図３８】図３７の状態の後にディスチャージされる状
態を示す回路図である。
態を示す回路図である。
【図３９】図３４から図３８における４個のスイッチの
オン・オフ切り替えの関係図である。
オン・オフ切り替えの関係図である。
【図４０】同じくタイミングチャートである。
【図４１】本発明による正負パルス式高電圧電源の全体
の概要構成例を示すブロック図である。
の概要構成例を示すブロック図である。
【図４２】図４１中のスイッチングインバータ回路とそ
の起動・停止回路の一具体例の回路図である。
の起動・停止回路の一具体例の回路図である。
【図４３】同上の動作のタイミングチャートである。
【図４４】スイッチングインバータ回路における正側と
負側それぞれのＦＥＴを１個とした比較例の回路図であ
る。
負側それぞれのＦＥＴを１個とした比較例の回路図であ
る。
【図４５】スイッチングインバータ回路をハーフブリッ
ジ構成とした比較例の回路図である。
ジ構成とした比較例の回路図である。
ＳＷ１・ＳＷ２・ＳＷ３・ＳＷ４ スイッチ（スイッ
チング素子） Ｄ１・Ｄ２・Ｄ３・Ｄ４ ダイオード Ｒ 負荷 ＋Ｅ 正極性の直流電源（正電圧発生部） −Ｅ 負極性の直流電源（負電圧発生部） １ スイッチングインバータ回路 ２ 昇圧トランス ３ 電極 ４ 正電圧調整部 ５ 負電圧調整部 ６ 周波数調整部 ７ パルス幅調整部 ８ 変調部 ３０Ａ・３０Ｂ・３０Ｃ・３０Ｄ ＦＥＴ ３１Ａ・３１Ｂ・３１Ｃ・３１Ｄ ダイオード
チング素子） Ｄ１・Ｄ２・Ｄ３・Ｄ４ ダイオード Ｒ 負荷 ＋Ｅ 正極性の直流電源（正電圧発生部） −Ｅ 負極性の直流電源（負電圧発生部） １ スイッチングインバータ回路 ２ 昇圧トランス ３ 電極 ４ 正電圧調整部 ５ 負電圧調整部 ６ 周波数調整部 ７ パルス幅調整部 ８ 変調部 ３０Ａ・３０Ｂ・３０Ｃ・３０Ｄ ＦＥＴ ３１Ａ・３１Ｂ・３１Ｃ・３１Ｄ ダイオード
フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 // Ｈ０５Ｆ 3/04 9184−5Ｋ Ｈ０３Ｋ 17/687 Ｆ
Claims (8)
- 【請求項１】正の直流電圧を発生する正電圧発生部と、
負の直流電圧を発生する負電圧発生部と、第１、第２、
第３及び第４の４個のスイッチング素子と、これらスイ
ッチング素子をパルス信号でオン・オフさせるドライブ
回路とを有し、前記正電圧発生部とアースとの間に、第
１のスイッチング素子と第２のスイッチング素子と第３
のスイッチング素子とを直列接続し、第１のスイッチン
グ素子と第２のスイッチング素子との接続点を負荷に接
続して、第１のスイッチング素子がオンになったとき前
記正電圧発生部の正電圧が負荷に印加され、また前記負
電圧発生部と負荷との間に第４のスイッチング素子を接
続して、該第４のスイッチング素子がオンになったとき
負電圧発生部の負電圧が負荷に印加されるようにし、前
記ドライブ回路は、前記第１のスイッチング素子をオン
にして負荷に正電圧が印加された後、負荷にチャージさ
れた正の電荷が、第２、第３のスイッチング素子又はこ
れらに並列接続されたダイオードを介してアースに至る
回路によってディスチャージされ、次に、前記第４のス
イッチング素子をオンにして負荷に負電圧が印加された
後、負荷にチャージされた負の電荷が、アースから第
３、第２のスイッチング素子又はこれらに並列接続され
たダイオードを介して負荷に至る回路によってディスチ
ャージされるように、４個のスイッチング素子を所定の
順序で周期的にオン・オフすることを特徴とする正負パ
ルス式高電圧電源。 - 【請求項２】正の直流電圧を発生する正電圧発生部と、
負の直流電圧を発生する負電圧発生部と、第１、第２、
第３及び第４の４個のスイッチング素子と、これらスイ
ッチング素子をパルス信号でオン・オフさせるドライブ
回路とを有し、前記正電圧発生部とアースとの間に、第
１のスイッチング素子と第２のスイッチング素子と第３
のスイッチング素子とを直列接続し、第１のスイッチン
グ素子と第２のスイッチング素子との接続点を負荷に接
続して、第１のスイッチング素子がオンになったとき前
記正電圧発生部の正電圧が負荷に印加され、また前記第
２のスイッチング素子と第３のスイッチング素子との接
続点と前記負電圧発生部との間に第４のスイッチング素
子を接続して、第２及び第４のスイッチング素子がオン
になったとき負電圧発生部の負電圧が負荷に印加される
ようにし、前記ドライブ回路は、前記第１のスイッチン
グ素子をオンにして負荷に正電圧が印加された後、負荷
にチャージされた正の電荷が、第２、第３のスイッチン
グ素子又はこれらに並列接続されたダイオードを介して
アースに至る回路によってアースにディスチャージさ
れ、次に、前記第２及び第４のスイッチング素子をオン
にして負荷に負電圧が印加された後、負荷にチャージさ
れた負の電荷が、アースから第３、第２のスイッチング
素子又はこれらに並列接続されたダイオードを介して負
荷に至る回路によってディスチャージされるように、４
個のスイッチング素子を所定の順序で周期的にオン・オ
フすることを特徴とする正負パルス式高電圧電源。 - 【請求項３】第１、第２、第３、第４のスイッチング素
子にそれぞれダイオードを並列接続したことを特徴とす
る請求項１又は２に記載の正負パルス式高電圧電源。 - 【請求項４】正電圧発生部の電圧と負電圧発生部の電圧
をそれぞれ調整する電圧調整手段を備えたことを特徴と
する、請求項１、２又は３に記載の正負パルス式高電圧
電源。 - 【請求項５】スイッチング素子をオン・オフするパルス
信号の時間幅を調整するパルス幅調整手段を備えたこと
を特徴とする、請求項１、２、３又は４に記載の正負パ
ルス式高電圧電源。 - 【請求項６】スイッチング素子をオン・オフするパルス
信号の周波数を調整する周波数調整手段を備えたことを
特徴とする、請求項１、２、３、４又は５に記載の正負
パルス式高電圧電源。 - 【請求項７】スイッチング素子をオン・オフするパルス
信号に、それよりも時間幅が短いクロックパルスで変調
させる変調手段を備えたことを特徴とする、請求項１、
２、３、４、５又は６に記載の正負パルス式高電圧電
源。 - 【請求項８】負荷が放電電極である請求項１、２、３、
４、５、６又は７に記載の正負パルス式高電圧電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8273946A JP3028292B2 (ja) | 1995-10-20 | 1996-09-26 | 正負パルス式高電圧電源 |
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7-295901 | 1995-10-20 | ||
| JP29590195 | 1995-10-20 | ||
| JP8273946A JP3028292B2 (ja) | 1995-10-20 | 1996-09-26 | 正負パルス式高電圧電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09172787A true JPH09172787A (ja) | 1997-06-30 |
| JP3028292B2 JP3028292B2 (ja) | 2000-04-04 |
Family
ID=26550829
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8273946A Expired - Fee Related JP3028292B2 (ja) | 1995-10-20 | 1996-09-26 | 正負パルス式高電圧電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3028292B2 (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6130831A (en) * | 1998-10-21 | 2000-10-10 | Haiden Laboratory Inc. | Positive-negative pulse type high frequency switching power supply unit |
| JP2002216994A (ja) * | 2001-01-19 | 2002-08-02 | Keyence Corp | パルスａｃ式除電装置 |
| JP2009280890A (ja) * | 2008-05-26 | 2009-12-03 | Ulvac Japan Ltd | スパッタリング方法 |
| WO2010001724A1 (ja) * | 2008-06-30 | 2010-01-07 | 株式会社アルバック | 電源装置 |
| WO2014148518A1 (ja) * | 2013-03-22 | 2014-09-25 | ダイハツ工業株式会社 | 内燃機関 |
| DE102017104022A1 (de) | 2016-03-01 | 2017-09-07 | Smc Corporation | Schaltung zur Generierung von Hochspannung |
| WO2022088739A1 (zh) * | 2020-10-26 | 2022-05-05 | 国网江苏省电力有限公司电力科学研究院 | 用于低压双极供电系统的切换电路、换路装置及控制方法 |
-
1996
- 1996-09-26 JP JP8273946A patent/JP3028292B2/ja not_active Expired - Fee Related
Cited By (14)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6130831A (en) * | 1998-10-21 | 2000-10-10 | Haiden Laboratory Inc. | Positive-negative pulse type high frequency switching power supply unit |
| JP2002216994A (ja) * | 2001-01-19 | 2002-08-02 | Keyence Corp | パルスａｃ式除電装置 |
| JP4519333B2 (ja) * | 2001-01-19 | 2010-08-04 | 株式会社キーエンス | パルスａｃ式除電装置 |
| WO2009145093A1 (ja) * | 2008-05-26 | 2009-12-03 | 株式会社アルバック | スパッタリング方法 |
| JP2009280890A (ja) * | 2008-05-26 | 2009-12-03 | Ulvac Japan Ltd | スパッタリング方法 |
| US8404089B2 (en) | 2008-05-26 | 2013-03-26 | Ulvac, Inc. | Sputtering method |
| WO2010001724A1 (ja) * | 2008-06-30 | 2010-01-07 | 株式会社アルバック | 電源装置 |
| JP2010007162A (ja) * | 2008-06-30 | 2010-01-14 | Ulvac Japan Ltd | 電源装置 |
| WO2014148518A1 (ja) * | 2013-03-22 | 2014-09-25 | ダイハツ工業株式会社 | 内燃機関 |
| JP2014185535A (ja) * | 2013-03-22 | 2014-10-02 | Daihatsu Motor Co Ltd | 内燃機関 |
| DE102017104022A1 (de) | 2016-03-01 | 2017-09-07 | Smc Corporation | Schaltung zur Generierung von Hochspannung |
| US10097104B2 (en) | 2016-03-01 | 2018-10-09 | Smc Corporation | High voltage generation circuit |
| TWI678875B (zh) * | 2016-03-01 | 2019-12-01 | 日商Ｓｍｃ股份有限公司 | 高壓產生電路 |
| WO2022088739A1 (zh) * | 2020-10-26 | 2022-05-05 | 国网江苏省电力有限公司电力科学研究院 | 用于低压双极供电系统的切换电路、换路装置及控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3028292B2 (ja) | 2000-04-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5982104A (en) | Driver for capacitive light-emitting device with degradation compensated brightness control | |
| US5663647A (en) | Switching gradient amplifier with adjustable DC bus voltage | |
| JPS6042519Y2 (ja) | 積分回路 | |
| KR940025326A (ko) | 스위치 조절형 전원 회로 | |
| US5371415A (en) | Two stage gate drive circuit for a FET | |
| JP4318659B2 (ja) | 放電灯駆動装置 | |
| JP3616220B2 (ja) | オフ電圧発生回路 | |
| US10476383B2 (en) | Negative charge pump circuit | |
| JPH09172787A (ja) | 正負パルス式高電圧電源 | |
| JP2000134953A (ja) | インバ―タ | |
| JP2003168963A (ja) | チャージポンプ駆動回路及びチャージポンプの駆動方法 | |
| US8258823B2 (en) | Method of and driver circuit for operating a semiconductor power switch | |
| US20070242015A1 (en) | H-bridge driver for electroluminescent lamp that reduces audible noise | |
| US5909364A (en) | Device for switching between an A.C. voltage and a D.C. voltage | |
| US6118261A (en) | Slew rate control circuit | |
| JPH02233004A (ja) | 発振器回路 | |
| JP3445721B2 (ja) | 正負パルス式高電圧電源 | |
| KR20060106764A (ko) | 펄스 전력 공급기를 제어하기 위한 회로 장치 및 방법 | |
| JP2958683B2 (ja) | パルス式交流高電圧電源 | |
| KR19980059333A (ko) | 액정 표시 장치용 플리커 제어 회로 | |
| SU584415A1 (ru) | Двухтактный инвертор | |
| JP2766859B2 (ja) | 絶縁ゲート形薄膜トランジスタ論理回路の駆動方法 | |
| SU911686A2 (ru) | Генератор импульсов | |
| KR950004604B1 (ko) | 전자식 안정기 | |
| JPH0318118A (ja) | Ｍｏｓｆｅｔのドライブ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080204 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090204 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100204 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110204 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120204 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 13 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 13 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R360 | Written notification for declining of transfer of rights |
Free format text: JAPANESE INTERMEDIATE CODE: R360 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 13 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130204 Year of fee payment: 13 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140204 Year of fee payment: 14 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |