JP2000134953A - インバ―タ - Google Patents

Abstract

(57)【要約】 【課題】 簡単な構造で且つ少ない電力損失で出力電圧
を発生できるインバータを提供する。 【解決手段】インバータは、正（Ｕｄｃ＋）及び負（Ｕ
ｄｃ−）の電圧母線からなる直流電圧中間回路と、補助
電圧（Ｕ１、Ｕ２、Ｕ３）を発生する補助電圧源１を含
む。インバータは、各位相に対して、正及び負の電圧母
線の間に直列に接続された上部及び下部電力半導体２、
３を含み、これらの間の点は、インバータの位相出力
（Ｕｏｕｔ）である。上部及び下部ゲートドライバ４、
５は、その出力８、９が電力半導体２、３の制御電極Ｇ
に接続され、正及び負の補助電圧入力６、７と零電位点
（Ｃｏｍ）を持つ。第１のダイオードＤ１のアノードが
正の補助電圧Ｕ２に、カソードが正の補助電圧入力６に
接続される。第１のコンデンサＣ１は、正の補助電圧入
力６と零電位点（Ｃｏｍ）の間に接続される。インバー
タは、更に、別のダイオードＤ２を含み、そのアノード
は、負の補助電圧入力７に、カソードは、負の補助電圧
Ｕ３に接続され、別のコンデンサＣ２を含み、負の補助
電圧入力７と零電位点（Ｃｏｍ）の間に接続される。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、インバータに関す
る。

【０００２】

【従来の技術】従来のインバータは、正及び負の電圧母
線からなる直流電圧中間回路と、直流電圧中間回路の正
及び負の電圧母線に関連した補助電圧を発生する補助電
圧源とを含む。このインバータは、各位相に対して、上
部及び下部電力半導体を含み、これらは、正及び負の電
圧母線の間に直列に接続され、これら半導体の間の点
は、インバータの位相出力を形成し、上部及び下部ゲー
トドライバを含み、これらの出力は、夫々の上部及び下
部電力半導体の制御電極に接続され、これら上部及び下
部ゲートドライバは、正及び負の補助電圧入力及び零電
位点を含み、この零電位点は、制御されるべき電力半導
体の出力電極に接続され、インバータは、各位相に対し
て、第１のダイオードを含み、そのアノードは、負の電
圧母線に関連した正の補助電圧に接続され、カソード
は、上部ゲートドライバの正の補助電圧入力に接続さ
れ、上部ゲートドライバの正の補助電圧入力と零電位点
との間に接続される第１のコンデンサを含む。

【０００３】インバータの主回路は、典型的には直流電
圧中間回路と、それに接続される半導体スイッチからな
り、これらスイッチは、通常、ＦＥＴ又はＩＧＢＴスイ
ッチである。この半導体対は、中間回路の正及び負の電
圧母線の間に直列に接続されインバータの位相出力を形
成する。インバータにおけるこの様な対の数は、出力位
相の数に依存し、即ち、各出力位相に対して別個の出力
がある。半導体スイッチは、正又は負の電圧母線のいず
れかの電圧をインバータの出力に接続された負荷に接続
するために使用出来る。電圧パルスを出力に接続するこ
とにより、負荷には与えられた時に要求される電圧が提
供されることが出来、その振幅と周波数は、可変であ
る。

【０００４】インバータの半導体は、半導体スイッチの
制御電極に接続されるゲートドライバの手段により制御
される。コンポーネントに依存して、制御電極は、例え
ばゲート又はベースと呼ばれる。ゲートドライバは、ス
イッチの制御電極のための必要な電流又は電圧パルスを
発生し、従ってスイッチは、確実に導電状態へ切り替わ
ることが出来る。ゲートドライバが必要とする補助電圧
を費用に対して効率的に発生することは困難であり、そ
の理由は、特に正の電圧母線に接続される電力半導体
（この明細書では上部半導体コンポーネントを指す）の
出力電極の電位は、他の電力半導体の状態が変化すると
著しく変わるからである。出力電極は、例えば、エミッ
タ又はソースと呼ばれ、名前は、コンポーネントの形式
に従い変化する。上部半導体コンポーネントの正のター
ンオン電圧は、ブートストラップ方法として知られる方
法を用いて発生出来、ここで正のターンオン電圧は、負
の電圧母線に関連する正の電圧から発生し、換言すれば
中間回路の負の電圧母線に関するある大きさの電圧から
発生する。ブートストラップ方法においては、上部ゲー
トドライバは、負の電圧母線に接続された電力半導体が
導電状態にある時、ゲートドライバに接続されたダイオ
ードを介して正の補助電圧を受け取る。この方法では、
ゲートドライバにより要求され、スイッチングコンポー
ネントの点火のために使用される正の補助電圧を発生す
ることが可能である。低電流電力半導体においては、ス
イッチングコンポーネントは、ゲートをベース抵抗を介
してエミッタ電位に接続することにより典型的にはター
ンオフされている。

【０００５】もし電力半導体が高電流を予定していれ
ば、ゲートドライバは、半導体のエミッタに関して負で
あるターンオフ電圧を発生出来なければならない。負の
ターンオフ電圧が使用される時、コンポーネントは、通
過する電流を迅速に遮断するようにされる。更に、ゲー
トをエミッタに関して負の電位に保つことにより、コン
ポーネントに掛かる電圧の高い変化率により生じること
のあるコンポーネントの意図しないターンオンを防止す
ることが可能である。コンポーネントに掛かる電圧の変
化は、他の電力半導体の状態変化の結果として生じる。
ＩＧＢＴの場合、電圧変化により生じるターンオンは、
ミラーコンデンサの影響に起因する内部ゲート電荷の急
激な変化の結果である。この様な意図しないターンオン
は、数十ナノ秒しか持続せず、この間は、高い電流ピー
クがコンポーネントを通り通過し、これにより電力スイ
ッチにおける電力損失が増加する。この現象を防止する
ため、コンポーネントのゲートは、コンポーネントがオ
フの時、エミッタに関して少なくとも約５ボルトの負の
電位に保たれなければならない。

【０００６】高電流電力半導体においては、上部ゲート
ドライバの負の補助電圧は、インバータの各位相に対し
て別個の変圧器又は変圧器コイルを使用して、そのゲー
トドライバに対して発生させる。この様な変圧器は、そ
れらの一次及び二次コイルの間の電圧の高い変化率にも
耐えるべきである。

【０００７】

【発明が解決しようとする課題】本発明の目的は、上述
の不利益点が除去され、出力電圧をより簡単な構造で、
より少ない電力損失で発生できるインバータを提供する
ことである。

【０００８】この目的は、本発明のインバータにより達
成され、その特徴は、このインバータも各位相に対して
別のダイオードを含み、そのアノードは、上部ゲートド
ライバの負の補助電圧入力に接続され、カソードは、正
の母線に関連した負の補助電圧に接続され、上部ゲート
ドライバの負の補助電圧入力と零電位点の間に接続され
た別のコンデンサを含む。

【０００９】本発明によるインバータは、負の補助電圧
が、中間回路の正の電圧母線に接続された電力半導体の
ゲートドライバのために、正の電流母線に関連した負の
電圧を使用してブートストラップ方法により発生され、
ダイオードがその負の電圧に接続されるという思想に基
づいている。本発明により上部電力半導体は、スイッチ
オフされることが出来、エミッタに関して負であるゲー
ト電圧を使用することによりスイッチオフに保たれる。
本発明は、先行技術の解決策に較べてコンポーネントの
費用を減少させるが、その理由は、中間回路の正の電圧
母線に関して負の直流電圧を発生するために１個だけの
変圧器が必要であり、インバータの各出力位相当たり１
個のダイオードである。

【００１０】

【発明の実施の形態】図１に示される本発明のインバー
タは、正Ｕｄｃ＋及び負Ｕｄｃ−の母線からなる電圧中
間回路を含む。電圧は、母線において、例えば電源回路
網の交流電圧を整流することにより発生する。図１は、
インバータの可能な出力位相の１つだけを示す。全部の
出力位相は、相互に同様であり、最も典型的な場合は３
つの出力位相があり、従ってインバータは、三相出力電
圧を発生するため使用出来、その振幅と周波数は、要求
により変更出来る。出力電圧は、ＩＧＢＴの様な電力半
導体２、３の手段により、正の電圧母線の電圧と負の電
圧母線の電圧とを相互に直列に接続されたスイッチコン
ポーネント２、３を用いて位相出力に交互に接続するこ
とにより発生する。この明細書では、ＩＧＢＴスイッチ
は、半導体コンポーネント２、３の例として使用され、
従ってスイッチの制御電極Ｇは、ゲートと呼ばれ、出力
電極Ｅは、エミッタと呼ばれる。出力電圧Ｕｏｕｔは、
交互に正の電圧母線の電圧の高さと負の電圧母線の電圧
の高さになる。

【００１１】本発明のインバータは、インバータの正及
び負の電圧母線に関連した補助電圧Ｕ１、Ｕ２、Ｕ３を
発生する補助電圧源１を含む。補助電圧Ｕ１、Ｕ２は、
負の電圧母線Ｕｄｃ−に関連し、それで第１の補助電圧
Ｕ１は、それに関して負である。換言すれば、負の電圧
母線の電位は、第１の補助電圧の電位よりも高い。第１
の補助電圧と負の電圧母線の間の電圧は、例えば、−
８．５ボルトである。第２の補助電圧Ｕ２も負の電圧母
線Ｕｄｃ−に関連し、ところが、この補助電圧は、母線
に関して正である。補助電圧Ｕ２と電圧母線との間の電
位の差は、例えば、＋１７．５ボルトである。第３の補
助電圧Ｕ３は、代わりに中間電圧回路の正の電圧母線Ｕ
ｄｃ＋に関連する。補助電圧Ｕ３は、母線Ｕｄｃ＋に関
して負であり、電位における差は、例えば、−８．５ボ
ルトである。

【００１２】補助電圧Ｕ１、Ｕ２、Ｕ３の目的は、半導
体コンポーネント２、３が確実に制御出来る様にゲート
ドライバにより必要とされる補助電圧を発生することで
ある。図１に示されるゲートドライバ４、５は、オプト
アイソレーションを備え、ゲートドライバの内部で低レ
ベル制御信号は、光信号に変換され、それは次にスイッ
チを制御する高レベル電圧出力に変換され、補助電圧
は、これらスイッチのために必要である。ゲートドライ
バ５は、下部スイッチ、即ち、電力スイッチ３を制御す
るため備えられ、電力スイッチ３のエミッタは、中間電
圧回路の負の電圧母線に接続され、ゲートドライバ５
は、その補助電圧入力を負の電圧母線に関連する補助電
圧Ｕ１、Ｕ２から直接受け取る。半導体スイッチ２、３
が導電状態にされる時、スイッチのゲートは、そのスイ
ッチのエミッタに関して正の電位にあるべきである。

【００１３】この理由により、スイッチ２、３のエミッ
タの補助エミッタ結合ＡＥがこれらゲートドライバの零
電位Ｃｏｍに接続される。これら補助エミッタは、これ
らコンポーネントの実際のエミッタと同一点に結合され
る。このことは、半導体スイッチ３をゲートドライバ５
の手段により確実に制御可能にし、そのためスイッチ３
が導電状態にされる時、ゲートドライバの正の補助電圧
がゲートドライバの出力９に供給される。出力９は、制
御されるべきスイッチのゲートに接続されるので、その
スイッチのゲートＧとエミッタＥとの間の電圧は、正の
補助電圧Ｕ２と同じくらい高い。これに対応して、スイ
ッチ３が非導電状態にされる時、ゲートドライバの補助
電圧Ｕ１がゲートドライバの出力に供給されるが、スイ
ッチ３のゲートの電圧は、エミッタＥに関して負であ
り、この結果、スイッチは、確実にターンオフされる。
上述の方法では、下部スイッチコンポーネンｔ３の機能
は、スイッチのエミッタが安定して且つ連続して負の電
圧母線Ｕｄｃ−の電位にあるので単純である。

【００１４】図１によれば、第１のダイオードＤ１は、
補助電圧Ｕ２とゲートドライバ４、即ち上部ゲートドラ
イバの正の補助電圧入力６との間に接続される。ダイオ
ードＤ１の目的は、下部半導体スイッチ３が導電状態に
ある時に、ゲートドライバ４のために正の補助電圧を発
生することである。半導体スイッチ３が導電状態にある
時、位相出力Ｕｏｕｔ及びスイッチ２のエミッタの両方
は、負の電圧母線の電位にある。この場合、補助電圧Ｕ
２は、エミッタ又はスイッチ２の補助エミッタよりも高
い電位をもち、電流がダイオードＤ１を通り通過するこ
とが出来、従って正の補助電圧入力６とゲートドライバ
の零電位Ｃｏｍとの間に接続されたコンデンサＣ１を充
電し、上部ゲートドライバ４のための正の補助電圧を発
生する。この正の補助電圧は、上述の方法においてスイ
ッチのゲートＧとエミッタＥの間に正の電圧を発生する
ために使用出来る。この様な以前から知られた、負の電
圧母線に関連する補助電圧から補助電圧を発生すること
は、ブートストラップ方法と呼ばれる。

【００１５】本発明によれば、図１に示す様にダイオー
ドＤ２が補助電圧Ｕ３とゲートドライバ４の負の補助電
圧入力７との間に接続される。このダイオードの目的
は、半導体スイッチ２が導電状態にある時、ゲートドラ
イバ４のために負の補助電圧を発生することである。ス
イッチ２が導電すると、位相出力Ｕｏｕｔの電位は、殆
ど正の電圧母線Ｕｄｃ＋の電位に等しく、従ってスイッ
チ２のエミッタＥ及び補助エミッタＡＥの電位は、補助
電圧Ｕ３の電位より高い。電位における差の御陰で、ダ
イオードＤ２は、導電状態へ切り替わることが出来、ゲ
ートドライバ４の零電位Ｃｏｍと負の補助電圧入力７と
の間に接続されるコンデンサＣ２は、充電され、同時に
ゲートドライバは、負の補助電圧を受け取る。ゲートド
ライバは、上述の様にスイッチ２をターンオフし、それ
をターンオフに保つために負の電圧を必要とする。スイ
ッチのゲートＧをエミッタＥに関して負の電圧に誘導す
ることによりスイッチは確実にターンオフする。

【００１６】当業者にとっては、技術が発達するにつれ
て、本発明の思想は、種々の方法で実行できることは自
明である。本発明及びその実施例は、従って上述の例に
限定されるものではなく、特許請求の範囲内において変
化できる。

【図面の簡単な説明】

【図１】本発明によるインバータの１つの出力位相の概
略図。

【符号の説明】

１ 補助電圧源 ２ 上部電力半導体（スイッチ） ３ 下部電力半導体（スイッチ） ４ 上部ゲートドライブ ５ 下部ゲートドライブ ６ 正の補助電圧入力 ７ 負の補助電圧入力 Ｄ１ 第１のダイオード Ｄ２ 別のダイオード Ｃ１ 第１のコンデンサ Ｃ２ 別のコンデンサ Ｕｄｃ＋、Ｕｄｃ− 正及び負の電圧母線 Ｕ１、Ｕ２、Ｕ３ 補助電圧

Claims (1)

【特許請求の範囲】
1. 【請求項１】 インバータであつて、 正（Ｕｄｃ＋）及び負（Ｕｄｃ−）の電圧母線からなる
   直流電圧中間回路と、 直流電圧中間回路の正（Ｕｄｃ＋）及び負（Ｕｄｃ−）
   の電圧母線に関連する補助電圧（Ｕ１、Ｕ２、Ｕ３）を
   発生する補助電圧源（１）とを包含し、 前記インバータは、各位相に対して、 上部（２）及び下部（３）電力半導体であつて、これら
   は正及び負の電圧母線の間に直列に接続され、これら半
   導体の間の点は、インバータの位相出力（Ｕｏｕｔ）を
   形成する上部及び下部電力半導体と、 上部（４）及び下部（５）ゲートドライバであつて、こ
   れらの出力（８、９）は、夫々の上部（２）及び下部
   （３）電力半導体の制御電極（Ｇ）に接続され、これら
   上部及び下部ゲートドライバは、正（６）及び負（７）
   の補助電圧入力及び零電位点（Ｃｏｍ）を含み、零電位
   点は、制御されるべき電力半導体の出力電極（Ｅ）に接
   続される上部及び下部ゲートドライバと、 第１のダイオード（Ｄ１）であつて、そのアノードは、
   負（Ｕｄｃ−）の電圧母線に関連する正の補助電圧（Ｕ
   ２）に接続され、カソードは、上部ゲートドライバ
   （４）の正の補助電圧入力（６）に接続される第１のダ
   イオードと、 上部ゲートドライバ（４）の正の補助電圧入力（６）と
   零電位点（Ｃｏｍ）との間に接続される第１のコンデン
   サ（Ｃ１）とを包含するインバータにおいて、 前記インバータは、各位相に対して、 別のダイオード（Ｄ２）であつて、そのアノードは、上
   部ゲートドライバの負の補助電圧入力（７）に接続さ
   れ、カソードは、正（Ｕｄｃ＋）の電圧母線に関連する
   負の補助電圧（Ｕ３）に接続される別のダイオードと、 上部ゲートドライバ（４）の負の補助電圧入力（７）と
   零電位点（Ｃｏｍ）の間に接続される別のコンデンサ
   （Ｃ２）とを包含することを特徴とするインバータ。