JP2958683B2 - パルス式交流高電圧電源 - Google Patents
パルス式交流高電圧電源Info
- Publication number
- JP2958683B2 JP2958683B2 JP8273947A JP27394796A JP2958683B2 JP 2958683 B2 JP2958683 B2 JP 2958683B2 JP 8273947 A JP8273947 A JP 8273947A JP 27394796 A JP27394796 A JP 27394796A JP 2958683 B2 JP2958683 B2 JP 2958683B2
- Authority
- JP
- Japan
- Prior art keywords
- load
- switching
- voltage
- circuit
- switching units
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Inverter Devices (AREA)
Description
のパルス高電圧を印加するためのパルス式交流高電圧電
源に関し、プラズマ発生装置やコロナ放電処理装置やイ
オン発生器や除電装置やスパッタリング装置やレーザ発
生装置やオゾン発生器等の電源として広範に使用できる
ものである。
やプラズマ発生装置等では、放電電極に正負の交流高電
圧を印加する方法として、一般に高圧トランスを使用し
て昇圧していた。しかし、高電圧にするにはトランスの
二次巻線のターン数を多くする必要があり、二次側の浮
遊容量がターン数に比例して増えるため、図31の
(A)のようにトランスの一次側にパルス信号を入力し
た場合、二次巻線の浮遊容量のため同図の(B)に示す
ように出力電圧の立ち上がり・立ち下がり波形が入力信
号波形と同じにならず、減衰して遅れてしまう欠点があ
った。
容量Cが大きい場合、負荷の両端間の電圧波形は、静電
容量Cに影響されて同図の(C)に示すように、(B)
の波形よりも立ち上がり・立ち下がりが更に悪くなって
しまうことと、立ち上がり・立ち下がり時に発生する充
放電電流も同図(D)のように小さくなってしまうこと
と、トランスの二次巻線のインダクタンスLと静電容量
Cとの結合により、ある周波数で共振現象を生ずる欠点
があった。
スパークギャップを設けた回転板とを用い、回転板に直
流高電圧を印加してスパークギャップ間で強制的にスパ
ークさせることで、高電圧パルス信号を得る方法があ
る。しかし、この方法では、高速化できないことと、機
械的寿命が短いなどの欠点がある。
には、放電電極等に印加する正負のパルス高電圧の立ち
上がり・立ち下がり特性を良くすること、第2には、動
作の高速化を図ること、第3には、正負のパルス高電圧
を発生させても内部回路の耐圧を充分に確保できるよう
にすること、第4には、正負のパルス高電圧の発生周期
態様を容易に調整できるようにすること、第5には、正
極性又は負極性の一方の極性の電圧を調整しても他方の
極性が影響されないようにすることにある。
を達成する第1の発明のパルス式交流高電圧電源は、正
の直流高電圧を発生する正電圧発生部と、負の直流高電
圧を発生する負電圧発生部と、それぞれ複数の半導体ス
イッチング素子を直列結合して組にした第1、第2、第
3及び第4の4組のスイッチング部と、これら各組のス
イッチング部の半導体スイッチング素子を組毎にパルス
信号でオン・オフさせるドライブ回路とを有する。そし
て、正電圧発生部とアースとの間に、第1組のスイッチ
ング部と第2組のスイッチング部と第3組のスイッチン
グ部とを直列接続し、第1組のスイッチング部と第2組
のスイッチング部との接続点を負荷に接続して、第1組
のスイッチング部がオンになったとき正電圧発生部の正
電圧が負荷に印加され、また負電圧発生部と負荷との間
に第4のスイッチング部を接続して、該第4組のスイッ
チング部がオンになったとき負電圧発生部の負電圧が負
荷に印加される接続関係とする。ドライブ回路は、半導
体スイッチング素子を各トロイダルコイルの巻線に流れ
るパルス信号によりオンするものであって、そのトロイ
ダルコイルを4組のスイッチング部にそれぞれ対応して
4組有し、第1組のスイッチング部の半導体スイッチン
グ素子を同時にオンにして負荷に正電圧が印加された
後、負荷にチャージされた正の電荷が、第2組、第3組
のスイッチング部の半導体スイッチング素子又はこれら
に並列接続されたダイオードを介してアースに至る回路
によってディスチャージされ、次に、第4組のスイッチ
ング部の半導体スイッチング素子をオンにして負荷に負
電圧が印加された後、負荷にチャージされた負の電荷
が、アースから第3組、第2組のスイッチング部の半導
体スイッチング素子又はこれらに並列接続されたダイオ
ードを介して負荷に至る回路によってディスチャージさ
れるように、4組のトロイダルコイルをそれぞれ貫通す
る制御線に所定の順序で周期的にパルス電流を流す。
第2の発明のパルス式交流高電圧電源は、正の直流高電
圧を発生する正電圧発生部と、負の直流高電圧を発生す
る負電圧発生部と、それぞれ複数の半導体スイッチング
素子を直列結合して組にした第1、第2、第3及び第4
の4組のスイッチング部と、これら各組のスイッチング
部の半導体スイッチング素子を組毎にパルス信号でオン
・オフさせるドライブ回路とを有する。そして、正電圧
発生部とアースとの間に、第1組のスイッチング部と第
2組のスイッチング部と第3組のスイッチング部とを直
列接続し、第1組のスイッチング部と第2組のスイッチ
ング部との接続点を負荷に接続して、第1組のスイッチ
ング部がオンになったとき正電圧発生部の正電圧が負荷
に印加され、また第2組のスイッチング部と第3組のス
イッチング部との接続点と負電圧発生部と負荷との間に
第4のスイッチング部を接続して、第2組及び第4組の
スイッチング部がオンになったとき負電圧発生部の負電
圧が負荷に印加される接続関係とする。ドライブ回路
は、半導体スイッチング素子を各トロイダルコイルの巻
線に流れるパルス信号によりオンするものであって、そ
のトロイダルコイルを4組のスイッチング部にそれぞれ
対応して4組有し、第1組のスイッチング部の半導体ス
イッチング素子を同時にオンにして負荷に正電圧が印加
された後、負荷にチャージされた正の電荷が、第2組、
第3組のスイッチング部の半導体スイッチング素子又は
これらに並列接続されたダイオードを介してアースに至
る回路によってディスチャージされ、次に、第2組及び
第4組のスイッチング部の半導体スイッチング素子をオ
ンにして負荷に負電圧が印加された後、負荷にチャージ
された負の電荷が、アースから第3組、第2組のスイッ
チング部の半導体スイッチング素子又はこれらに並列接
続されたダイオードを介して負荷に至る回路によってデ
ィスチャージされるように、4組のトロイダルコイルを
それぞれ貫通する制御線に所定の順序で周期的にパルス
電流を流す。
は、パルス信号を発生する周波数調整可能な発振回路
と、そのパルス信号を入力して4組のトロイダルコイル
の制御線に所定の順序で周期的にパルス電流を流す順序
回路とを有している。また、ドライブ回路は、パルス信
号を発生する周波数調整可能な第1及び第2の発振回路
と、第1の発振回路からのパルス信号のみを順序回路に
出力できる第1の状態と、第1及び第2の両発振回路か
らのパルス信号を論理積して変調させたパルス信号を順
序回路に出力できる第2の状態とに、切り替えることが
できる変調回路とを有している。このような変調回路を
備えると、4組のスイッチング部をオン・オフするパル
ス信号に、そのよりも時間幅が長いパルスで変調させて
間欠的動作とすることができる。
部をトランスを介することなく負荷に接続する。
に基づいて詳述する。
高圧スイッチング回路の等価回路を示す。この等価回路
において、正極性の直流電源+Eは、正極性の電圧を発
生する正電圧発生部、負極性の直流電源−Eは、負極性
の電圧を発生する負電圧発生部、4個のスイッチSW1
・SW2・SW3・SW4は、それぞれ複数の半導体ス
イッチング素子(具体的にはFETやIGBT等)を直
列結合して組にした第1、第2、第3及び第4の4組の
スイッチング部を示し、そのそれぞれにダイオードD1
・D2・D3・D4が並列接続されている。負荷Rは、
正負の高電圧を印加する放電電極等を表し、その一端は
アースされている。第1のスイッチSW1と第2のスイ
ッチSW2と第3のスイッチSW3とは、正極性の直流
電源+Eとアースとの間に直列接続されている。また、
第4のスイッチSW4は、負極性の直流電源−Eと負荷
Rとの間に接続され、更に第1のスイッチングSW1と
第2のスイッチSW2との接続点も負荷Rに接続されて
いる。
スイッチSW1・SW2・SW3・SW4(4個のスイ
ッチング素子)のオン・オフ動作の切り替え状態、図6
にそのオン・オフ関係、図7にタイミングチャートを示
す。これらの図を参照して第1の実施形態の動作例を説
明する。
SW4を図1に示すように全てオフにした状態(図6に
おいて)から、図2及び図7に示すように第1のスイ
ッチSW1をオンにすると(図6において)、正極性
の直流電源+Eから、オンとなった第1のスイッチSW
1及び負荷Rを通りアースへ向かう(I1の方向)電流
が流れるので、正極性の電源電圧+Eに比例した立ち
上がりの良い正のパルス電圧が、トランスで昇圧するこ
となく負荷Rに加わり、負荷Rが正極性に充電される。
ように第1のスイッチSW1をオフにし、その直後に第
2のスイッチSW2を瞬間的にオンにすると(図6にお
いて)、負荷R側にチャージした正の電荷分が、オン
となった第2のスイッチSW2及びオフになっている第
3のスイッチSW3に並列接続の第3のダイオードD3
を介してアースへ至る流れによって(I2の方向)ディ
スチャージされるので、負荷Rに対して立ち下がりの良
い正のパルス電圧となる。
うに第2のスイッチSW2をオフにし、その直後に第4
のスイッチSW4をオンにすると(図6において)、
今度は、負荷Rからオンとなった第4のスイッチSW4
を通じて負極性の直流電源−Eへ向かう(I3の方向)
電流が流れるので、負極性の電源電圧−Eに比例した立
ち下がりの良い負のパルス電圧が、トランスで昇圧する
ことなく負荷Rに加わり、負荷Rが負極性に充電され
る。
ように第4のスイッチSW4をオフにし、その直後に第
3のスイッチSW3を瞬間的にオンにすると(図6にお
いて)、負荷R側にチャージした負の電荷分が、アー
スからオンとなった第3のスイッチSW3及びオフにな
っている第2のスイッチSW2に並列接続の第2のダイ
オードD2を介し、更に負荷Rから再びアースへ至る流
れにより(I4の方向)ディスチャージされるので、こ
のときも負荷Rに対して立ち上がりの良い負のパルス電
圧となる。
7の最下段に示すように、負荷Rに立ち上がり・立ち下
がり特性の良好な正負のパルス電圧が周期的に印加され
る。この回路の利点は、負荷Rのインピーダンスが非常
に高くとも、負荷Rに充電された正の電荷分を第2のス
イッチSW2と第3のダイオードD3、また負の電荷分
を第3のスイッチSW3と第2のダイオードD2により
確実にディスチャージできることと、正負の電圧を印加
するときにも、第1のスイッチSW1又は第4のスイッ
チSW4により高速に負荷Rに充電できるため、立ち上
がり・立ち下がりが非常に速い正負のパルス電圧を得る
ことができる。
同様であるが、4個のスイッチSW1・SW2・SW3
・SW4のオン・オフの動作タイミングを、上記の動作
例とは変えた別の動作例について説明する。図8から図
12に4個のスイッチSW1・SW2・SW3・SW4
のオン・オフ動作の切り替え状態、図13にそのオン・
オフ関係、図14にタイミングチャートを示す。
W1をオフ、第2及び第3のスイッチSW2・SW3を
共にオン、第4のスイッチSW4をオフした状態では
(図13における)、負荷Rの両端がアースに接続さ
れるため、負荷Rに正負いずれの電圧も印加されない。
この状態から図9及び図14に示すように、第2のスイ
ッチSW2をオフにした直後に第1のスイッチSW1を
オンにすると(図13において)、正極性の直流電源
+Eから、オンとなった第1のスイッチSW1及び負荷
Rを通りアースへ向かう(I1の方向)電流 が流れる
ので、正極性の電源電圧+Eに比例した立ち上がりの良
い正のパルス電圧が負荷Rに加わり、負荷Rが正極性に
充電される。
第1のスイッチSW1をオフにした直後に第2のスイッ
チSW2をオンにすると(図13において)、負荷R
側にチャージした正の電荷分が、オンとなった第2のス
イッチSW2及び引き続きオンになっている第3のスイ
ッチSW3を介してアースへ至る流れによって(I2の
方向)ディスチャージされるので、負荷Rに対して立ち
下がりの良い正のパルス電圧となる。
3のスイッチSW2をオフにした直後に第4のスイッチ
SW4をオンにすると(図13において)、今度は、
負荷Rからオンとなった第4のスイッチSW4を通じて
負極性の直流電源−Eへ向かう(I3の方向)電流が流
れるので、負極性の電源電圧−Eに比例した立ち下がり
の良い負のパルス電圧が負荷Rに加わり、負荷Rが負極
性に充電される。
第4のスイッチSW4をオフにした直後に第3のスイッ
チSW3をオンにすると(図13において)、負荷R
側にチャージした負の電荷分が、アースからオンとなっ
た第3のスイッチSW3及び引き続きオンになっている
第2のスイッチSW2を介し、更に負荷Rから再びアー
スへ至る流れにより(I4の方向)ディスチャージされ
るので、このときも負荷Rに対して立ち上がりの良い負
のパルス電圧となる。
ッチング回路の等価回路を示す。この場合には、第1の
スイッチSW1と第2のスイッチSW2と第3のスイッ
チSW3とは、上述した例と同様に正極性の直流電源+
Eとアースとの間に直列接続されているが、第1のスイ
ッチSW1と第2のスイッチSW2との接続点に負荷R
が接続され、また第2のスイッチSW2と第3のスイッ
チSW3との接続点と負極性の直流電源−Eとの間に、
第4のスイッチSW4が接続されている。
する。図15から図19にこの場合の4個のスイッチS
W1・SW2・SW3・SW4のオン・オフ動作の切り
替え状態を示す。但し、そのオン・オフ関係は図13と
同様であり、またタイミングチャートは図14と同様で
ある。
SW1をオフ、第2及び第3のスイッチSW2・SW3
を共にオン、第4のスイッチSW4をオフした状態では
(図13における)、負荷Rの両端がアースに接続さ
れるため、負荷Rに正負いずれの電圧も印加されない。
この状態から図16及び図14に示すように、第2のス
イッチSW2をオフにした直後に第1のスイッチSW1
をオンにすると(図13において)、正極性の直流電
源+Eから、オンとなった第1のスイッチSW1及び負
荷Rを通りアースへ向かう(I1の方向)電流 が流れ
るので、正極性の電源電圧+Eに比例した立ち上がりの
良い正のパルス電圧が負荷Rに加わり、負荷Rが正極性
に充電される。
第1のスイッチSW1をオフにした直後に第2のスイッ
チSW2をオンにすると(図13において)、負荷R
側にチャージした正の電荷分が、オンとなった第2のス
イッチSW2及び引き続きオンになっている第3のスイ
ッチSW3を介してアースへ至る流れによって(I2の
方向)ディスチャージされるので、負荷Rに対して立ち
下がりの良い正のパルス電圧となる。
3のスイッチSW2をオフにした直後に第4のスイッチ
SW4をオンにすると(図13において)、今度は、
負荷Rから、引き続きオンになっている第2のスイッチ
SW2及びオンとなった第4のスイッチSW4を通じて
負極性の直流電源−Eへ向かう(I3の方向)電流が流
れるので、負極性の電源電圧−Eに比例した立ち下がり
の良い負のパルス電圧が負荷Rに加わり、負荷Rが負極
性に充電される。
第4のスイッチSW4をオフにした直後に第3のスイッ
チSW3をオンにすると(図13において)、負荷R
側にチャージした負の電荷分が、アースからオンとなっ
た第3のスイッチSW3及び引き続きオンになっている
第2のスイッチSW2を介し、更に負荷Rから再びアー
スへ至る流れにより(I4の方向)ディスチャージされ
るので、このときも負荷Rに対して立ち上がりの良い負
のパルス電圧となる。
と同様であるが、4個のスイッチSW1・SW2・SW
3・SW4のオン・オフの動作タイミングを上記の動作
例とは変えた別の動作例について説明する。図20から
図24に4個のスイッチSW1・SW2・SW3・SW
4のオン・オフ動作の切り替え状態、図25にそのオン
・オフ関係、図26にタイミングチャートを示す。
SW4を図20に示すように全てオフにした状態(図2
5において)から、図21及び図26に示すように第
1のスイッチSW1をオンにすると(図25において
)、正極性の直流電源+Eから、オンとなった第1の
スイッチSW1及び負荷Rを通りアースへ向かう(I1
の方向)電流 が流れるので、正極性の電源電圧+Eに
比例した立ち上がりの良い正のパルス電圧が負荷Rに加
わり、負荷Rが正極性に充電される。
示すように第1のスイッチSW1をオフにし、その直後
に第2のスイッチSW2をオンにすると(図25におい
て)、負荷R側にチャージした正の電荷分が、オンと
なった第2のスイッチSW2及びオフになっている第3
のスイッチSW3に並列接続の第3のダイオードD3を
介してアースへ至る流れによって(I2の方向)ディス
チャージされるので、負荷Rに対して立ち下がりの良い
正のパルス電圧となる。
のスイッチSW2をオンにしたまま、第4のスイッチS
W4をオンにすると(図25において)、今度は、負
荷Rから、オンになっている第2のスイッチSW2及び
オンとなった第4のスイッチSW4を通じて負極性の直
流電源−Eへ向かう(I3の方向)電流が流れるので、
負極性の電源電圧−Eに比例した立ち下がりの良い負の
パルス電圧が負荷Rに加わり、負荷Rが負極性に充電さ
れる。
示すように、第2及び第4のスイッチSW2・SW4を
オフにしてから、第3のスイッチSW3を瞬間的にオン
にすると(図25において)、負荷R側にチャージし
た負の電荷分が、アースからオンとなった第3のスイッ
チSW3及びオフとなった第2のスイッチSW2に並列
接続の第2のダイオードD2を介し、更に負荷Rから再
びアースへ至る流れにより(I4の方向)ディスチャー
ジされるので、このときも負荷Rに対して立ち上がりの
良い負のパルス電圧となる。
た高圧スイッチング回路1と、その4組のスイッチング
部SW1・SW2・SW3・SW4の半導体スイッチン
グ素子を組毎にオン・オフする低圧側のドライブ回路の
一部、つまりスイッチング制御回路2との具体例を示
す。同図に示すように、各組のスイッチング部SW1・
SW2・SW2・SW4は、いずれもn個のFET(電
界効果トランジスタ)3−1〜3−nを直列接続して高
電圧に対する耐圧を高めたもので、各FETにダイオー
ドD−1〜D−nを並列接続している。なお、同図の高
圧スイッチング回路1は図1の等価回路に対応してい
る。
チング部SW1・SW2・SW3・SW4のそれぞれに
対応して、それぞれn個のトロイダルコイルTC−1〜
TC−nよりなる4組のコイル列L1・L2・L3・L
4を有する。各組のn個のトロイダルコイルTC−1〜
TC−nのリング状コアには、組毎に制御線(高耐圧
線)CL1・CL2・CL3・CL4を貫通させてあ
る。この場合、制御線CL1・CL2・CL3・CL4
は、高圧側(高圧スイッチング回路1)と低圧側(スイ
ッチング制御回路2)とを絶縁するためにコアに接触し
ないようにしてある。各制御線CL1・CL2・CL3
・CL4には、制御用トランジスタ(FET)T1・T
2・T3・T4がそれぞれ接続されている。
nの巻線には増幅回路G−1〜G−nがそれぞれ接続さ
れ、これら増幅回路の出力端は、対応する組のスイッチ
ング部SW1・SW2・SW3・SW4中の対応する1
個のFET3−1〜3−nのゲートにそれぞれ接続され
ている。
ランジスタT1をパルス信号でオンにして、第1組の制
御線CL1にパルス電流を流すと、第1組のn個のトロ
イダルコイルTC−1〜TC−nの巻線に同時にパルス
電流が流れるので、第1組のスイッチング部SW1のn
個のFET3−1〜3−nが同時にオンとなる。他の組
についても同様で、このようなスイッチング制御法を採
ることにより、n個のFET自体及びそれをそれぞれ直
列接続した4組のスイッチング部SW1・SW2・SW
3・SW4のスイッチングを高速で行える。
SW2・SW3・SW4に全て半導体スイッチング素子
であるFETを使用し、n個のFETを直列接続して高
電圧に対する耐圧を高め、またスイッチング制御回路2
により高速でスイッチング動作させ、しかも4組のスイ
ッチング部を、正負いずれの電圧のときも上述の等価回
路で示したように動作させることにより、入力信号に比
例した立ち上がり・立ち下がりが急峻な波形の正負の高
電圧が交互に得られ、それをトランスで昇圧することな
くそのまま負荷Rに印加できる。従って、負荷Rの静電
容量が大きくとも、図32に示すように正負の高電圧の
立ち上がり・立ち下がり時に発生する充放電電流を非常
に大きくとれることになる。
図27に示すようにトランスを介することなく抵抗又は
インダクタンス4を介して接続すれば、抵抗又はインダ
クタンスにより充放電時の時定数を調整し、負荷Rに応
じた必要電流を選ぶことができる。
うにトランス5を用い、このトランス5をスイッチング
回路1に対する直接の負荷Rとしてコンデンサ6により
容量結合した場合には、スイッチング回路1に加える正
の入力電圧と負の入力電圧とを各々可変すると、図34
に示すようにトランス5に正負が平均化された信号が入
力するため、正又は負の出力波形が、正又は負の片方の
入力電圧を調整しても他方の極性の出力波形に影響を与
えてしまう。このため、放電による正負のイオンを等量
発生させるイオンバランスを図ろうとしても、その調整
が非常に難しい。
用することなく、スイッチング回路1に加わる正の入力
電圧(高電圧)と負の入力電圧(高電圧)とをそのまま
放電電極等の負荷Rに直接印加するため、正又は負の片
方の入力電圧を調整しても他方の極性の出力波形に影響
を与えることはなく、イオンバランスの調整がし易い。
また、正又は負の片方のみのパルス高電圧を出力するこ
とも容易に行える。
圧電源の全体構成を示す。同図において、商用交流電源
からのAC200V又はAC100Vは、シーケンス回
路7を介して正電圧発生部8及び負電圧発生部9に供給
され、正電圧発生部8からは、正電圧調整器10で調整
した正の直流高電圧が、また負電圧発生部9からは、負
電圧調整器11で調整した負の直流高電圧が各々発生さ
れて上述した構成の高圧スイッチング回路1に同時に加
えられる。シーケンス回路7を通った交流電圧は、一定
の直流低電圧(例えば24V)を発生するロジック回路
用定電圧電源12にも加えられる。
生源として、周波数が異なる第1の発振回路13及び第
2の発振回路14が備えられている。第1の発振回路1
3の周波数は第2の発振回路14の周波数よりも高く、
第1の発振回路13は、第1の周波数調整器15により
基準周波数を基準に数KHz〜数10KHzの範囲で可
変でき、また第2の発振回路14は、第2の周波数調整
器16により基準周波数を基準に数100Hz〜数KH
zの範囲で可変できる。
パルス信号は変調回路17を介して順序回路18に加え
られ、この順序回路18において図7又は図14若しく
は図26に示したような順序の4個のパルスに生成され
てから、スイッチング回路2の4組のコイル列L1・L
2・L3・L4のトランジスタT1・T2・T3・T4
に入力される。
1・第2・第3のアンド回路20・21・22とインバ
ータ回路23とオア回路24とで構成されている。順序
回路18は、第1・第2・第3・第4のワンショット回
路25・26・27・28と、第1のワンショット回路
25の出力を遅延して第2のワンショット回路26に入
力する第1の遅延回路29と、第2のワンショット回路
26の出力を遅延して第3のワンショット回路27に入
力する第2の遅延回路30と、第3のワンショット回路
27の出力を遅延して第4のワンショット回路28に入
力する第3の遅延回路31とで構成されている。
び図30のタイミングチャートを参照して説明する。変
調用スイッチ19をオンにすると、インバータ回路23
の出力はH(ハイレベル)となり、第1のアンド回路2
0の一方に入力する。このアンド回路20の他方の入力
は、第1の発振回路13からのパルス(図30の最上
段)であるので、このパルスが、図29の最上段に示す
ようにオア回路24を通って順序回路18の第1のワン
ショット回路18に入力され、その立ち上がりで第1の
ワンショット回路18が起動して所定幅のパルスを出力
する。そして、第2、第3、第4のワンショット回路2
6・27・28が順次少しずつ遅れて動作してそれぞれ
所定幅のパルスを出力する。これら4つのワンショット
回路25・26・27・28の出力パルスは、図27に
示した4組のコイル列L1・L2・L3・L4のトラン
ジスタT1・T2・T3・T4にそれぞれ入力されるの
で、高圧スイッチング回路1が上述したように動作す
る。
と、第2のアンド回路21の一方はHとなり、このアン
ド回路21の他方の入力は第2の発振回路14からのパ
ルスであるので、このパルスが、図30の第2段に示す
ようにそのままアンド回路21から出力され、第1の発
振回路13からのパルス(図30の最上段)と共に第3
のアンド回路22に入力し、このアンド回路22から、
図30の第3段に示すような変調パルスとなって間欠的
(第2の発振回路14の発振周期)に出力される。この
変調パルスは、上記と同様にオア回路24を通って第1
のワンショット回路18に入力されるので、高圧スイッ
チング回路1は、図30の最下段に示すようなタイミン
グで間欠的に動作する。
・28の各々の間に遅延回路29・30・31を設けた
のは、ワンショット動作が終わってから次のパルス出力
動作をさせるために少し遅れがないと、4組のスイッチ
ング部SW1・SW2・SW3・SW4をスイッチング
するとき、同時にオンになる恐れがあるので、それを回
避するためである。
をそれぞれ別々に電圧調整できるようにしたのは、高圧
スイッチング回路1からの出力が0Vを基準として正負
非対称となるように制御することにより、イオンバラン
スが図れるようにするためである。
ような効果がある。請求項1、請求項2及び請求項3に
係る発明によれば、正負それぞれにつき、負荷の残留電
荷分を積極的にディスチャージできるため、パルス高電
圧の立ち上がり・立ち下がり特性を良好にできるととも
に、動作の高速化が図れるので、例えば除電装置の電源
として使用した場合には、イオン発生量の増加により除
電効率を向上させることができる。また、4組のスイッ
チング部は、それぞれ複数の半導体スイッチング素子を
直列結合して高電圧に対する耐圧を高めるとともに、各
組の半導体スイッチング素子を、各トロイダルコイルの
巻線に流れるパルス信号によりオンとし、しかも各組の
トロイダルコイルを制御線により組毎に同時に制御する
ので、複数の半導体スイッチング素子を直列結合して
も、そのオン・オフ動作を容易に且つ高速に行える。更
に、制御線をトロイダルコイルに貫通させることによ
り、高圧側と低圧側とを絶縁できるので、内部回路の安
全性も充分に確保できる。
ッチング部をオン・オフするパルス信号に、そのよりも
時間幅が長いパルスで変調させて間欠的動作をさせるこ
とができるので、正負のパルス高電圧の発生周期態様を
容易に調整できる。
グ部をトランスを介することなく負荷に接続したので、
正極性又は負極性の一方の極性の電圧を調整しても他方
の極性が影響されることがない。
実施形態の等価回路図である。
示す回路図である。
示す回路図である。
態を示す回路図である。
示す回路図である。
オフ切り替えの関係図である。
す回路図である。
示す回路図である。
を示す回路図である。
る状態を示す回路図である。
態を示す回路図である。
ン・オフ切り替えの関係図である。
価回路図である。
を示す回路図である。
態を示す回路図である。
る状態を示す回路図である。
態を示す回路図である。
を示す回路図である。
を示す回路図である。
態を示す回路図である。
る状態を示す回路図である。
態を示す回路図である。
オン・オフ切り替えの関係図である。
その4組のスイッチング部の半導体スイッチング素子を
組毎にオン・オフするスイッチング制御回路との具体例
を示す回路図である。
構成を示すブロック図である。
トである。
る。
における信号の変形過程を示すタイミングチャートであ
る。
波形のタイミングチャートである。
スをスイッチング回路に対する直接の負荷としてコンデ
ンサにより容量結合した参考例を示す回路図である。
変えたとき、他方の極性の出力信号波形が変形すること
を示すタイミングチャートである。
グ部 D1・D2・D3・D4 ダイオード R 負荷 +E 正極性の直流電源(正電圧発生部) −E 負極性の直流電源(負電圧発生部) 1 高圧スイッチング回路 2 スイッチング制御回路 3−1〜3−n FET D−1〜D−n ダイオード L1・L2・L3・L4 コイル列 TC−1〜TC−n トロイダルコイル CL1・CL2・CL3・CL4 制御線 8 正電圧発生部 9 負電圧発生部 13 第1の発振回路 14 第2の発振回路 17 変調回路 18 順序回路
Claims (5)
- 【請求項1】正の直流高電圧を発生する正電圧発生部
と、負の直流高電圧を発生する負電圧発生部と、それぞ
れ複数の半導体スイッチング素子を直列結合して組にし
た第1、第2、第3及び第4の4組のスイッチング部
と、これら各組のスイッチング部の半導体スイッチング
素子を組毎にパルス信号でオン・オフさせるドライブ回
路とを有し、前記正電圧発生部とアースとの間に、第1
組のスイッチング部と第2組のスイッチング部と第3組
のスイッチング部とを直列接続し、第1組のスイッチン
グ部と第2組のスイッチング部との接続点を負荷に接続
して、第1組のスイッチング部がオンになったとき前記
正電圧発生部の正電圧が負荷に印加され、また前記負電
圧発生部と負荷との間に第4のスイッチング部を接続し
て、該第4組のスイッチング部がオンになったとき負電
圧発生部の負電圧が負荷に印加されるようにし、前記ド
ライブ回路は、前記半導体スイッチング素子を各トロイ
ダルコイルの巻線に流れるパルス信号によりオンするも
のであって、そのトロイダルコイルを4組のスイッチン
グ部にそれぞれ対応して4組有し、前記第1組のスイッ
チング部の半導体スイッチング素子を同時にオンにして
負荷に正電圧が印加された後、負荷にチャージされた正
の電荷が、第2組、第3組のスイッチング部の半導体ス
イッチング素子又はこれらに並列接続されたダイオード
を介してアースに至る回路によってディスチャージさ
れ、次に、前記第4組のスイッチング部の半導体スイッ
チング素子をオンにして負荷に負電圧が印加された後、
負荷にチャージされた負の電荷が、アースから第3組、
第2組のスイッチング部の半導体スイッチング素子又は
これらに並列接続されたダイオードを介して負荷に至る
回路によってディスチャージされるように、4組のトロ
イダルコイルをそれぞれ貫通する制御線に所定の順序で
周期的にパルス電流を流すことを特徴とするパルス式交
流高電圧電源。 - 【請求項2】正の直流高電圧を発生する正電圧発生部
と、負の直流高電圧を発生する負電圧発生部と、それぞ
れ複数の半導体スイッチング素子を直列結合して組にし
た第1、第2、第3及び第4の4組のスイッチング部
と、これら各組のスイッチング部の半導体スイッチング
素子を組毎にパルス信号でオン・オフさせるドライブ回
路とを有し、前記正電圧発生部とアースとの間に、第1
組のスイッチング部と第2組のスイッチング部と第3組
のスイッチング部とを直列接続し、第1組のスイッチン
グ部と第2組のスイッチング部との接続点を負荷に接続
して、第1組のスイッチング部がオンになったとき前記
正電圧発生部の正電圧が負荷に印加され、また前記第2
組のスイッチング部と第3組のスイッチング部との接続
点と前記負電圧発生部と負荷との間に第4のスイッチン
グ部を接続して、第2組及び第4組のスイッチング部が
オンになったとき負電圧発生部の負電圧が負荷に印加さ
れるようにし、前記ドライブ回路は、前記半導体スイッ
チング素子を各トロイダルコイルの巻線に流れるパルス
信号によりオンするものであって、そのトロイダルコイ
ルを4組のスイッチング部にそれぞれ対応して4組有
し、前記第1組のスイッチング部の半導体スイッチング
素子を同時にオンにして負荷に正電圧が印加された後、
負荷にチャージされた正の電荷が、第2組、第3組のス
イッチング部の半導体スイッチング素子又はこれらに並
列接続されたダイオードを介してアースに至る回路によ
ってディスチャージされ、次に、前記第2組及び第4組
のスイッチング部の半導体スイッチング素子をオンにし
て負荷に負電圧が印加された後、負荷にチャージされた
負の電荷が、アースから第3組、第2組のスイッチング
部の半導体スイッチング素子又はこれらに並列接続され
たダイオードを介して負荷に至る回路によってディスチ
ャージされるように、4組のトロイダルコイルをそれぞ
れ貫通する制御線に所定の順序で周期的にパルス電流を
流すことを特徴とするパルス式交流高電圧電源。 - 【請求項3】ドライブ回路が、パルス信号を発生する周
波数調整可能な発振回路と、そのパルス信号を入力して
4組のトロイダルコイルの制御線に所定の順序で周期的
にパルス電流を流す順序回路とを有している請求項1又
は2に記載のパルス式交流高電圧電源。 - 【請求項4】ドライブ回路が、パルス信号を発生する周
波数調整可能な第1及び第2の発振回路と、第1の発振
回路からのパルス信号のみを順序回路に出力できる第1
の状態と、第1及び第2の両発振回路からのパルス信号
を論理積して変調させたパルス信号を順序回路に出力で
きる第2の状態と、に切り替えることができる変調回路
とを有している請求項3に記載のパルス式交流高電圧電
源。 - 【請求項5】スイッチング部をトランスを介することな
く負荷に接続したことを特徴とする請求項1、2、3又
は4に記載のパルス式交流高電圧電源。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8273947A JP2958683B2 (ja) | 1996-09-26 | 1996-09-26 | パルス式交流高電圧電源 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP8273947A JP2958683B2 (ja) | 1996-09-26 | 1996-09-26 | パルス式交流高電圧電源 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH10108480A JPH10108480A (ja) | 1998-04-24 |
JP2958683B2 true JP2958683B2 (ja) | 1999-10-06 |
Family
ID=17534793
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP8273947A Expired - Fee Related JP2958683B2 (ja) | 1996-09-26 | 1996-09-26 | パルス式交流高電圧電源 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2958683B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005304197A (ja) * | 2004-04-13 | 2005-10-27 | Idx Corp | 陽極酸化用電源装置 |
JP5504541B2 (ja) | 2012-09-10 | 2014-05-28 | Smc株式会社 | イオナイザ |
-
1996
- 1996-09-26 JP JP8273947A patent/JP2958683B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH10108480A (ja) | 1998-04-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9709017B2 (en) | Ignition device of spark-ignition internal combustion engine | |
KR950035521A (ko) | 전자발광 램프용 인버터 | |
JP2000058290A (ja) | 除電装置 | |
US20070247088A1 (en) | Discharge Lamp Ballast Apparatus | |
US8276564B2 (en) | Multiplexing drive circuit for an AC ignition system | |
JP2958683B2 (ja) | パルス式交流高電圧電源 | |
JP3028292B2 (ja) | 正負パルス式高電圧電源 | |
US20110187288A1 (en) | Discharge lamp lighting device | |
JP2001170522A (ja) | 静電応用機器用パルス重畳型高電圧発生装置 | |
JP3445721B2 (ja) | 正負パルス式高電圧電源 | |
KR100489557B1 (ko) | 대전물체의 제전방법 및 그의 제전장치 | |
EP1880377B1 (en) | Sustain device for plasma panel | |
KR102128054B1 (ko) | 전류 펄스를 제어하는 모듈레이터 및 그 방법 | |
JPH11146659A (ja) | 正負パルス式スイッチング電源装置 | |
GB2104273A (en) | Driving circuit of a piezo-electric buzzer | |
US20220228547A1 (en) | Method for creating a spark across a spark gap | |
RU2125340C1 (ru) | Генератор высоковольтных импульсов | |
JPH0879024A (ja) | パルス変調器 | |
JPH0746858A (ja) | スイッチング電源装置 | |
CN117895924A (zh) | 一种用于静电消除器的高压脉冲发生装置 | |
JP2604296Y2 (ja) | 放電灯用点灯回路 | |
JPH11251035A (ja) | 高電圧発生装置 | |
SU930605A1 (ru) | Устройство дл закорачивани конденсатора высоковольтного генератора импульсов тока | |
JPH0733247Y2 (ja) | 画像形成装置 | |
JPH11261383A (ja) | 高周波交流パルス発生電源装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080730 Year of fee payment: 9 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090730 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100730 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110730 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120730 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130730 Year of fee payment: 14 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |