JPH09172141A - 電力用半導体モジュールの製造方法 - Google Patents

電力用半導体モジュールの製造方法

Info

Publication number
JPH09172141A
JPH09172141A JP8298983A JP29898396A JPH09172141A JP H09172141 A JPH09172141 A JP H09172141A JP 8298983 A JP8298983 A JP 8298983A JP 29898396 A JP29898396 A JP 29898396A JP H09172141 A JPH09172141 A JP H09172141A
Authority
JP
Japan
Prior art keywords
alignment
layers
alignment means
auxiliary
support
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8298983A
Other languages
English (en)
Inventor
Reinhold Dr Bayerer
バイエラー ラインホルト
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
ABB Asea Brown Boveri Ltd
ABB AB
Original Assignee
ABB Asea Brown Boveri Ltd
Asea Brown Boveri AB
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ABB Asea Brown Boveri Ltd, Asea Brown Boveri AB filed Critical ABB Asea Brown Boveri Ltd
Publication of JPH09172141A publication Critical patent/JPH09172141A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/473—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing liquids
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/544—Marks applied to semiconductor devices or parts, e.g. registration marks, alignment structures, wafer maps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/072—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2223/00—Details relating to semiconductor or other solid state devices covered by the group H01L23/00
    • H01L2223/544—Marks applied to semiconductor devices or parts
    • H01L2223/54473—Marks applied to semiconductor devices or parts for use after dicing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Rectifiers (AREA)

Abstract

(57)【要約】 【課題】 個々の層がスリップせずに簡単な仕方で積層
体の完成を確保する電力用半導体モジュールの製造方法
を提供する。 【解決手段】 複数のサブモジュール(12)が共通の支持
体(11)に配置され、互いに上下に交互に積層された金属
層(13-15) 及び絶縁層(16,17) で作られた多層の積層体
により相互接続され、そして外部接続できるようにされ
た電力用半導体モジュール(10)を製造する場合に、上記
積層体を構成するために、個々の金属層(13-15) 及び絶
縁層(16,17) を互いに上下に積層し、補助的な整列手段
(18,19) により互いに且つ支持体(11)に対して整列し、
そして溶接、半田付け、又はボンディング等の技術によ
り整列状態に相互接続することにより、積層体の確実な
製造が確保される。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、電力用電子装置の
分野に係り、より詳細には、複数のサブモジュールが共
通の支持体に配置され、互いに上下に交互に積層された
金属層及び絶縁層で作られた多層の積層体により相互接
続され、そして外部接続できるようにした電力用半導体
モジュールの製造方法に係る。
【０００２】
【従来の技術】このような方法が、例えば、出版物ＥＰ
−Ａ１−０ ５９７ １４４に開示されている。
【０００３】この出版物の序文に記載されたモジュール
は、個々のサブモジュールから構成され、これらのサブ
モジュールは、平らな絶縁層と、導電性プレート又は金
属層と、ヒートシンク及び他の補足的素子とを本質的に
含む層シーケンスにより電気的及び熱的に相互接続され
そして外部接続される。これらの異なる層は、支持体上
で互いに交互に積層され、そして例えば、接着接合によ
り一緒に接合されて、固定の積層体を形成する。接着剤
は、拡散、スクリーン印刷又は同様の方法により、接着
接合されるべき層の接合面に塗布される。これらの層
は、次いで、接着剤がまだ液体状態の間に互いに積層さ
れる。その後、硬化が行われる。
【０００４】
【発明が解決しようとする課題】ここで問題となるの
は、接着剤がまだ液体状態である個々の層は、それらが
互いに積層されるときにスリップを生じ、その結果、半
導体素子の接触形成に汚染が生じると共に、外側の接触
部がもはや所望の位置にないことにもなる。
【０００５】それ故、本発明の目的は、個々の層がスリ
ップすることなく簡単な仕方で積層の完成が確保される
ような電力用半導体モジュールの製造方法を提供するこ
とである。
【０００６】
【課題を解決するための手段】この目的は、冒頭で述べ
た形式の方法において、積層体を形成するために、個々
の金属層及び絶縁層を互いに上下に積層し、補助的な整
列手段によって互いに且つ支持体に対して整列し、そし
て溶接、半田付け又はボンディング等の技術により整列
状態で相互接続することによって達成される。補助的な
整列手段の使用により、層自体を実質的に変更する必要
なく、接続中に層の確実で永久的な整列を行うことがで
きる。更に、補助的な整列手段を除去できるように構成
し、積層体が完成した後に除去して、それ以降のモジュ
ールの形成を妨げないようにすることができる。
【０００７】本発明の方法の第１の好ましい実施形態に
よれば、補助的な整列手段は、積層体の側縁に配置さ
れ、そして更に、金属層は、補助的な整列手段が配置さ
れる側縁において隣接絶縁層に対してセットバック（後
退）するように構成され、そして補助的な整列手段は、
縁面の補助的な整列手段においてセットバックされる金
属層を整列させることのできる付加的な手段を備えてい
る。補助的な整列手段を縁に配置することにより補助的
な整列手段による積層体の干渉が低く保たれる。金属層
のセットバック、及び付加的な手段によるそれらの整列
は、電力用半導体モジュールに必須である異なる電位が
かかった層間において、縁面に高い絶縁性（電圧強度＞
１０００Ｖ）を確保することができる。
【０００８】本発明による方法の更に別の好ましい実施
形態は、積層体の完成後に取り外すことのできる補助的
な整列手段を使用することを特徴とする。このように、
出来上がったモジュールには干渉を生じる付加的な整列
部分はない。
【０００９】取り外し可能な補助的な整列手段は、更に
別の実施形態により、この補助的な整列手段が、支持体
の対応穴に挿入できる整列ピンを含み、そして付加的な
手段が、整列ピンに配置できるスペーサワッシャを含
み、その厚みが関連金属層の厚みにほぼ等しい場合に
は、特に簡単に実現することができる。
【００１０】しかしながら、それとは別に、支持体に永
久的に接続される整列手段で、出来上がったモジュール
に永久的に一体化されたままとなるような整列手段を使
用することもでき、この場合には、特に、垂直側壁が支
持体に取り付けられ、そして整列手段は、側壁の内側に
取り付けられる垂直整列ウェブを備えている。
【００１１】更に別の実施形態は、従属請求項から明ら
かとなろう。以下、添付図面に関連した実施形態を用い
て本発明を詳細に説明する。
【００１２】
【発明の実施の形態】図１は、取り外し可能な補助的な
整列手段を有する２５００Ｖの電圧領域の電力用半導体
モジュールの実施形態を半分開放した状態で示す斜視図
である。電力用半導体モジュール１０は、共通のベース
プレート１１（Ｃｕで作られた）上に複数のサブモジュ
ール１２を備え、これらのサブモジュールは、互いに隣
接して配置され、そして複数の金属層１３、１４及び１
５と、それらの間に存在する絶縁層１６及び１７とで構
成された積層体により、互いに且つ外部に接続すること
ができる。外部接続は、上方に曲げられて金属層１４、
１４及び１５に一体的に形成された対応する多数のタブ
を介して行われる。サブモジュール１２は、それらの部
品として、個々の半導体素子、例えば、相互接続されて
積層体に接続されるチップの形態のＩＧＢＴ又はダイオ
ードを含んでいる。
【００１３】ベースプレート１１には、積層体の横縁に
穴（図１には示さず）が配置され、これらの穴には２つ
の整列ピン１８、１９が挿入又は圧ばめされる。これら
整列ピンは、積層体の形成に使用される接着剤が付着し
ないプラスチック材料（例えば、テフロン、デルリン、
等）で作られる。それ故、整列ピンは、接合部が硬化し
た後にベースプレート１１の穴から容易に引き抜くこと
ができ、その結果、モジュールのそれ以降の完成に干渉
することがない。
【００１４】絶縁層１６及び１７の側縁は、整列ピン１
８、１９の領域に直接配置される。これら絶縁層は、直
径が一致する穴又はＵ字型欠切部をもつ点に設けられ、
その結果、これら絶縁層は、その縁が整列ピン１８、１
９上でスリップし、整列ピン１８、１９によって位置保
持される。金属層１３、１４及び１５は、高電圧（＞１
０００Ｖ）からの絶縁を確保するために、全ての点にお
いて絶縁層１６、１７の縁から約１ｍｍだけセットバッ
ク（後退）されねばならないので、これら金属層は、
（比較的細い）整列ピン１８、１９によって直接ガイド
することができない。それ故、金属層１３、１４、１５
を整列するために、その縁には、整列ピン１８、１９の
領域において直径が２ｍｍの穴又はＵ字型欠切部が設け
られる。金属層は、次いで、整列ピン１８、１９上で押
されるスペーサワッシャ２０の形態の付加的な手段によ
り整列される。これらスペーサワッシャは、整列ピン１
８、１９と同じ材料で作られるのが好ましい。これらス
ペーサワッシャは、金属層とほぼ同じ厚みを有し、そし
て金属層の穴又はＵ字型欠切部と直径が一致される。こ
のように、複数の絶縁層１６、１７及び金属層１３、１
４、１５を互いに交互に整列して積層することができ
る。
【００１５】接着接合部が硬化した後に、整列ピン１
８、１９がベースプレート１１から引き抜かれる。その
結果、スペースワッシャ２０も自由になり、取り除くこ
とができる。整列ピン１８、１９及びスペースワッシャ
２０を除去することにより、整列領域は、モジュールを
シールするために空いた状態となる。これは、縁領域の
絶縁を確保する。
【００１６】図２は、永久的に一体化された補助的な整
列手段を有するモジュールの形態の更に別の実施形態を
示す。４５００Ｖの電圧に設計された電力用半導体モジ
ュール２１の内部は、モジュールの下半分、即ち一体的
に形成された固定ストリップ３２をもつ下部２２が、層
を互いに取り付けるためのキャリアとして同時に働くよ
うに構成される。下部２２は、その横側面において、垂
直側壁３４、３５を有し、その内側に垂直整列ウェブ２
７、２８が一体的に形成される。この整列ウェブ２７、
２８は、組み込まれた（底部に）冷却素子２３（その冷
却素子接続部２４と共に）及び絶縁層（図２には示さ
ず）の対応するくぼみに合致する。冷却素子２３、絶縁
層、及び補助的な接続部の配線のための上部のプリント
回路板（図示せず）は、整列ウェブ２７、２８により直
接整列される。
【００１７】金属層（サブモジュールのためのくぼみ３
３をもつ１つの金属層３１が図２に示されている）は、
ここでも、絶縁層の縁からある間隔をもって組み込まれ
る。しかし、その整列を確保するために、絶縁材料で形
成されたプレートの形態の平らなスペーサ２５、２６
（各金属層ごとに２つ）が、付加的な手段として設けら
れ、これらスペーサは、絶縁層と同様に、それらの外縁
に、側壁３４、３５の整列ウェブ２７、２８に合致する
くぼみを有する。スペーサ２５、２６は、それらの内縁
では、更に別の整列マークにより金属層３１をガイドす
る。それ故、図２に示すように、金属層３１の側縁の対
応するくぼみに係合する整列舌状部２９、３０は、例え
ば、スペーサ２５、２６の内縁に一体的に形成すること
ができる。しかしながら、逆に、整列舌状部を金属層の
縁に配置させそしてそれに関連したくぼみをスペーサ２
５、２６の内縁に配置させることもできる。
【００１８】スペーサ２５、２６は、それに関連する金
属層とほぼ同じ厚みを有し、それらと共に同じ平面に配
置される。それらは、整列ウェブ２７、２８と同様に、
モジュールに組み込まれ、そして金属層から金属層へ異
なる電位において沿面経路が生じないように他の部分に
接着接合される。それ故、この場合にも、形成されるべ
き積層体の個々の層が硬化点に対して整列及び固定され
た状態に保たれるよう確保される。
【図面の簡単な説明】
【図１】積層体を形成するための取り外し可能な補助的
な整列手段を有する電力用半導体モジュールの第１の好
ましい実施形態を示す半分開放した斜視図である。
【図２】永久的に一体化される補助的な整列手段を有す
る電力用半導体モジュールの第２の好ましい実施形態を
示す同等の図である。
【符号の説明】
１０、２１ 電力用半導体モジュール １１ ベースプレート １２ サブモジュール １３、１４、１５ 金属層 １６、１７ 絶縁層 １８、１９ 整列ピン ２０ スペーサワッシャ ２２ 下部 ２３ 冷却素子 ２４ 冷却素子接続部 ２５、２６ スペーサ ２７、２８ 整列ウェブ ２９、３０ 整列舌状部 ３１ 金属層 ３２ 固定ストリップ ３３ くぼみ（サブモジュールのための） ３４、３５ 側壁

Claims (9)

    【特許請求の範囲】
  1. 【請求項１】 複数のサブモジュール(12)が共通の支持
    体(11,22) に配置され、互いに上下に交互に積層された
    金属層(13-15;31)及び絶縁層(16,17) で作られた多層の
    積層体により相互接続され、そして外部接続できるよう
    にした電力用半導体モジュール(10,21) の製造方法にお
    いて、上記積層体を形成するために、個々の金属層(13-
    15;31)及び絶縁層(16,17) を互いに上下に積層し、補助
    的な整列手段(18,19;27,28;29,30) により互いに且つ支
    持体(11,22) に対して整列し、そして溶接、半田付け又
    はボンディング等の技術により整列状態で相互接続する
    ことを特徴とする方法。
  2. 【請求項２】 上記補助的な整列手段(18,19;27,28;29,
    30) は、積層体の側縁に配置される請求項１に記載の方
    法。
  3. 【請求項３】 上記金属層(13-15;31)は、上記補助的な
    整列手段(18,19;27,28;29,30) が配置される側縁におい
    て、隣接する絶縁層(16,17) に対しセットバックするよ
    うに構成され、上記補助的な整列手段(18,19;27,28;29,
    30) は、縁面の補助的な整列手段(18,19;27,28;29,30)
    においてセットバックされた上記金属層(13-15;31)を整
    列できるようにする付加的な手段(20;25,26)を備えてい
    る請求項２に記載の方法。
  4. 【請求項４】 積層体の完成後に取り外すことのできる
    補助的な整列手段(18,19) が使用される請求項４に記載
    の方法。
  5. 【請求項５】 上記補助的な整列手段は、支持体(11)の
    対応穴に挿入することのできる整列ピン(18,19) を含む
    請求項４に記載の方法。
  6. 【請求項６】 上記付加的な手段は、上記整列ピン(18,
    19) に取り付けることのできるスペーサワッシャ(20)を
    含み、その厚みは、それに関連した金属層(13,14,15)の
    厚みにほぼ等しい請求項５に記載の方法。
  7. 【請求項７】 支持体(22)に永久的に接続された整列手
    段(27,28) が使用される請求項３に記載の方法。
  8. 【請求項８】 垂直側壁(34,35) が支持体(22)に取り付
    けられ、そして上記整列手段は、上記側壁(34,35) の内
    側に取り付けられる垂直整列ウェブ(27,28)を含む請求
    項７に記載の方法。
  9. 【請求項９】 上記付加的な手段は、プレートの形態の
    スペーサ(25,26) を含み、その厚みは、それに関連した
    金属層(31)の厚みにほぼ等しい請求項８に記載の方法。
JP8298983A 1995-11-13 1996-11-11 電力用半導体モジュールの製造方法 Pending JPH09172141A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/558022 1995-11-13
US08/558,022 US5773320A (en) 1995-11-13 1995-11-13 Method for producing a power semiconductor module

Publications (1)

Publication Number Publication Date
JPH09172141A true JPH09172141A (ja) 1997-06-30

Family

ID=24227851

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8298983A Pending JPH09172141A (ja) 1995-11-13 1996-11-11 電力用半導体モジュールの製造方法

Country Status (4)

Country Link
US (1) US5773320A (ja)
EP (1) EP0773587A3 (ja)
JP (1) JPH09172141A (ja)
DE (1) DE19612837A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0884781A3 (en) * 1997-06-12 1999-06-30 Hitachi, Ltd. Power semiconductor module
US5899705A (en) * 1997-11-20 1999-05-04 Akram; Salman Stacked leads-over chip multi-chip module
US6337509B2 (en) 1998-07-16 2002-01-08 International Business Machines Corporation Fixture for attaching a conformal chip carrier to a flip chip
US6524346B1 (en) * 1999-02-26 2003-02-25 Micron Technology, Inc. Stereolithographic method for applying materials to electronic component substrates and resulting structures
US6529027B1 (en) * 2000-03-23 2003-03-04 Micron Technology, Inc. Interposer and methods for fabricating same
US6611053B2 (en) * 2000-06-08 2003-08-26 Micron Technology, Inc. Protective structure for bond wires
US6525413B1 (en) * 2000-07-12 2003-02-25 Micron Technology, Inc. Die to die connection method and assemblies and packages including dice so connected
DE10037533C1 (de) * 2000-08-01 2002-01-31 Semikron Elektronik Gmbh Induktivitätsarme Schaltungsanordnung
US7327024B2 (en) * 2004-11-24 2008-02-05 General Electric Company Power module, and phase leg assembly
JP4603956B2 (ja) * 2005-08-26 2010-12-22 日立オートモティブシステムズ株式会社 電力変換装置
DE102007003875A1 (de) * 2007-01-25 2008-08-07 Siemens Ag Stromrichter
DE102008018841A1 (de) * 2008-04-15 2009-10-22 Conti Temic Microelectronic Gmbh Verfahren zur Herstellung und Aufbau eines Leistungsmoduls
FR2969161B1 (fr) 2010-12-15 2014-06-06 Arkema France Nouvelle poudre de polymere multi-etape coeur-ecorce, son procede de fabrication et composition comprenant celle-ci
FR2969158B1 (fr) 2010-12-15 2013-01-18 Arkema France Procede pour modifiants chocs et composition thermoplastique modifiee choc ayant une resistance hydrolytique amelioree
FR2969159B1 (fr) 2010-12-15 2013-01-11 Arkema France Composition thermoplastique modifiee choc ayant une sensibilite hydrolytique pour obtenir une fluidite elevee tout en maintenant une resistance aux chocs elevee
FR2969167B1 (fr) 2010-12-15 2013-01-11 Arkema France Composition thermoplastique modifiee choc amelioree
CN105070691B (zh) * 2015-08-26 2017-12-12 河北华整实业有限公司 一体化新型igbt结构体固定装置
EP4297085A1 (en) * 2022-06-20 2023-12-27 Hitachi Energy Ltd Power module comprising positioning structures, alignment tool and method for positioning and aligning the power module

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3704455A (en) * 1971-02-01 1972-11-28 Alfred D Scarbrough 3d-coaxial memory construction and method of making
US3868765A (en) * 1973-11-09 1975-03-04 Gen Motors Corp Laminated template for semiconductor device bonding
DE3240754A1 (de) * 1981-11-06 1983-05-19 Sumitomo Bakelite Co. Ltd., Tokyo Gedruckte schaltung mit mehreren schichten und verfahren zu deren herstellung
FR2570877B1 (fr) * 1984-09-21 1987-05-22 Silicium Semiconducteur Ssc Composant semi-conducteur monte en boitier plastique et procede de montage correspondant
DE3538933A1 (de) * 1985-11-02 1987-05-14 Bbc Brown Boveri & Cie Leistungshalbleitermodul
US4709468A (en) * 1986-01-31 1987-12-01 Texas Instruments Incorporated Method for producing an integrated circuit product having a polyimide film interconnection structure
JPH03153372A (ja) * 1989-10-26 1991-07-01 Hewlett Packard Co <Hp> 発光ダイオード・プリントヘッド
JPH0443020A (ja) * 1990-06-08 1992-02-13 Yotaro Hatamura 積層基板圧着方法および装置
JPH04101498A (ja) * 1990-08-20 1992-04-02 Nec Corp 多層印刷配線板の製造方法
DE4029970A1 (de) * 1990-09-21 1992-04-02 Siemens Nixdorf Inf Syst Verfahren zum verpressen von mehrlagenleiterplatten
US5403784A (en) * 1991-09-03 1995-04-04 Microelectronics And Computer Technology Corporation Process for manufacturing a stacked multiple leadframe semiconductor package using an alignment template
JPH06507275A (ja) * 1992-02-18 1994-08-11 インテル コーポレーション 薄膜法を用いた多層成形プラスチックパッケージ
EP0665591A1 (en) * 1992-11-06 1995-08-02 Motorola, Inc. Method for forming a power circuit package
EP0597144A1 (de) * 1992-11-12 1994-05-18 IXYS Semiconductor GmbH Hybride leistungselektronische Anordnung
US5490324A (en) * 1993-09-15 1996-02-13 Lsi Logic Corporation Method of making integrated circuit package having multiple bonding tiers
EP0654866A3 (en) * 1993-11-23 1997-08-20 Motorola Inc Carrier for connecting a semiconductor cube and manufacturing method.
US5539254A (en) * 1994-03-09 1996-07-23 Delco Electronics Corp. Substrate subassembly for a transistor switch module

Also Published As

Publication number Publication date
EP0773587A2 (de) 1997-05-14
DE19612837A1 (de) 1997-05-15
US5773320A (en) 1998-06-30
EP0773587A3 (de) 1999-05-06

Similar Documents

Publication Publication Date Title
JPH09172141A (ja) 電力用半導体モジュールの製造方法
US6708757B2 (en) Heat sink module and an arrangment of heat sink modules
KR100687976B1 (ko) 전자 모듈 및 그의 제조 방법
JPH04233264A (ja) コンパクト型高密度接続構造
KR100307671B1 (ko) 배선구성체및그의제조방법및그의배선구성체를이용한회로기판
KR20020009605A (ko) 적층 가능한 가요성 회로 ｉｃ 패키지 및 그 제조 방법
KR20050052341A (ko) 전력용 반도체 모듈 및 그의 제조 방법
WO2021002166A1 (ja) 半導体装置
JPS61288455A (ja) 多層半導体装置の製造方法
JPH11214552A (ja) 集積回路ボードおよび集積回路ボードの製造プロセス
JPH09172136A (ja) 複数のサブモジュールを有するパワー半導体モジュール
JP2005340639A (ja) 半導体装置及び三相インバータ装置
KR20010110359A (ko) 다층 반도체 디바이스의 조립 지그 장치 및 제조 방법
US3646399A (en) Printed circuit board construction
JP5123162B2 (ja) 電力用半導体装置及びその製造方法
US4536825A (en) Leadframe having severable fingers for aligning one or more electronic circuit device components
JPH11135715A (ja) 積層型実装体
JP2005026524A (ja) 半導体装置及びその製造方法
JP2005011859A (ja) 複合配線基板
JP3744274B2 (ja) 半導体装置の製造方法
JP2017174848A (ja) 配線基板製造方法、半導体装置の製造方法、及びはんだ板
JP2001203314A (ja) 半導体装置
JP4370613B2 (ja) 多層ハイブリッド回路
JPH09163516A (ja) 配線板およびその製造方法
JPH08172275A (ja) 共焼成モジュールを集積化するための層状構造