JPH09168236A - 電源回路 - Google Patents

Abstract

(57)【要約】 【課題】 負荷側の指令に従って電源供給をオフする電
源回路において、電源供給がなされていない期間におけ
る消費電流を抑制する。 【解決手段】 電源スイッチSW2 をオンすると、電源電
圧E1がトリガパルスとしてサイリスタN6のゲートに印加
されてオン状態となり、トランジスタQ4がオンされ、電
圧E1がレギュレータN7によって電圧E2に変換されて負荷
2Aに供給される。電源切断信号Soffを解除手段３に与え
ると、サイリスタN6のゲートが接地されてオフ状態に遷
移することにより、電源供給が停止される。電源供給が
停止されている間、サイリスタN6及びトランジスタQ4へ
のバックアップが不要となる。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、オートパワーオフ
動作等の際に、負荷に対する電源供給を負荷側からの指
令に基づいてオフする電源回路に関する。

【０００２】

【従来の技術】図３は、オートパワーオフ動作等のため
に、負荷に対する電源供給を負荷側からの指令に基づい
てオフする従来の電源回路を示す回路図である。電源回
路１は、電池等からなる電源ＢＴを具備しており、電源
ＢＴの電圧Ｅ１は、３端子レギュレータＮ１を介して、
デジタルＩＣ等に適する電圧Ｅ２に変換される。電圧Ｅ
２は、逆流防止用のダイオードＤ１を介して次述するス
ーパーキャパシタＣｓを常時充電している。スーパーキ
ャパシタＣｓは、レギュレータＮ１の出力が不安定にな
った場合に回路動作を正常に維持するために設けられて
いる。

【０００３】スイッチＳＷは、その常開接点の一方が電
圧Ｅ２に接続され、他方が抵抗Ｒ１を介して接地されて
いる。したがって、スイッチＳＷがオンされると、ＡＮ
ＤゲートＮ２は、一方の入力端子が常時“Ｈ”レベルで
あり、他方の入力端子が“Ｌ”レベルから“Ｈ”レベル
となるため、“Ｈ”レベルから“Ｌ”レベルに遷移する
出力をワンショットマルチバイブレータＮ３に与える。
これにより、ワンショットマルチバイブレータＮ３は、
コンデンサＣｔ及び抵抗Ｒｔによって決定される時間幅
Ｔだけ“Ｈ”レベルを保持するパルス信号を抵抗Ｒ４を
介してＦＥＴＱ３のゲートに与える。これにより、ＦＥ
ＴＱ３がオンしてトランジスタＱ２のベース電流を流し
てこれをオンさせる。この結果、電源電圧Ｅ１は、トラ
ンジスタＱ２を介して３端子レギュレータＮ５に与えら
れて適当な電圧Ｅ３に変換されて負荷２へ供給される。

【０００４】ところで、上記ワンショットマルチバイブ
レータＮ３から出力されるパルス信号が所定の時間幅Ｔ
を経過して“Ｌ”レベルに遷移すると、トランジスタＱ
２がオフして負荷２に対する電源供給がオフされてしま
う。したがって、図２に示すように、負荷２は、スイッ
チＳＷがオンされて電圧Ｅ３の供給が開始されると（時
点ｔ１）、上記時間幅よりも短い周期のリトリガ信号Ｓ
ｒｔの生成を開始するすることにより、上記ワンショッ
トマルチバイブレータＮ３をリトリガ（再起動）してト
ランジスタＱ２をオン状態に維持している。上記リトリ
ガ信号Ｓｒｔは、負荷２のＣＰＵの制御に基づいて動作
するタイマ等によって生成される。このリトリガ信号Ｓ
ｒｔは、抵抗Ｒ３を介してトランジスタＱ１のベースに
入力されている。トランジスタＱ１は、一端が電圧Ｅ２
に保持された抵抗Ｒ２の他端と、グランドとの間に接続
されており、出力は、インバータＮ３を介してワンショ
ットマルチバイブレータＮ３に入力されている。

【０００５】したがって、上記リトリガ信号Ｓｒｔが電
源回路１に入力されている限り、Ｎ３からは“Ｈ”レベ
ルの信号が出力されるので、トランジスタＱ２がオン状
態に維持されて電圧が負荷に供給される。

【０００６】一方、オートパワーオフ動作のために、負
荷２から電源回路１に対して電源の切断を指令するとき
には、負荷２は、上記リトリガ信号Ｓｒｔの出力を停止
すればよい。その結果、最後のリトリガ信号Ｓｒｔが上
記ワンショットマルチバイブレータＮ３に入力した時点
ｔ２から上記時間幅Ｔが経過した後、ワンショットマル
チバイブレータＮ３のパルス出力が“Ｌ”レベルに遷移
することにより、トランジスタＱ２がオフして電源が切
断される。

【０００７】

【発明が解決しようとする課題】上述した従来回路にお
いては、負荷２に対する電源の供給がオフである期間に
おいても、レギュレータＮ１によりスーパーキャパシタ
Ｃｓに充電電流が供給されるとともに、各デジタルＩＣ
に電源が供給されるため、ある程度の消費電流が発生す
ることは避けられない。このため、電源ＢＴが容量の限
定された電池で構成されている場合には、寿命が短くな
ってしまう欠点がある。また、負荷２に対する電源供給
動作を継続させるために、リトリガ信号Ｓｒｔを負荷２
から電源回路１に与え続ける必要があるが、例えば負荷
２が有するＣＰＵがハードウェア又はソフトウェアの障
害によって暴走した場合には、リトリガ信号Ｓｒｔが出
力されず、したがって、負荷２に対する電源供給が停止
されてしまう。このため、負荷２の障害を調査すること
ができない不都合が生じる。また、電源電圧Ｅ１が、電
源回路１のデジタルＩＣに適した電圧（例えば３Ｖ〜５
Ｖ）よりも高い電圧（例えば、９Ｖ〜１２Ｖ）である場
合には、上述したようにデジタルＩＣに適した電圧を生
成するためのレギュレータが必要となり部品点数がかさ
む。本発明は、このような事情に基づいてなされたもの
で、その目的は、負荷に対する電源供給がオフされてい
る間の消費電流を抑制する電源回路を提供することにあ
る。また、負荷側の誤動作に起因する電源停止の発生が
少ない電源回路を提供することにある。また、部品点数
を削減した電源回路を提供することにある。

【０００８】

【課題を解決するための手段】本発明の電源回路は、負
荷に電圧を供給するための電源と、前記負荷に対する前
記電源の供給を所定の制御電圧に従ってオン・オフ制御
する第１のスイッチ手段と、前記電源の電圧に基づいて
生成される前記制御電圧の前記第１のスイッチ手段に対
する供給をオン・オフ制御するものであり、制御端子に
印加されるトリガパルスによってオン状態に遷移すると
ともに、そのオン状態を保持する第２のスイッチ手段
と、前記トリガパルスを前記電源の電圧から生成して前
記第２のスイッチ手段の前記制御端子に与えるトリガ手
段と、前記負荷から与えられる電源切断信号に基づいて
前記第２のスイッチ手段のオン状態を解除してオフ状態
にさせる解除手段とを有することを特徴としている。

【０００９】

【発明の実施の形態】次に、本発明について図面を参照
して説明する。図１は、本発明の電源回路の実施の形態
を示す回路図である。まず、図１を参照して、構成につ
いて説明する。なお、図１において、バイパスコンデン
サについては、図面を簡略化するために図示を省略して
いる。

【００１０】電源回路１Ａは、従来と同様に電源ＢＴを
備えている。電源ＢＴは、メインスイッチＳＷ１を経て
電源回路１Ａに接続されている。メインスイッチＳＷ１
の一端は、第１のスイッチ手段を構成するトランジスタ
Ｑ４を介して３端子レギュレータＮ７に接続されてい
る。３端子レギュレータＮ７は、電源ＢＴの電圧Ｅ１を
電圧Ｅ２に変換してから負荷２Ａに供給している。

【００１１】第２のスイッチ手段を構成するサイリスタ
Ｎ６のアノードは、電源ＢＴの電圧Ｅ１が与えられ、カ
ソードは、一端が接地された抵抗Ｒ５の他端と上記トラ
ンジスタＱ４のベース抵抗Ｒ９に接続されている。上記
抵抗Ｒ５は、サイリスタＮ６がオン状態となったとき
に、サイリスタＮ６に流れる電流を所定レベルに保持し
てサイリスタのオン状態を安定化させるためのものであ
る。サイリスタＮ６のゲート（制御端子）は、トリガパ
ルスを抵抗Ｒ７を介して上記ゲートに与える常開接点を
有する電源スイッチＳＷ２の一端に接続されるととも
に、同様にトリガパルスをコンデンサＣ１を介して上記
ゲートに与えるメインスイッチＳＷ１の一端が接続され
ている。すなわち、上記電源スイッチＳＷ２及び抵抗Ｒ
７と、メインスイッチＳＷ１及びコンデンサＣ１とは、
電源電圧からトリガパルスを生成して第２のスイッチの
制御端子に与えるトリガ手段をそれぞれ構成している。

【００１２】電源スイッチＳＷ２の他端及びコンデンサ
Ｃ１の他端には、上記電圧Ｅ１が与えられるようになっ
ている。さらに、上記ゲートは、抵抗Ｒ６を介して接地
されているが、この理由は、後で詳述するように、サイ
リスタＮ６のオフ動作時、ゲート電圧を接地電圧近くま
で強制的に低下させることにより、確実にオフ動作を行
わせるためのものである。

【００１３】また、サイリスタＮ６のゲートには、その
オン状態を解除してオフ状態にさせるための解除手段３
が接続されている。解除手段３は、コモン端子ｃが接地
され、メイク端子ｍがサイリスタＮ６のゲートに接続さ
れたリレーＲＬと、負荷２Ａから出力される電源切断信
号Ｓoff が有効（“Ｌ”レベル）となったときに、リレ
ーＲＬに駆動電流を供給するドライバＤｒとを有してい
る。なお、上記リレーＲＬのコモン端子ｃとブレーク端
子ｂとの間には、サージ電圧を吸収するために、抵抗Ｒ
８及びコンデンサＣ２が接続されている。また、上記ド
ライバＤｒの入力端は、抵抗Ｒ１０により電圧Ｅ２にプ
ルアップされている。したがって、解除手段３に“Ｌ”
レベルの電源切断信号Ｓoff が供給されると、リレーＲ
Ｌがメイクすることにより、サイリスタＮ６のゲートが
接地される。

【００１４】次に、上記構成による回路動作について詳
細に説明する。まず、メインスイッチＳＷ１をオン操作
したときの動作について説明する。このときには、電源
電圧Ｅ１がコンデンサＣ１を介してサイリスタＮ６のゲ
ートにトリガパルスとして印加される。すなわち、上記
ゲートは、瞬間的に電源電圧Ｅ１に維持されることによ
って、アノード及びカソード間がオフ状態からオン状態
に保持される。その結果、トランジスタＱ４にベース電
圧が供給されてオン状態になり、レギュレータＮ７に電
源電圧Ｅ１が供給されるので、レギュレータＮ７の出力
電圧Ｅ２が負荷２Ａに供給されて負荷２Ａの動作が開始
される。この場合には、メインスイッチＳＷ１をオンす
るだけで、電源供給がなされるため、改めて電源スイッ
チＳＷ２をオン操作することは必要無く、一連の操作が
簡素で済む利点がある。なお、スイッチ操作を簡素にす
る必要がなければ、コンデンサＣ１を省略して構成して
もよいことはもちろんである。

【００１４】次に、オートパワーオフ動作等により、負
荷２Ａからの指令により電源回路１Ａの電源供給をオフ
するときの動作について説明する。負荷２Ａは、例えば
オートパワーオフ動作のために、電源切断信号Ｓoff を
有効に、すなわち“Ｈ”レベルから“Ｌ”レベルに遷移
させる。これにより、解除手段３は、リレーＲＬが動作
することにより、サイリスタＮ６のゲートを接地する。
したがって、サイリスタＮ６は、そのアノード及びカソ
ード間がオン状態からオフ状態に遷移する。これによ
り、トランジスタＱ４のベース電圧が低下してオフ状態
となり、レギュレータＮ７から負荷２Ａに供給される電
圧Ｅ２がオフされる。この結果、電圧Ｅ２の負荷２Ａに
対する電源供給が停止されるが、電源供給の停止期間
は、サイリスタＮ６及びトランジスタＱ４の双方ともオ
フしており、従って消費電流が生じないので、従来回路
に比較して消費電流が抑制される。

【００１５】ところで、電圧Ｅ２は、瞬間的に０Ｖに低
下するのではなく、時間経過とともに低下する。したが
って、上記解除手段３のリレーＲＬの駆動電流が不足し
てメイク動作が不安定となることによって、サイリスタ
Ｎ６のゲートの接地が断続するおそれが生じる。しかし
ながら、前述したように、一端が接地された抵抗Ｒ６に
より、ゲート電圧が接地電圧近くまで強制的に低下され
ているので、サイリスタＮ６を確実にオフ動作させるこ
とができる。

【００１６】次に、メインスイッチＳＷ１が既にオン状
態になっているが、サイリスタＮ６及びトランジスタＱ
４がオフされており、電源供給が停止されている際に、
電源スイッチＳＷ２をオン操作したときの動作について
説明する。電源スイッチＳＷ２をオンすると、電源電圧
Ｅ１が電源スイッチＳＷ２及び抵抗Ｒ７を介してサイリ
スタＮ６のゲートに印加される。これにより、サイリス
タＮ６は、アノード及びカソード間がオフ状態からオン
状態に遷移されて保持される。その結果、トランジスタ
Ｑ４にベース電圧が供給されてオン状態になり、レギュ
レータＮ７に電源電圧Ｅ１が供給されるので、レギュレ
ータＮ７の出力電圧Ｅ２が負荷２Ａに供給されて負荷２
Ａの動作が開始される。

【００１７】上述した本発明の電源回路と従来回路との
相違は、次のように説明される。すなわち、従来回路に
おいては、電源スイッチ投入に応じて電源供給を行うた
めに、電源供給の停止期間においても、デジタルＩＣ、
スーパーキャパシタ及びレギュレータに電流を供給して
動作状態を維持（バックアップ）しておく必要がある。
これに対して、本発明の電源回路によれば、トリガ手段
を構成する電源スイッチＳＷ２及びコンデンサＣ１のい
ずれかにより、電源電圧に基づくトリガパルスを生成し
て、第２のスイッチ手段を構成するサイリスタＮ６のゲ
ートに対して印加すれば、第１のスイッチ手段を構成す
るトランジスタＱ４がオンして負荷に対する電源供給を
開始できるので、電源供給の停止期間には電流が消費さ
れない。したがって、電源が電池から構成されている場
合には、電池の寿命を大幅に延ばすことができる。

【００１８】また、従来回路においては、電源電圧がデ
ジタルＩＣに適する電圧と異なる場合には、デジタルＩ
Ｃに供給する電圧を生成するためにレギュレータを設け
る必要がある。これに対して、本発明の電源回路によれ
ば、デジタルＩＣが無いので、そのようなレギュレータ
が不要となり部品点数を削減することができる。

【００１９】また、従来回路では、負荷に対する電源供
給を継続するためのリトリガ信号を与え続ける必要があ
るため、負荷が有するＣＰＵがハードウェア又はソフト
ウェアの障害によって暴走したときには、上記リトリガ
信号が供給停止されてしまうので、電源供給の停止を防
止することは困難である。これに対して、本発明の電源
回路によれば、負荷に何らかの障害が発生しても、電源
切断信号が出力されない限り、負荷に対する電源供給を
停止することがないので、負荷の誤動作に起因する電源
停止のおそれは格段に少ない。したがって、負荷が障害
を生じたときに、その障害調査を円滑に行うことができ
る。

【００２０】

【発明の効果】以上詳述したように、本発明の電源回路
によれば、トリガ手段により第２のスイッチ手段に対し
て電源電圧に基づくトリガパルスを印加すれば、第１の
スイッチ手段がオンして負荷に対する電源供給を開始で
きるので、負荷に対する電源供給がオフ状態の期間に
は、第１のスイッチ手段及び第２のスイッチ手段の動作
をバックアップする必要がなく、電流消費を抑制するこ
とができる。このため、電源が電池から構成されている
場合には、電池の寿命を延ばすことができる。

【００２１】また、従来回路と異なり、デジタルＩＣを
含まないので、デジタルＩＣに供給するための電圧を電
源電圧から生成するレギュレータが不要であり、部品点
数を減らすことができる。

【００２２】また、負荷に障害が発生したとしても、電
源切断信号が出力されない限り、負荷に対する電源供給
を停止することがないので、負荷側の誤動作に起因する
電源停止のおそれが格段に少ない。したがって、負荷が
障害を生じたときに、その障害調査を円滑に行うことが
できる。

【図面の簡単な説明】

【図１】本発明の電源回路の実施の形態を示す回路図で
ある。

【図２】従来回路を示す回路図である。

【図３】従来回路の信号図である。

【符号の説明】

１Ａ 電源回路 ＢＴ 電源 Ｑ４ トランジスタ（第１のスイッチ手段） Ｎ６ サイリスタ（第２のスイッチ手段） （ＳＷ１，Ｃ１）トリガ手段 （ＳＷ２，Ｒ７）トリガ手段 ３ 解除手段 ２Ａ 負荷

Claims (1)

【特許請求の範囲】
1. 【請求項１】負荷に電圧を供給するための電源と、 前記負荷に対する前記電源の供給を所定の制御電圧に従
   ってオン・オフ制御する第１のスイッチ手段と、 前記電源の電圧に基づいて生成される前記制御電圧の前
   記第１のスイッチ手段に対する供給をオン・オフ制御す
   るものであり、制御端子に印加されるトリガパルスによ
   ってオン状態に遷移するとともに、そのオン状態を保持
   する第２のスイッチ手段と、 前記トリガパルスを前記電源の電圧から生成して前記第
   ２のスイッチ手段の前記制御端子に与えるトリガ手段
   と、 前記負荷から与えられる電源切断信号に基づいて前記第
   ２のスイッチ手段のオン状態を解除してオフ状態にさせ
   る解除手段とを有すること、 を特徴とする電源回路。