JP4227284B2 - Cpu制御回路 - Google Patents
Cpu制御回路 Download PDFInfo
- Publication number
- JP4227284B2 JP4227284B2 JP2000104793A JP2000104793A JP4227284B2 JP 4227284 B2 JP4227284 B2 JP 4227284B2 JP 2000104793 A JP2000104793 A JP 2000104793A JP 2000104793 A JP2000104793 A JP 2000104793A JP 4227284 B2 JP4227284 B2 JP 4227284B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- cpu
- battery
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Details Of Cameras Including Film Mechanisms (AREA)
Description
【発明の属する技術分野】
本発明は、CPUによって作動する機器やカメラに好適なCPU制御回路の改良に関するものである。
【0002】
【従来の技術】
従来、CPUにて制御を行うカメラの電源回路の構成には、各種の方法が提案されている。電源となる電池の小型化に伴い、従来、二つのリチウムセルから構成される6V電池から、単一セルの3V電池が主流になってきている。しかしながら3V電池では、そのシーケンス制御用のCPUを高速で安定して動作させることが困難であるので、3V電池の電圧を安定的に昇圧し供給できる安定化電源、いわゆるDC/DCコンバータを搭載し、これをCPUの電源とする構成が一般的である。
【0003】
しかしながら、DC/DCコンバータの非動作時、例えばカメラの電源をOFFしている際には、DC/DCコンバータを動作させているとその消費電流が非常に大きくなるので、DC/DCコンバータを停止させ、CPUは消費電流の非常に小さい停止モード、あるいは、スタンバイモードといった動作モードにて動作を行う。この動作モードでは高速動作を行う場合に比べて、必要とする電源電圧の要求も低くなり、DC/DCコンバータを動作させないで電池電圧でも動作可能である。
【0004】
このときさらに効率的に電池電圧をCPUに供給するために、電池電圧からダイオードを介してCPUに電源を供給することが考えられる。こうすることにより非動作のDC/DCコンバータを経由して電圧を供給するよりもダイオードのみを介して供給した方が電圧の低下が少なく、DC/DCコンバータの起動時には、該DC/DCコンバータの出力電圧が供給される構成となるためである。
【0005】
また、電源電圧が極端に低下した場合には、シーケンス制御用CPUの安定動作を保証できないため、電源電圧を検出する検出手段を設け、電源電圧が所定の検出電圧以下に達した場合には、CPUのリセット端子にリセット信号を送出することにより誤動作を防止している。
【0006】
この種の装置の構成を、図3に示す。
【0007】
同図において、1は電源であるところの電池(以下、この電池電圧をVBATと記す)、2はDC/DCコンバータ、3はDC/DCコンバータ2の出力電圧の安定化用コンデンサ、4はダイオード、5はDC/DCコンバータ2の出力電圧もしくはダイオード4の出力電圧であるVDDを検出する電圧検出回路、6は電圧VDDで動作するシーケンス制御用CPU、7はCPU6のリセット信号、8はCPU6よりDC/DCコンバータ2の動作を制御する制御信号である。
【0008】
DC/DCコンバータ2の昇圧動作を必要とする場合、CPU6より制御信号8を通じてその動作が開始され、DC/DCコンバータ2より電池電圧VBATを昇圧した電圧が出力される。この電圧はCPU6にVDDとして供給され、該CPU6は高速にて安定動作が可能となる。CPU6が低速動作、あるいはスタンバイモード等の低消費電力モードに移行する場合には、VDDとして高い電圧が必要でないため、CPU6はDC/DCコンバータ2の動作を停止させる。すると、CPU6にはダイオード4の出力電圧がVDDとして供給されることになる。
【0009】
電池1が抜かれたり、電池電圧VBATが極端に低下し、電圧VDDが極端に低下した場合には、電圧検出回路5が電圧VDDの低下を検出し、CPU6に対してLレベルの信号7(リセット信号)を送り、CPU6はリセットされる。これにより、CPU6の誤動作を防止できる。
【0010】
次に、電源装置の立ち上がり動作について説明する。
【0011】
電池1が投入されると、まずダイオード4を介してCPU6、電圧検出回路5に電圧VDDが供給されはじめる。電圧検出回路5はある一定の電圧以上となると動作を開始し、当初は電圧が検出電圧以下であるので、まずリセット信号(Lレベルの信号7)をCPU6に出力する。この時点ではCPU6はリセット状態で未だ動作を開始しない。
【0012】
電圧VDDが上昇していき、電池電圧VBATに近づいてきて電圧検出回路5が検出電圧に達したことを検出すると、その出力信号7をHレベルとする。すると、CPU6はリセット状態から解除され、まずは低速動作を開始する。
【0013】
以降のCPU6の動作を、図4に示すフローチャートを用いて説明する。
【0014】
リセットを解除されたCPU6は、ステップ#101において、低速クロックで動作を開始し、まず内部のイニシャライズを行う。そして、不図示の操作スイッチ、記憶手段等の設定状態に応じて、必要であればステップ#102において、DC/DCコンバータ2の動作を開始させるために制御信号8を用いてDC/DCコンバータ2の動作をスタートさせる。
【0015】
DC/DCコンバータ2は電池電圧VBATを昇圧し、所定の電圧に達したところで安定動作を行い、安定的に電池電圧VBATよりも高い電圧であるVDDを供給する。このように電圧VDDが電池電圧VBATよりも高くなったとしても、電池電圧VBATとの間にダイオード4が設けられているので、逆流することは無い。
【0016】
次のステップ#103においては、CPU6は電圧VDDの電圧状態を不図示のA/D変換器等で検出し、所定値(設定電圧)以上であるかどうかを判定する。ここで所定値以上であればステップ#104へ進み、その動作クロックを高速側に切り換えて、以降の必要な処理動作をステップ#105にて行う。
【0017】
一方、電圧VDDが所定値に達しない場合にはステップ#106へ進み、DC/DCコンバータ2の起動後、所定時間が経過したかどうかを判定する。ここで所定時間が経過した場合には、一定時間内に所定値まで昇圧できなかったので何らかのトラブルがあると判定し、ステップ#107へ進み、DC/DCコンバータ2の動作を停止し、ステップ#108において、上記DC/DCコンバータ2の昇圧動作の異常を表示する状態に入る。
【0018】
上記ステップ#105にて必要な処理動作が終了すると、CPU6はステップ#109へ進み、その動作クロックを低速側に変更する。これにより、その動作電圧の要求が低くなる。そこで、次のステップ#110において、CPU6はDC/DCコンバータ2の動作を停止させる。すると、電圧VDDはDC/DCコンバータ2の出力から、電池1からダイオード4を介した電圧に切り換わる。その後、必要に応じてCPU6はステップ#111へ進み、低消費電流モードである停止モードに移行し、次に割り込みが生じるのを待つこととなる。
【0019】
リセット信号を送出する方法としては、特開平7−294977号に開示されるように、安定化電源の出力電圧であるVDDを検出する方法、電池電圧であるVBATを検出してリセット信号を送出する方法が考えられる。
【0020】
【発明が解決しようとする課題】
しかしながら、上記のようなCPU6のリセット方法については、次のような問題があった。
【0021】
まれに電池1の投入時に、電池1と電池接片との間でチャタリング、さらには電池1を電池ボックスに入れる際の動作によっては、もっと遅い時間間隔でオン,オフを繰り返した後に、安定的にオンとなるという場合もある。このような場合のCPU6の立ち上がり動作について考える。
【0022】
一度電池1が投入され、電圧VDDが電圧検出回路5の検出電圧以上になると、CPU6はリセット状態から解除され、動作を開始し、まずDC/DCコンバータ2の動作を開始する。該DC/DCコンバータ2の動作を開始したところで電池1の状態が不安定となり、例えば一定時間、電池接片から外れるようなことがあったとする。この場合には電池電圧VBATはDC/DCコンバータ2の動作中であるため、容量成分があったとしても直ちに0Vまで低下してしまう。そのため、DC/DCコンバータ2は入力電源がなくなるために昇圧動作を行うことができず、したがって、電圧VDDも所定値まで達することができない。
【0023】
一方、電圧VDD側について考えると、このときにCPU6は未だ低速クロックでの動作を行っており、消費電流はさほど多くなく、一度リセット解除に達した電圧VDDがコンデンサ3に貯えられた電荷だけで電圧検出回路5が動作するまでの間、つまりリセット信号が出力されるまでの時間動作してしまう。さらにこのときにCPU6がその動作クロックを切り換えられるかどうかDC/DCコンバータ2の昇圧電圧のチェックを行うが、昇圧動作が不可能なので、昇圧電圧が所定値に達していないと判定してしまう。
【0024】
DC/DCコンバータ2の動作シーケンスでは、図4にて述べたように、その安全対策のために、DC/DCコンバータ2の動作開始後、所定時間内にその出力電圧が所定値に達してないときには、DC/DCコンバータ2の動作に問題があるとして、動作を禁止する安全対策が含まれており、以降の動作を禁止し、警告表示を行うといった動作を行う。この場合、CPU6はそれまでの低速動作モードから停止モードに移行し、さらにその消費電流は減少してしまう。
【0025】
このまま電池1が電池接片から離れたままであれば、やがてコンデンサ3に貯えられた電荷もCPU6のわずかな消費電流でも消費され、次第に電圧VDDも低下し、やがて電圧検出回路5の検出電圧に達したところで再リセットされ、この時点でVDDもほぼ0Vとなってしまう。ここまでの状態を示したのが、図5(a)に示す。
【0026】
しかし、未だにCPU6が禁止モードで警告を行っている間に、再度電池1が電池接片と接触し、以降安定的に接触してしまう場合を考える。
【0027】
すると、再度電圧VDDとしては電池電圧VBATよりダイオード4を介した電圧が現れることとなる。この状態を示したのが図5(b)である。しかし、CPU6は既に禁止警告モードに移行しており、再リセットもかかることがなかったのでそのままの状態を維持してしまう。すると使用者からすると、「新品の電池を入れたのにカメラが動作しない」という問題が生じることとなる。
【0028】
また、ここではたまたまDC/DCコンバータ2の起動中に電池電圧VBATが低下した場合の説明を行っているが、この後のカメラの動作、例えば不図示のEEPROMにデータを書込みに行く必要があるときなどに、既に電池電圧VBATは供給されてなく、電圧VDDのコンデンサに貯えられた電荷のみで動作している際には、書込み動作を行おうとしたところで消費電流が増え、電圧VDDが低下し再リセット状態となる恐れもある。このような場合には、EEPROMのデータの信頼性に非常に大きな問題を引き起こし、カメラシステムとして致命的な現象を引き起こしかねかない。
【0029】
このような問題を解決するには、電池1が投入されてリセット解除された後に、DC/DCコンバータ2を動作開始させるまでに十分な時間を確保し、電池の状態が十分安定したと判定してDC/DCコンバータ2を起動させる、あるいは、EEPROMの書き換え動作を行うという方法が考えられる。
【0030】
しかし、この時間を長くすると、正常に電池1を投入した後、しばらくカメラが動作しないこととなり、使用者に違和感を感じさせるとともに、撮影中に電池交換を行わざるを得ない使用者の直ちに撮りたいという要求にこたえることができなくなる。
【0031】
また、リセット信号を送出する方法としては、特開平7−294977号に開示されるように、電池電圧であるVBATの状態を検出してリセット信号を送出する方法も考えられる。リセットの解除電圧としては電圧VDDを検出する場合と同様に、リセット解除された時点でCPUが少なくとも低速クロックで十分動作できるだけのレベルでなくてはならない。この場合には、カメラの大負荷を必要とする動作に問題が生じてしまう可能性がある。例えばストロボを内蔵するカメラにおいては、ストロボのメインコンデンサが空の状態から充電動作を開始すると、充電回路にて大電流を消費するため、電池電圧VBATも急激に低下する。このときの電池電圧VBATはCPUの低速クロックでの動作保証電圧よりもはるかに下がる可能性がある。
【0032】
その対策として、ストロボの充電時に電池電圧VBATがCPUの低速クロックでの動作保証電圧より下がらないように制御する方法が考えられるが、このようにするとストロボの充電時間はとても長くなり、実用に耐えないものとなってしまう。そのため、これらを同時に満たすレベルの設定は非常に困難なものであった。
【0033】
(発明の目的)
本発明の第1の目的は、予め予想される電池電圧の変動に対しては誤ってCPUをリセットすることがなく、一方で予め予想できない異常な電池電圧の変動に対しては、直ちにCPUをリセットすることにより、CPUの誤動作や、該CPU制御回路が適用される機器やカメラの誤動作を防ぐことのできるCPU制御回路を提供しようとするものである。
【0034】
本発明の第2の目的は、部品点数を減少させ、実装面積、体積を大幅に減少させることのできるCPU制御回路を提供しようとするものである。
【0035】
【課題を解決するための手段】
上記第1の目的を達成するために、請求項1に記載の発明は、電源となる電池の出力電圧が第1の検出電圧以上であるか否かを検出する第1の電圧検出手段と、前記電池の出力電圧を変換し、前記電池の出力電圧とは異なる電圧を出力する電圧変換手段と、前記電圧変換手段の出力電圧が第2の検出電圧以上であるか否かを検出する第2の電圧検出手段と、入力されたリセット信号に応じてリセット状態とリセット解除の状態とに切り換わるCPUと、前記第1の電圧検出手段と前記第2の電圧検出手段の出力とに応じて前記リセット信号を出力する第1の状態と、前記第1の電圧検出手段の出力を無効とし、前記第2の電圧検出手段の出力に応じて前記リセット信号を出力する第2の状態とを切り換えて、前記CPUに対して前記リセット信号を出力するリセット信号出力手段とを備えるCPU制御回路とするものである。
【0037】
上記第2の目的を達成するために、請求項4に記載の発明は、前記第1の電圧検出手段、前記第2の電圧検出手段、前記リセット信号出力手段のうちの少なくとも一つの手段と、前記CPUが、同一チップ上に形成された集積回路として構成される請求項1乃至3の何れかに記載のCPU制御回路とするものである。
【0038】
【発明の実施の形態】
以下、本発明を図示の実施の形態に基づいて詳細に説明する。
【0039】
図1は本発明の実施の一形態に係るカメラの主要部分の回路構成を示すブロック図であり、従来例と同じ構成部材には同一符号を付してある。
【0040】
同図において、1は電源であるところの電池(以下、この電池電圧をVBATと記す)、2はDC/DCコンバータ、3はDC/DCコンバータ2の出力電圧の安定化用コンデンサ、4はダイオード、5はDC/DCコンバータ2の出力電圧もしくはダイオード4の出力電圧であるVDDの状態を検出する電圧検出回路、6は電圧VDDで動作するシーケンス制御用CPU、7はCPU6のリセット端子(/RESET)へ出力される信号(Lレベルの信号がリセット信号となる)、8はDC/DCコンバータ2の動作を制御するCPU6よりの制御信号である。
【0041】
9は電池電圧VBATの状態を検出する電圧検出回路、10は2入力AND回路、11は2入力OR回路、12はストロボ回路、13は内部に電圧VDDを電源とする基準電源を有する電池電圧保持回路、14は電圧検出回路9の出力をマスクするための制御信号、16は電池電圧保持回路13を経由してストロボ回路12に充電動作を制御するためにCPU6より出力されるストロボ充電制御信号である。なお、電圧VDDの状態を検出する電圧検出回路5の検出電圧と電圧VBATの状態を検出する電圧検出回路9の検出電圧との関係は、電圧検出回路9の検出電圧の方が電圧検出回路5の検出電圧よりも低い関係にある。
【0042】
上記構成において、まず電池1の投入時の動作について説明する。
【0043】
電池1が投入されると、電池電圧VBATが現れる。この電池電圧VBATを検出する電圧検出回路9は、その動作が可能となると当初は検出電圧以下であるので、まずLレベルを出力する。その後、電池電圧VBATが検出電圧以上になるとその出力をHレベルに切り換える。電池電圧VBATに遅れて電圧VDDもその電圧が上昇し、該電圧VDDを検出する電圧検出回路5もその動作が可能となる。やはり当初は検出電圧以下であるので、まずLレベルを出力する。その後電圧VDDが検出電圧以上になると、その出力をHレベルに切り換える。
【0044】
一方、CPU6よりのストロボ充電制御信号16、DC/DCコンバータ2の動作を制御する制御信号8、電圧検出回路9の出力をマスクするための制御信号14はリセット時にはいずれもLレベルとなる構成である。したがって、リセット解除以前は、基本的にはDC/DCコンバータ2も動作しないし、ストロボ回路12も動作しないし、電圧検出回路9の出力は有効になっている。
【0045】
こうして電圧検出回路5,9がともに検出電圧以上であるとしてHレベルを出力すると、2入力OR回路11の出力はHレベルとなり、2入力AND回路10の出力(信号7)もHレベルとなり、ここでCPU6のリセットは解除される。この場合、電圧検出回路9の検出電圧が電圧検出回路5の検出電圧よりも低いので、ここまでの時間、動作それぞれに従来例との違いは現れない。CPU6がリセット解除されてからの動作は基本的に、図4に示す従来例と同じである。
【0046】
次に、本実施の形態において、電池1の接触が不安定になった場合について説明する。
【0047】
この場合には、電池電圧VBATはDC/DCコンバータ2の動作中であるため、容量成分があったとしても直ちに0Vまで低下してしまう。そのため、電池電圧VBATが低下していく途中で電圧検出回路9の検出電圧となったところで該電圧検出回路9の出力はLレベルとなる。この時、電圧検出回路9の出力をマスクするための制御信号14は通常Lレベルであるので、2入力OR回路11の出力は電圧検出回路9の出力の変化に応じてLレベルに変化する。そのため、2入力AND回路10の出力もLレベルとなり、直ちにCPU6は再リセットされる。
【0048】
再リセットされると、CPU6の消費電流は一般的に増えるために、電圧VDDのコンデンサ3に貯えられた電荷も直ちに消費され、電圧VDDも0Vに達する。この様子を示したのが、図2である。
【0049】
また、ここで再度電池1がチャタリング等により電池接片と接触した場合でも、まったく同じ立ち上がり動作を繰り返すため、CPU6が誤動作を生じる可能性ははるかに低下する。また、この場合にはDC/DCコンバータ2の立ち上げまでに相当時間の安定待ち時間を要することも必要ないので、電池1の投入後、正常に投入されれば、直ちにCPU6はそのシーケンスを進めることが可能である。
【0050】
次に、ストロボ充電時の動作について説明する。
【0051】
まず、ストロボ充電前にCPU6は電圧検出回路9の出力をマスクする信号14をHレベルにセットする。そして、CPU6はストロボ充電制御信号16をHレベルとし、ストロボ充電動作の開始を指示する。すると、電池電圧保持回路13は電池電圧VBATを内部の基準電圧と比較し、電池電圧VBATが基準電圧より高いときのみ、前記ストロボ充電制御信号16をストロボ回路12に伝える。
【0052】
すなわち、まず電池電圧VBATが十分にあるところで、CPU6よりHレベルのストロボ充電制御信号16が出力されると、電池電圧保持回路13はこれをストロボ回路12に伝え、ストロボ回路12は充電動作を開始する。充電動作の開始とともに電池1より大電流がストロボ回路12に供給されるため、一時的に電池電圧VBATが低下することがある。ここで電池電圧VBATが低下して、電池電圧保持回路13内の基準電圧以下になると、該電池電圧保持回路13はCPU6からのストロボ充電制御信号16を遮断する。これにより、ストロボ回路12は充電動作を停止し、それとともに電池電圧VBATは回復をはじめ、電池電圧VBATが再度電池電圧保持回路13内の基準電圧以上になると、該電池電圧保持回路13はストロボ回路12に充電動作を指示する、という動作を繰り返し行う。
【0053】
この動作は回路系の応答時間で定まる周期で繰り返されるが、やがて充電電圧が上昇するとともに充電電流は減少し、それとともに電池電圧VBATの低下も減少し、やがて充電電圧が所定の電圧に達したことをCPU6が不図示の検出回路にて検出すると、CPU6はストロボ充電制御信号16をLレベルにする。
【0054】
この間、電池電圧VBATは電池電圧保持回路13内にて定まる基準電圧以下にはならないように制御が行われるので、ストロボ充電動作における電池電圧VBATのもっとも降下する電圧はこの電池電圧保持回路13内の基準電圧と略同等となる。このときの基準電圧について考えると、ストロボ充電時はDC/DCコンバータ2が動作しており、一度DC/DCコンバータ2が動作を開始するとVBAT側の電圧が低下しても出力電圧はDC/DCコンバータ2の能力の範囲内で保持される。したがって、逆に電池電圧保持回路13の基準電圧は、回路全体の負荷電流とDC/DCコンバータ2の供給能力によって定められ、その値はリセット解除電圧に比べてかなり低い値とすることが可能である。
【0055】
またこの値を高くすると、電池電圧VBATは低下しないものの、ストロボの充電に要する時間が長くなり、この値を低くくするとストロボ充電時間は短くなるものの、電池電圧VBATの低下量が大きくなるので、DC/DCコンバータ2の能力が十分に無いと、その出力電圧VDDが低下してしまうこととなる。
【0056】
そこで、この基準電圧を電池電圧回路9の検出電圧に比べて低い値に設定すると、電池電圧VBATを検出する電圧検出回路9がLレベルを出力することとなる。しかし、ストロボ充電時の所定の電池電圧VBATの低下は正常な動作であり、ストロボ充電前にCPU6は電圧検出回路9の出力をマスクする信号をHレベルにセットしているので、ストロボ充電により電池電圧VBATが低下して電圧検出回路9の検出電圧を下回り、電圧検出回路9がその出力をLレベルに反転しても、2入力OR回路11の出力はHレベルのままである。
【0057】
さらに、このときDC/DCコンバータ2の動作により電圧VDDは所定の値を維持しているので、電圧検出回路5の出力はHレベルのままであるので、2入力AND回路10の出力もHレベルのままであり、CPU6にLレベルの信号7(リセット信号)が入力されることはない。
【0058】
やがて充電後半となり、充電電流が減少してくると電池電圧VBATもその電圧を回復し、やがて電圧検出回路9の出力も再度Hレベルとなる。
【0059】
その後充電動作を正常に完了させると、CPU6は電圧検出回路9の出力のマスクを行う為の制御信号14をLレベルに戻し、以降の電池電圧VBATの急激な低下、電池の交換等に備える。
【0060】
万一ストロボ充電中に、何らかの理由によりDC/DCコンバータ2の出力が低下するようなことになると、電圧VDDを検出している電圧検出回路5の出力がHレベルからLレベルに反転し、2入力AND回路10の出力がLとなり、CPU6はリセットされることとなる。
【0061】
このように、万一ストロボ回路12に過大な電流が流れたり、DC/DCコンバータ2が正常に昇圧できないといった事故等が発生しても、CPU6を正常にリセットできるため、CPU6の暴走を引き起こしたり、カメラの動作が異常となることを未然に防ぐことができる。
【0062】
なお、CPU6と同一のチップ上に2入力OR回路11,2入力AND回路10等を形成し、リセット信号を有効とするか無効とするかの選択信号としてCPUのポート出力を使用し、2入力のリセット端子を持つCPU6を構成すると、CPU外部に二つの電圧検出回路を設けるだけで本発明を適用することが可能となる。これにより大幅な部品点数の削減と、信頼性の向上が可能となる。
【0063】
また、CMOS構成のCPUと同一チップ上に、アナログ回路の混在も可能なプロセスを用いることで、CPU6と、少なくとも電圧検出回路5,電圧検出回路9のいずれかを同一チップのICとすることが可能となる。このようなICを用いると、外付け部品の増加を招くことなく、本発明の適用が可能となる。これにより大幅な部品点数の削減と、信頼性の向上が可能となる。
【0064】
更に、カメラに適用した場合を例にしているが、電池を電源とし、CPUによって動作を実行する機器に対しても、同様に適用できるものである。
【0065】
上記の実施の形態によれば、ストロボ充電動作時のような予め予想される電池電圧の低下に対しては、2入力OR回路11の一方の端子をHレベルに保持しているので、電圧検出回路9より電池電圧VBATが基準電圧以下になったとしてLレベルの信号が出力されても、前記2入力OR回路11及び2入力AND回路10を介してCPU6へリセット信号が出力されることはないので(よって、この様な場合には電圧検出回路5の出力だけによってCPU6はリセットされる)、上記のストロボ充電動作時のような予め予想される電池電圧の低下に対しては誤ってリセットをかけることがない。
【0066】
一方、電池接片のチャタリング等の予め予想できない異常な電池電圧VBATの低下に対しては、2入力OR回路11の一方の端子をLレベルに保持しているので、電圧検出回路9より電池電圧VBATが基準電圧以下になったとしてLレベルの信号が出力されると直ちに、前記2入力OR回路11及び2入力AND回路10を介してCPU6へリセット信号が出力されるので、予め予想できない異常な電池電圧VBATの低下に対しては、直ちにリセットをかけることができ、CPU6の誤動作、カメラの誤動作等を防ぐ効果がある。
【0067】
また、CPU6の電源となる電圧VDDの状態を検出する電圧検出回路5を具備しているので、万一ストロボ回路12に過大な電流が流れたり、DC/DCコンバータ2が正常に昇圧できないといった事故等が発生した場合には、該電圧検出回路5よりリセット信号がCPU6に出力されることになるので、CPU6を正常にリセットでき、よって、該CPU6の暴走を引き起こしたり、カメラの動作が異常となることを未然に防ぐことができる。
【0068】
さらに、上記の様な、二つの電圧検出回路5,9を備えると共に、その出力を有効とするか無効とするかを選択する2入力OR回路11及び2入力AND回路10を具備した構成にしているので、電池電圧VBATが十分に安定するまで以後の動作を待機するといった必要がなくなり、その起動時間を大幅に短縮することが可能となり、操作性の向上も図ることができる。
【0069】
更に、CPU6と、電圧検出手段5、電圧検出手段9又は2入力OR回路11及び2入力AND回路10の少なくとも一つを同一チップ上に形成されたICとすることにより、部品点数を減少させることができ、実装面積、体積を大幅に減少させ、信頼性を向上させることが可能となる。
【0070】
【発明の効果】
以上説明したように、請求項1に記載の発明によれば、予め予想される電池電圧の変動に対しては誤ってCPUをリセットすることがなく、一方で予め予想できない異常な電池電圧の変動に対しては、直ちにCPUをリセットすることにより、CPUの誤動作や、該CPU制御回路が適用される機器やカメラの誤動作を防ぐことができるCPU制御回路を提供できるものである。
【0071】
また、請求項4に記載の発明によれば、部品点数を減少させ、実装面積、体積を大幅に減少させることができるCPU制御回路を提供できるものである。
【図面の簡単な説明】
【図1】本発明の実施の一形態に係るカメラの主要部分の回路構成を示すブロック図である。
【図2】本発明の実施の一形態においてCPUのリセット時の動作を示すタイミングチャートである。
【図3】従来の電源装置の回路構成を示すブロック図である。
【図4】図3の電源装置において電池投入時のシーケンスを説明するフローチャートである。
【図5】図3の電源装置のリセット時の動作を示すタイミングチャートである。
【符号の説明】
1 電源であるところの電池
2 DC/DCコンバータ
4 ダイオード
5 電圧検出回路
6 シーケンス制御用CPU
9 電圧検出回路
10 2入力AND回路
11 2入力OR回路
12 ストロボ回路
13 電池電圧保持回路
Claims (4)
- 電源となる電池の出力電圧が第1の検出電圧以上であるか否かを検出する第1の電圧検出手段と、
前記電池の出力電圧を変換し、前記電池の出力電圧とは異なる電圧を出力する電圧変換手段と、
前記電圧変換手段の出力電圧が第2の検出電圧以上であるか否かを検出する第2の電圧検出手段と、
入力されたリセット信号に応じてリセット状態とリセット解除の状態とに切り換わるCPUと、
前記第1の電圧検出手段と前記第2の電圧検出手段の出力とに応じて前記リセット信号を出力する第1の状態と、前記第1の電圧検出手段の出力を無効とし、前記第2の電圧検出手段の出力に応じて前記リセット信号を出力する第2の状態とを切り換えて、前記CPUに対して前記リセット信号を出力するリセット信号出力手段とを備えるCPU制御回路。 - 前記リセット信号出力手段は、大電力消費回路の動作時には前記第2の状態とし、前記大電力消費回路以外の回路の動作時には前記第1の状態とすることを特徴とする請求項1に記載のCPU制御回路。
- 前記電池により充電されるストロボ回路を備え、前記リセット信号出力手段は、少なくとも前記ストロボ回路の充電動作時には前記第2の状態とし、前記充電動作以外の動作時には前記第1の状態とすることを特徴とする請求項1に記載のCPU制御回路。
- 前記第1の電圧検出手段、前記第2の電圧検出手段、前記リセット信号出力手段のうちの少なくとも一つの手段と、前記CPUは、同一チップ上に形成された集積回路として構成されることを特徴とする請求項1乃至3の何れかに記載のCPU制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000104793A JP4227284B2 (ja) | 2000-04-06 | 2000-04-06 | Cpu制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2000104793A JP4227284B2 (ja) | 2000-04-06 | 2000-04-06 | Cpu制御回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2001290565A JP2001290565A (ja) | 2001-10-19 |
JP4227284B2 true JP4227284B2 (ja) | 2009-02-18 |
Family
ID=18618279
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000104793A Expired - Fee Related JP4227284B2 (ja) | 2000-04-06 | 2000-04-06 | Cpu制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4227284B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP5495341B2 (ja) * | 2012-04-19 | 2014-05-21 | Necインフロンティア株式会社 | リセット装置およびリセット動作制御方法 |
-
2000
- 2000-04-06 JP JP2000104793A patent/JP4227284B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2001290565A (ja) | 2001-10-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6233016B1 (en) | System and method for managing utilization of a battery | |
US5027150A (en) | Camera | |
US20050268127A1 (en) | Electronic apparatus for use with removable storage medium, control method therefor, and program for implementing the method | |
JPH06327163A (ja) | 電子機器 | |
JP5820779B2 (ja) | 車載用電源装置 | |
JP4227284B2 (ja) | Cpu制御回路 | |
JP2001352675A (ja) | 車載演算機器用電源装置 | |
JP2007156864A (ja) | データ保持装置 | |
JP2002373037A (ja) | 電源制御装置 | |
JP2005289204A (ja) | 給電制御装置 | |
JP4039770B2 (ja) | 電子機器の電源回路 | |
JPH10191579A (ja) | 無停電電源及び無停電電源を伴う情報処理装置 | |
JPH10174286A (ja) | 電池電源制御装置 | |
JP2005185073A (ja) | 電源瞬断保護装置及び電子カメラ装置 | |
JPH0792523A (ja) | バツテリーチェック回路装置付きカメラ | |
JP7278906B2 (ja) | 電子機器の電源制御回路 | |
JP4261734B2 (ja) | デジタルカメラ及びその電源制御方法 | |
JP2001333545A (ja) | 電源装置、電子機器及びその停止復旧方法並びに記録媒体 | |
JP3396417B2 (ja) | バックアップ装置 | |
JPH1144901A (ja) | カメラ及び電子機器 | |
JP3553452B2 (ja) | 遊技機のメモリバックアップ制御装置 | |
JPH09168236A (ja) | 電源回路 | |
JPH08205424A (ja) | バックアップ給電回路 | |
JP5717583B2 (ja) | ロジック回路及び携帯端末装置 | |
JP2015055912A (ja) | ディスク装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070403 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080814 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080819 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081020 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20081111 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20081128 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111205 Year of fee payment: 3 |
|
R150 | Certificate of patent (=grant) or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121205 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131205 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |