JPH0915869A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH0915869A
JPH0915869A JP7188252A JP18825295A JPH0915869A JP H0915869 A JPH0915869 A JP H0915869A JP 7188252 A JP7188252 A JP 7188252A JP 18825295 A JP18825295 A JP 18825295A JP H0915869 A JPH0915869 A JP H0915869A
Authority
JP
Japan
Prior art keywords
resist
pattern
exposure
mask
film thickness
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP7188252A
Other languages
English (en)
Inventor
Toshihide Miyazaki
敏英 宮崎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Steel Corp
Original Assignee
Nippon Steel Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Steel Corp filed Critical Nippon Steel Corp
Priority to JP7188252A priority Critical patent/JPH0915869A/ja
Publication of JPH0915869A publication Critical patent/JPH0915869A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Photosensitive Polymer And Photoresist Processing (AREA)

Abstract

(57)【要約】 【目的】 既存のレジストや露光装置などを用いて、従
来の方法で得られるよりも膜厚が大きい微細なレジスト
パターンを得る。 【構成】 ウェハ11上に第1層レジスト1を塗布し、
パターン4が形成されたレチクル3をマスクとしてこれ
を露光し、さらに第2層レジスト5を塗布し、同じレチ
クル3をマスクとしてこれを露光する。しかる後、第1
層レジスト1および第2層レジスト5を現像し、膜厚の
大きいレジストパターンを形成する。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、半導体装置の製造方法
に関し、特にフォトリソグラフィ工程によりフォトレジ
ストの微細パターンを形成するために用いて好適であ
る。
【0002】
【従来の技術】半導体装置のVLSI化に伴い、レジス
トパターンの微細化が要求されている。しかし、レジス
トパターンの微細化が進行した場合、縮小投影露光装置
(ステッパ)を用いた従来のレジストパターン形成方法
では、縮小投影露光装置の限界解像膜厚が従来よりも薄
くなり、また限界解像度も限られたものとなってしま
う。
【0003】また、半導体装置の配線部として用いられ
るアルミニウムなどの金属をエッチングする際、下地膜
との接触部付近で金属がサイドエッチングされるという
問題があるが、レジストをエッチングすることによりレ
ジストのエッチング生成物を発生させ、それを金属のエ
ッチングパターンの側壁に堆積させて金属のサイドエッ
チングを防止するという方法がある。そのため、金属の
エッチングを行うときには、レジストパターンを通常よ
りも大きい膜厚で形成する必要があるが、これにも限界
がある。
【0004】
【発明が解決しようとする課題】そのため、縮小投影露
光装置の限界解像能力よりも厚く且つ小さいパターンを
形成する場合には、ウェハステージを上下に動かして露
光するFLEX(FocusLatitude Enhancement Exposure
)法や、露光装置の単波長化、高NA(開口数)化、
レジスト材料の改善、およびマスク上で隣接する一対の
開口部を透過する光の位相を反転させることにより2つ
の開口部の分離度(解像度)を向上させる方法での位相
シフト法が考えられるが、この方法はレチクル検査が難
しく、コストも大きいという問題があった。
【0005】また、現在使用している高価な露光装置の
代わりに、より微細化をすることのできる、より高価な
新しい露光装置を求めることにも現実的な困難を伴う。
従って、現状の露光装置およびレジストを用いて、いか
にパターンの解像能力を向上させるかが問題となってい
る。
【0006】そこで、本発明の目的は、半導体装置の製
造方法において、既存の露光装置およびレジストを用い
て、レジストの微細パターンを形成することのできる方
法を提供することである。
【0007】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、ウェハ上の全面に第1のレジスト膜を塗
布した後、マスクを介して前記第1のレジスト膜を選択
的に露光する第1の工程と、前記第1のレジスト膜上に
第2のレジスト膜を塗布した後、前記マスクまたはこれ
と同一パターンのマスクを介して少なくとも前記第2の
レジスト膜を選択的に露光する第2の工程と、前記第1
および第2のレジスト膜を現像し、前記第1および第2
のレジスト膜をパターン加工する第3の工程とを有す
る。
【0008】本発明の一態様においては、前記第2の工
程を繰り返して行う。
【0009】
【作用】本発明の半導体装置の製造方法は、第1のレジ
スト膜を選択的に露光し、第2のレジスト膜を同じマス
クを介して選択的に露光してから第1および第2のレジ
スト膜を現像するので、通常の膜厚よりも厚いレジスト
の微細パターンを形成することができる。
【0010】また、本発明の方法によると、レジスト塗
布装置(コーター)によってウェハ上に従来のステッパ
によって露光可能な膜厚のレジストを塗布し、ステッパ
によって露光を行った後、再びコーターによるレジスト
の塗布、ステッパによる露光を行い、必要であれば以降
も同様の工程を繰り返し、希望するレジスト膜厚に達し
てから現像装置(デベロッパ)によって現像を行うの
で、通常の膜厚よりも厚く形成されたレジストによる微
細パターンを得ることができる。
【0011】
【実施例】以下、本発明を一実施例につき図面を参照し
て説明する。
【0012】図1および図2は、本実施例により0.5
μmのライン・アンド・スペースを形成する工程を示す
断面図である。
【0013】まず、図1(a)に示すように、例えばD
−SPIN(商品名:大日本スクリーン社製)などのレ
ジスト塗布装置を用い、ウェハ11上に膜厚1.2μm
程度の第1層レジスト1を塗布する。第1層レジスト1
としては、例えばPFI−15(商品名:住友化学社
製)やiP−3300(商品名:東京応化工業社製)な
どを用いる。
【0014】次に、図1(b)に示すように、90℃の
プリベークを施した後、ウェハ11を例えばNSR(商
品名:ニコン社製)などの露光装置のステージに載せ
る。しかる後、パターン4が形成されたレチクル3をマ
スクとして、ウェハ11に光2を照射して第1回目の露
光を行う。このとき、0.5μmのライン・アンド・ス
ペースでの最適な露光量とフォーカスとを露光条件とし
て露光を行えば、良好なレジストパターンを得ることが
できる。この露光により、第1層レジスト1のパターン
4で被覆されていない部分だけが、現像液に対して溶け
るようになる。
【0015】次に、図1(c)に示すように、同様の方
法で、ウェハ11上の第1層レジスト1上にほぼこれと
同じ膜厚の第2層レジスト5を塗布する。この第2層レ
ジスト5は、第1層レジスト1と同じ材質でよい。
【0016】次に、図2(a)に示すように、90℃の
プリベークを施した後、ウェハ11を例えばNSR(商
品名:ニコン社製)などの露光装置のステージに載せ
る。しかる後、第1回目の露光で用いた、パターン4が
形成されたレチクル3をマスクとして、ウェハ11に光
2を照射して第2回目の露光を行う。このとき、第1回
目の露光時に用いたアラインメントマークを用いてレチ
クル3のアラインメントを行うことにより、第1回目の
露光でのパターンとずれることなく第2回目の露光を行
うことができる。この露光により、第2層レジスト5の
パターン4で被覆されていない部分だけが、現像液に対
して溶けるようになる。なお、露光マスクは第1回目の
露光で用いたものでなくとも、これと同じパターンを有
するものであればよい。
【0017】次に、図2(b)に示すように、110℃
程度の温度でポストエクスポージャーベークを行い、露
光されたレジストパターンの形状を整える。その後、現
像装置によって現像を行う。このときに用いる現像液と
しては、MS−2001(商品名:富士ハント社製)、
106剥離液(商品名:東京応化工業社製)、N370
(商品名:長瀬産業社製)、NMD(商品名:東京応化
工業社製)、または、AZリムーバー(商品名:ヘキス
トジャパン社製)などのアルカリ溶液がある。
【0018】このレジスト現像後、110℃程度の温度
でポストベークを行い、さらにUVベークを行った後に
得られる、第1層レジスト1および第2層レジスト5か
らなるレジストパターンは、0.5μmのライン・アン
ド・スペースでレジスト膜厚が2.4μm程度の微細な
パターンであった。
【0019】このように、本実施例では、既存のレジス
ト、レジスト塗布装置、露光装置および現像装置を組み
合わせて用いることにより、従来の方法で得られるより
も膜厚が大きい微細なレジストパターンを得ることがで
きるようになる。また、第2層レジスト5の上にさらに
第3層レジスト、第4層レジスト、……などを塗布して
露光してから現像を行うことにより、所望の膜厚のレジ
ストパターンを形成することもできる。
【0020】
【発明の効果】以上説明したように、本発明によると、
既存のレジストなどを用いて、従来の方法で得られるよ
りも膜厚が大きい微細なレジストパターンを得ることが
できるようになる。従って、低コストで半導体素子をさ
らに微細加工することが可能になり、半導体装置の高集
積化を図ることができる。
【図面の簡単な説明】
【図1】本発明の一実施例の半導体装置の製造方法を工
程順に示す断面図である。
【図2】本発明の一実施例の半導体装置の製造方法を工
程順に示す断面図である。
【符号の説明】
1 第1層レジスト 2 光 3 レチクル 4 パターン 5 第2層レジスト 11 ウェハ

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】 ウェハ上の全面に第1のレジスト膜を塗
    布した後、マスクを介して前記第1のレジスト膜を選択
    的に露光する第1の工程と、 前記第1のレジスト膜上に第2のレジスト膜を塗布した
    後、前記マスクまたはこれと同一パターンのマスクを介
    して少なくとも前記第2のレジスト膜を選択的に露光す
    る第2の工程と、 前記第1および第2のレジスト膜を現像し、前記第1お
    よび第2のレジスト膜をパターン加工する第3の工程と
    を有することを特徴とする半導体装置の製造方法。
  2. 【請求項2】 前記第2の工程を繰り返して行うことを
    特徴とする請求項1に記載の半導体装置の製造方法。
JP7188252A 1995-06-30 1995-06-30 半導体装置の製造方法 Withdrawn JPH0915869A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7188252A JPH0915869A (ja) 1995-06-30 1995-06-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7188252A JPH0915869A (ja) 1995-06-30 1995-06-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0915869A true JPH0915869A (ja) 1997-01-17

Family

ID=16220446

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7188252A Withdrawn JPH0915869A (ja) 1995-06-30 1995-06-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0915869A (ja)

Similar Documents

Publication Publication Date Title
KR970007173B1 (ko) 미세패턴 형성방법
JP2007053403A (ja) リソグラフ方法
US20030228754A1 (en) Fabrication method for semiconductor hole
JP3912949B2 (ja) フォトマスクの形成方法及び半導体装置の製造方法
JP4613364B2 (ja) レジストパタン形成方法
KR100907887B1 (ko) 하프톤형 위상 시프트 마스크의 제조방법
JPH0915869A (ja) 半導体装置の製造方法
JP3475309B2 (ja) 位相シフトフォトマスクの製造方法
KR101168393B1 (ko) 이중 노광 공정을 이용한 미세 패턴 형성 방법
JP2693805B2 (ja) レチクル及びこれを用いたパターン形成方法
US6156480A (en) Low defect thin resist processing for deep submicron lithography
JP3241809B2 (ja) 位相シフト層を有するフォトマスクの製造方法
JPH04291345A (ja) パターン形成方法
KR0138066B1 (ko) 위상반전마스크 제작 방법
JPH09213609A (ja) 半導体装置の製造方法
JPH10312994A (ja) 半導体装置の製造方法
JP2985884B1 (ja) 半導体装置の製造方法
KR100365751B1 (ko) 반도체소자의콘택홀형성방법
JPH0831717A (ja) レジストパターンの形成方法
KR0126878B1 (ko) 크롬마스크를 이용한 하프-톤 마스크 제작방법
KR20000045425A (ko) 반도체 소자의 미세패턴 형성방법
JP3243904B2 (ja) レジストパターンの形成方法
KR100358161B1 (ko) 반도체소자제조방법
JPH09129604A (ja) 半導体装置の微細パターンの形成方法
JPH04283916A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20020903