JPH04283916A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH04283916A JPH04283916A JP3047917A JP4791791A JPH04283916A JP H04283916 A JPH04283916 A JP H04283916A JP 3047917 A JP3047917 A JP 3047917A JP 4791791 A JP4791791 A JP 4791791A JP H04283916 A JPH04283916 A JP H04283916A
- Authority
- JP
- Japan
- Prior art keywords
- pattern
- exposure
- photoresist
- exposed
- resist pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 14
- 238000004519 manufacturing process Methods 0.000 title claims description 4
- 229920002120 photoresistant polymer Polymers 0.000 claims abstract description 17
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000000034 method Methods 0.000 abstract description 20
- 239000002184 metal Substances 0.000 abstract description 12
- 238000001459 lithography Methods 0.000 abstract 1
- 238000005259 measurement Methods 0.000 abstract 1
- 238000007740 vapor deposition Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
Classifications
-
- G—PHYSICS
- G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
- G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
- G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
- G03F7/70—Microphotolithographic exposure; Apparatus therefor
- G03F7/70425—Imaging strategies, e.g. for increasing throughput or resolution, printing product fields larger than the image field or compensating lithography- or non-lithography errors, e.g. proximity correction, mix-and-match, stitching or double patterning
- G03F7/70466—Multiple exposures, e.g. combination of fine and coarse exposures, double patterning or multiple exposures for printing a single feature
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の製造方法
に係り、特にＴ型形状のレジストパタ−ンを形成するた
めのフォトレジストの露光方法に関するものである。
に係り、特にＴ型形状のレジストパタ−ンを形成するた
めのフォトレジストの露光方法に関するものである。
【０００２】
【従来の技術】図３（ａ），（ｂ）は従来のフォトレジ
ストの露光方法を示す工程図である。すなわち、図３（
ａ）に示すように、半導体基板１上にフォトレジスト２
を塗布し、マスク設計上の寸法に露光する。この場合の
露光方法としては、縮小投影露光法（以下、ステッパと
略す）が用いられる。この露光の際、その焦点３をレジ
スト膜厚の中心付近に合せる。その後、現像すると図３
（ｂ）に示すように、所望のレジストパタ−ンが得られ
る。
ストの露光方法を示す工程図である。すなわち、図３（
ａ）に示すように、半導体基板１上にフォトレジスト２
を塗布し、マスク設計上の寸法に露光する。この場合の
露光方法としては、縮小投影露光法（以下、ステッパと
略す）が用いられる。この露光の際、その焦点３をレジ
スト膜厚の中心付近に合せる。その後、現像すると図３
（ｂ）に示すように、所望のレジストパタ−ンが得られ
る。
【０００３】上記露光の際の焦点３を、およそフォトレ
ジスト２厚の中心付近に設定すると、レンズ特性と光源
の波長に対応した焦点深度の分が感光され、現像により
レチクルマスクに対応したパタ−ンが解像される。４は
その感光部を示す。
ジスト２厚の中心付近に設定すると、レンズ特性と光源
の波長に対応した焦点深度の分が感光され、現像により
レチクルマスクに対応したパタ−ンが解像される。４は
その感光部を示す。
【０００４】上記のように形成されたレジストパタ−ン
をマスクにして図４（ａ）に示すように、金属６を蒸着
等により形成した後、リフトオフ法により不要の金属６
を除去することによって図４（ｂ）に示す金属パタ−ン
が得られる。
をマスクにして図４（ａ）に示すように、金属６を蒸着
等により形成した後、リフトオフ法により不要の金属６
を除去することによって図４（ｂ）に示す金属パタ−ン
が得られる。
【０００５】
【発明が解決しようとする課題】従来の露光方法は、以
上のようにして行われているため、現像後のレジスト断
面は、ほぼ垂直パタ−ン（図３（ｂ））となり、その後
、金属６の蒸着，リフトオフ法で金属６をパタ−ニング
すると、図４（ｂ）のような台形パタ−ンとなる。この
台形パタ−ンは微細化が進むと、断面積が小さくなるた
め、このパタ−ンの配線抵抗が大きくなってしまうとい
う問題点があった。
上のようにして行われているため、現像後のレジスト断
面は、ほぼ垂直パタ−ン（図３（ｂ））となり、その後
、金属６の蒸着，リフトオフ法で金属６をパタ−ニング
すると、図４（ｂ）のような台形パタ−ンとなる。この
台形パタ−ンは微細化が進むと、断面積が小さくなるた
め、このパタ−ンの配線抵抗が大きくなってしまうとい
う問題点があった。
【０００６】本発明は、上記のような問題点を解消する
ためになされたもので、フォトレジストの露光断面をＴ
型形状にすることで、断面積が大きく、基板接触面積の
小さいＴ型形状のレジストパタ−ンを形成することを目
的とする。
ためになされたもので、フォトレジストの露光断面をＴ
型形状にすることで、断面積が大きく、基板接触面積の
小さいＴ型形状のレジストパタ−ンを形成することを目
的とする。
【０００７】
【課題を解決するための手段】本発明に係る半導体装置
の製造方法は、半導体基板上に塗布されたフォトレジス
トの厚み方向の中心より上部に焦点を合せて露光する第
１の露光工程と、前記半導体基板側の未露光部を厚み方
向の中心より下部に焦点を合せて露光する第２の露光工
程とからなるものである。
の製造方法は、半導体基板上に塗布されたフォトレジス
トの厚み方向の中心より上部に焦点を合せて露光する第
１の露光工程と、前記半導体基板側の未露光部を厚み方
向の中心より下部に焦点を合せて露光する第２の露光工
程とからなるものである。
【０００８】
【作用】本発明による露光方法においては、第１の露光
工程では感光部がレジスト厚に対し表面側のみ感光させ
るように焦点を合せて露光を行い、第２の露光工程では
第１の露光工程で感光されていない半導体基板側の未露
光部に焦点を合せて露光することで、現像後のレジスト
パタ−ンが上に広く下に狭いＴ型形状となる。
工程では感光部がレジスト厚に対し表面側のみ感光させ
るように焦点を合せて露光を行い、第２の露光工程では
第１の露光工程で感光されていない半導体基板側の未露
光部に焦点を合せて露光することで、現像後のレジスト
パタ−ンが上に広く下に狭いＴ型形状となる。
【０００９】
【実施例】以下、本発明の一実施例を図について説明す
る。図１（ａ）〜（ｃ）は本発明の露光方法の一実施例
を示す工程断面図である。図１において、図３，図４と
同一符号は同じものを示しているが、図１（ａ）ではフ
ォトレジスト２内の焦点３の位置を任意に設定すること
で、フォトレジスト２内の基板側に未露光部５をつくる
ようにしたものである。
る。図１（ａ）〜（ｃ）は本発明の露光方法の一実施例
を示す工程断面図である。図１において、図３，図４と
同一符号は同じものを示しているが、図１（ａ）ではフ
ォトレジスト２内の焦点３の位置を任意に設定すること
で、フォトレジスト２内の基板側に未露光部５をつくる
ようにしたものである。
【００１０】次に、上記の露光工程について図１（ａ）
〜（ｃ）を参照して説明する。まず、第１の露光工程で
は図１（ａ）に示すように、焦点３をずらし、フォトレ
ジスト２の上部のみが感光されるように露光する。この
時、いわゆるピンボケの状態とし、パタ−ンは本来のマ
スクパタ−ンに比べ、大きい領域が露光されるようにす
る。次に、再度第２の露光工程により露光を行う。すな
わち、第２の露光工程では第１の露光工程で感光されて
いない未露光部５に焦点３を合せ露光する。その後、現
像を行うと、図１（ｃ）に示すように、レジストパタ−
ン断面はＴ型形状となる。この第２の露光工程では、感
光すべきレジスト厚は、第１の露光工程ですでにフォト
レジスト２の一部は感光されているので、従来に比べ薄
くなっている。したがって、焦点深度の浅い条件で露光
できるため、従来に比べ高解像度でパタ−ニングできる
。上記のレジストパタ−ンを用いて蒸着（図２（ａ））
，リフトオフ（図２（ｂ））を行うと、基板接触面は小
さく、断面積の大きなＴ型形状の金属パタ−ンが半導体
基板１上に形成できる。このようなレジストパタ−ンを
、例えばＦＥＴのゲ−トに用いれば、ゲ−ト長が短く、
かつゲ−ト配線抵抗の小さいＦＥＴが実現でき、高速化
，高周波化といった素子特性の向上が図れる。
〜（ｃ）を参照して説明する。まず、第１の露光工程で
は図１（ａ）に示すように、焦点３をずらし、フォトレ
ジスト２の上部のみが感光されるように露光する。この
時、いわゆるピンボケの状態とし、パタ−ンは本来のマ
スクパタ−ンに比べ、大きい領域が露光されるようにす
る。次に、再度第２の露光工程により露光を行う。すな
わち、第２の露光工程では第１の露光工程で感光されて
いない未露光部５に焦点３を合せ露光する。その後、現
像を行うと、図１（ｃ）に示すように、レジストパタ−
ン断面はＴ型形状となる。この第２の露光工程では、感
光すべきレジスト厚は、第１の露光工程ですでにフォト
レジスト２の一部は感光されているので、従来に比べ薄
くなっている。したがって、焦点深度の浅い条件で露光
できるため、従来に比べ高解像度でパタ−ニングできる
。上記のレジストパタ−ンを用いて蒸着（図２（ａ））
，リフトオフ（図２（ｂ））を行うと、基板接触面は小
さく、断面積の大きなＴ型形状の金属パタ−ンが半導体
基板１上に形成できる。このようなレジストパタ−ンを
、例えばＦＥＴのゲ−トに用いれば、ゲ−ト長が短く、
かつゲ−ト配線抵抗の小さいＦＥＴが実現でき、高速化
，高周波化といった素子特性の向上が図れる。
【００１１】
【発明の効果】以上説明したように、本発明によれば、
焦点位置の異なる第１の露光工程と第２の露光工程によ
り同一場所で２回の露光を行うことで、レジスト解像後
の断面形状がＴ型のレジストパタ−ンが形成できる。こ
のレジストパタ−ンを用いればリフトオフ法により、半
導体基板上に配線抵抗の小さいＴ型断面形状の金属パタ
−ンを得ることができる。
焦点位置の異なる第１の露光工程と第２の露光工程によ
り同一場所で２回の露光を行うことで、レジスト解像後
の断面形状がＴ型のレジストパタ−ンが形成できる。こ
のレジストパタ−ンを用いればリフトオフ法により、半
導体基板上に配線抵抗の小さいＴ型断面形状の金属パタ
−ンを得ることができる。
【図１】本発明の一実施例を示す工程断面図である。
【図２】図１のレジストパタ−ンを用いて金属パタ−ン
を形成する工程を示す断面図である。
を形成する工程を示す断面図である。
【図３】従来の露光工程を示す断面図である。
【図４】第３図のレジストパタ−ンを用いて金属パタ−
ンを形成する工程を示す断面図である。
ンを形成する工程を示す断面図である。
１ 半導体基板
２ フォトレジスト
３ 焦点
４ 感光部
５ 未露光部
６ 金属
Claims (1)
- 【請求項１】半導体基板上に塗布されたフォトレジスト
の基板側の一部が感光されない厚み方向の中心より上部
の位置に焦点を合せて露光する第１の露光工程と、その
後、厚み方向の中心より下部の位置に焦点を合せて前記
第１の露光工程で残った前記フォトレジストの未露光部
を前記第１の露光工程の寸法より小さなパタ−ンに露光
する第２の露光工程とからなり、前記第１，第２の露光
工程による露光を行うことにより、前記フォトレジスト
にＴ型形状のパタ−ンを形成することを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3047917A JPH04283916A (ja) | 1991-03-13 | 1991-03-13 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3047917A JPH04283916A (ja) | 1991-03-13 | 1991-03-13 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04283916A true JPH04283916A (ja) | 1992-10-08 |
Family
ID=12788721
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3047917A Pending JPH04283916A (ja) | 1991-03-13 | 1991-03-13 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04283916A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06252021A (ja) * | 1993-02-25 | 1994-09-09 | Nec Corp | 投影露光方法および装置 |
-
1991
- 1991-03-13 JP JP3047917A patent/JPH04283916A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06252021A (ja) * | 1993-02-25 | 1994-09-09 | Nec Corp | 投影露光方法および装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2011199321A (ja) | リソグラフ方法 | |
| JP2980580B2 (ja) | フォトマスクおよび電子コンポーネントの製造方法 | |
| JP4613364B2 (ja) | レジストパタン形成方法 | |
| JPH06163365A (ja) | 半導体装置の製造方法 | |
| US20030039893A1 (en) | Exposed phase edge mask method for generating periodic structures with subwavelength feature | |
| JPH05326358A (ja) | 微細パターン形成方法 | |
| JP2798796B2 (ja) | パターン形成方法 | |
| JP2000056469A (ja) | レジストパターンの形成方法 | |
| US6027865A (en) | Method for accurate patterning of photoresist during lithography process | |
| JPH04283916A (ja) | 半導体装置の製造方法 | |
| CN1175788A (zh) | 在半导体晶片上形成光刻胶图形的方法 | |
| JPH0664337B2 (ja) | 半導体集積回路用ホトマスク | |
| JPH0817703A (ja) | パターン形成方法 | |
| JP2000082650A (ja) | 投影露光方法 | |
| KR100239435B1 (ko) | 반도체 소자의 제조 방법 | |
| KR100623613B1 (ko) | 단차를 갖는 포토마스크 제작방법 | |
| JP2985884B1 (ja) | 半導体装置の製造方法 | |
| JPH05347244A (ja) | レジストパターン形成方法 | |
| JPS62265723A (ja) | レジスト露光方法 | |
| JPH05205990A (ja) | パターン形成方法 | |
| JPS6370425A (ja) | 微細パタ−ン形成方法 | |
| JPH0915869A (ja) | 半導体装置の製造方法 | |
| KR970013064A (ko) | 반도체소자의 미세패턴 형성방법 | |
| JPS5825234A (ja) | レジストパタ−ンの形成方法 | |
| JPH06349724A (ja) | 半導体装置の製造方法 |