JPH09154036A - 映像信号処理装置及び垂直同期信号安定化回路 - Google Patents

映像信号処理装置及び垂直同期信号安定化回路

Info

Publication number
JPH09154036A
JPH09154036A JP33786895A JP33786895A JPH09154036A JP H09154036 A JPH09154036 A JP H09154036A JP 33786895 A JP33786895 A JP 33786895A JP 33786895 A JP33786895 A JP 33786895A JP H09154036 A JPH09154036 A JP H09154036A
Authority
JP
Japan
Prior art keywords
signal
circuit
vertical synchronizing
standard
counter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP33786895A
Other languages
English (en)
Inventor
Akira Arimizu
明 有水
Hiroshi Numata
博 沼田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP33786895A priority Critical patent/JPH09154036A/ja
Publication of JPH09154036A publication Critical patent/JPH09154036A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Synchronizing For Television (AREA)

Abstract

(57)【要約】 【課題】本発明は、映像信号処理装置及び垂直同期信号
安定化回路において、入力信号検出手段の数の削減及び
共有化によつて回路構成を簡略化し得るようにする。 【解決手段】クロツクに応じてカウントするカウント手
段と、カウント手段からのタイミングパルスを入力し、
当該タイミングパルスに応じて、垂直同期信号追従範囲
の処理モードと無信号時の処理モードとを切替える入力
信号検出手段と、第1の標準信号を受信した際に、第2
の標準信号に準ずるように制御する制御信号をカウント
手段に出力する制御手段を設ける。

Description

【発明の詳細な説明】
【0001】
【目次】以下の順序で本発明を説明する。 発明の属する技術分野 従来の技術(図4) 発明が解決しようとする課題 課題を解決するための手段 発明の実施の形態(図1〜図3) 発明の効果
【0002】
【発明の属する技術分野】本発明は映像信号処理装置及
び垂直同期信号安定化回路に関し、特に複数の標準信号
を受信するものに適用して好適である。
【0003】
【従来の技術】従来、多放送方式を受信する映像信号処
理装置に用いられ、50〔Hz〕と60〔Hz〕の2つの標準信
号を受信し、標準信号入力時の垂直同期信号の欠落やノ
イズの対処、弱電界受信やVTR特殊再生時の標準信号
以外の信号のノイズや欠落に対して安定した同期追従を
行う処理、無信号時の同期信号の補間処理を行う垂直同
期信号安定化回路として、例えば図4に示すように50
〔Hz〕と60〔Hz〕の2つの標準信号を受信する垂直同期
信号安定化回路1が用いられている。この垂直同期信号
安定化回路1には、50〔Hz〕用の入力信号検出ウインド
ウ2aと、60〔Hz〕用の入力信号検出ウインドウ2bが
設けられており、当該入力信号検出ウインドウ2a及び
2bは、 2fH カウンタ3から出力されるタイミングパ
ルスTPと垂直同期信号S1をそれぞれ入力し、これに
応じた出力信号S2及びS3を、信号状態検出回路4、
ゲート5及び50〔Hz〕/60〔Hz〕判別回路6のそれぞれ
に送出するようになされている。
【0004】信号状態検出回路4からの出力信号S4は
同期信号処理モードを切り替えるためのモード切り替え
回路7を介してゲート5へと出力され、当該ゲート5か
ら送出される出力信号V−Pulse の一部は、リセツト信
号S5としてカウンタ3に入力される。さらに、50〔H
z〕/60〔Hz〕判別回路6は、判別情報を含ませた判別
信号S6を送出するようになされている。
【0005】
【発明が解決しようとする課題】ところで、上述の構成
によれば、同期信号処理モードを切り替えるために、各
入力信号検出ブロツクには50〔Hz〕用及び60〔Hz〕用の
入力信号検出ウインドウ2a及び2bがそれぞれ必要で
あつた。このため、垂直同期信号安定化回路の規模が大
きくなると共に、当該回路構成が複雑になつてしまう問
題があつた。また、上述のことにより50〔Hz〕/60〔H
z〕判別機能付きの垂直同期信号安定化回路1はハイエ
ンドテレビ用となつているため、ローエンドテレビ用に
することは困難であるという問題があつた。
【0006】本発明は以上の点を考慮してなされたもの
で、入力信号検出ウインドウ数の削減及び共有化によつ
て回路構成を簡略化し得る映像信号処理装置及び垂直同
期信号安定化回路を提案しようとするものである。
【0007】
【課題を解決するための手段】かかる課題を解決するた
め本発明においては、第1及び第2の標準信号を受信す
る映像信号処理装置において、クロツクに応じてカウン
トするカウント手段と、カウント手段からのタイミング
パルスから信号検出ウインドウを生成する手段と、入力
信号と検出ウインドウの位置に応じて、垂直同期信号追
従範囲の処理モードと無信号時の処理モードとを切替え
る入力信号検出手段と、第1の標準信号を受信した際
に、第2の標準信号に準ずるように制御する制御信号を
カウント手段に出力する制御手段でなる垂直同期信号安
定化回路を設ける。
【0008】また第1及び第2の標準信号を受信する垂
直同期信号安定化回路において、クロツクに応じてカウ
ントするカウント手段と、カウント手段からのタイミン
グパルスから信号検出ウインドウを生成する手段と、入
力信号と検出ウインドウの位置に応じて、垂直同期信号
追従範囲の処理モードと無信号時の処理モードとを切替
える入力信号検出手段と、第1の標準信号を受信した
際、第2の標準信号に準ずるように制御する制御信号を
カウント手段に出力する制御手段とを設ける。
【0009】第1及び第2の標準信号を受信する映像信
号処理装置において、入力信号と信号検出ウインドウと
の位置に応じて、垂直同期信号追従範囲の処理モードと
無信号時の処理モードとを切替える入力信号検出手段を
備え、第1の標準信号を受信した際に、第2の標準信号
に準ずるようにカウント手段を制御する垂直同期信号安
定化回路を設けることにより、入力信号検出手段の数の
削減及び共有化によつて回路構成を簡略化し得る。
【0010】また第1及び第2の標準信号を受信する垂
直同期信号安定化回路において、入力信号と信号検出ウ
インドウとの位置に応じて、垂直同期信号追従範囲の処
理モードと無信号時の処理モードとを切替える入力信号
検出手段と、第1の標準信号を受信した際、第2の標準
信号に準ずるようにカウント手段を制御する制御手段と
を設けることにより、入力信号検出手段の数の削減及び
共有化によつて回路構成を簡略化し得る。
【0011】
【発明の実施の形態】以下図面について、本発明の一実
施例を詳述する。
【0012】図4との対応部分に同一符号を付した図1
においては、本発明の一実施例における垂直同期信号安
定化回路10の全体構成を示す。垂直同期信号安定化回
路10は、50〔Hz〕/60〔Hz〕用の入力信号検出ウイン
ドウ11、当該ウインドウ11からの出力信号S10が
50〔Hz〕/60〔Hz〕のどちらであるかを判別する判別回
路12、50〔Hz〕受信時のみカウンタ3をリセツトさせ
る制御信号S11をカウンタ3に出力するリセツト回路
13等で構成されている。
【0013】入力信号検出ウインドウ11は、 2fH
ウンタ3から出力されるタイミングパルスTPと垂直同
期信号S1をそれぞれ入力するようになされている。ま
た、入力信号検出ウインドウ11からの出力信号S10
の送出先である信号状態検出回路4、ゲート5及び50
〔Hz〕/60〔Hz〕判別回路12が、それぞれ入力信号検
出ウインドウ11に接続されている。この信号状態検出
回路4はモード切り替え回路7を介してゲート5に接続
されている。さらに、カウンタ3からのタイミングパル
スTP、ゲート5からのV−Pulse 及び50〔Hz〕/60
〔Hz〕判別回路12からの判別信号S14を入力し、当
該3つの入力信号に応じて制御信号S11をカウンタ3
に出力するリセツト回路13が接続されている。
【0014】ここで図2(A)〜(D)に60〔Hz〕と50
〔Hz〕の垂直同期信号及び標準信号を示す。この図か
ら、50〔Hz〕標準信号周期は 312.5H、60〔Hz〕標準信
号周期は 262.5Hであるため、50〔Hz〕標準信号周期は
60〔Hz〕標準信号周期より水平同期信号50個分(=50H
分)長いことがわかる。このため、図1に示した垂直同
期信号安定化回路10のように、50〔Hz〕動作時のカウ
ンタ3には、ゲート5から出力されるV−Pulse から50
Hカウントした時点でカウンタ3のカウント数をリセツ
トさせるリセツト回路13が接続されている。
【0015】次に、リセツト回路13の構成を図3に示
す。このリセツト回路13は、フリツプフロツプ回路1
4と2つのAND回路15a、15bで構成されてい
る。まずAND回路15aは、カウンタ3から出力され
るタイミングパルスTPとフリツプフロツプ回路14か
らの出力信号S12とを入力し、当該2信号に応じた論
理積を、フリツプフロツプ回路14及びAND回路15
bへと出力するようになされている。フリツプフロツプ
回路14は、AND回路15aからの出力信号S13と
ゲート5から出力されるV−Pulse とをそれぞれ入力
し、AND回路15aへと出力信号を送出するようにな
されている。また、AND回路15bは、AND回路1
5aの出力信号S13と50〔Hz〕/60〔Hz〕判別回路1
2から出力される判別信号S14とを入力することによ
り、リセツト信号S11をカウンタ3に出力するように
なされている。このリセツト回路13は、50〔Hz〕動作
時において、カウンタ3から入力信号検出ウインドウ1
1へ出力されるタイミングパルスTPを50H遅らせるよ
うになされている。
【0016】以上の構成において、まず、本発明の垂直
同期信号安定化回路10の入力信号検出ウインドウ11
に60〔Hz〕の垂直同期信号が入力した場合について述べ
る。60〔Hz〕の垂直同期信号は、図2(A)に示したよ
うに、60〔Hz〕標準信号周期は 262.5Hである。入力信
号検出ウインドウ11を介して送出される出力信号S1
0は、50〔Hz〕/60〔Hz〕判別回路12によつて、60
〔Hz〕の垂直同期信号が入力されていると判断される。
この結果に基づたリセツト回路13からのリセツト信号
S11とゲート5からのV−Pulse によつて、60〔Hz〕
標準信号周期である 262.5Hカウントした時点でリセツ
トされる。
【0017】次に、入力信号検出ウインドウ11に50
〔Hz〕の垂直同期信号が入力した場合について述べる。
50〔Hz〕の垂直同期信号は、図2に示したように、50
〔Hz〕標準信号周期は 312.5H、60〔Hz〕標準信号周期
は 262.5Hであるため、50〔Hz〕標準信号周期は60〔H
z〕標準信号周期より水平同期信号50個分(=50H分)
長い。入力信号検出ウインドウ11を介して送出される
出力信号S10は、50〔Hz〕/60〔Hz〕判別回路12に
よつて50〔Hz〕の垂直同期信号が入力されていると判断
され、判別信号S14がリセツト回路13へと出力され
る。ここで、リセツト回路13には、カウンタ3から出
力されるタイミングパルスTP及びゲート5からのV−
Pulse が入力される。
【0018】リセツト回路13に入力された3信号のう
ち、カウンタ3から出力されたタイミングパルスTP
は、AND回路15aへと出力される。このAND回路
15aは、タイミングパルスTPと共にフリツプフロツ
プ回路14からの出力信号S12が入力され、当該2信
号に応じた論理積をフリツプフロツプ回路14及びAN
D回路15bへとそれぞれ出力する。また、フリツプフ
ロツプ回路14は、AND回路15aからの出力信号S
13とゲート5から出力されるV−Pulse とをそれぞれ
入力し、AND回路15aへと出力信号を送出する。さ
らに、AND回路15bは、AND回路15aの出力信
号S13と判別回路12から出力される50〔Hz〕と判断
された判別信号S14とを入力する。このとき当該2信
号の論理積によつて得られたリセツト信号S11をカウ
ンタ3に出力する。
【0019】カウンタ3では、リセツト信号S11と共
にV−Pulse を入力する。このリセツト信号S11は、
ゲート5から出力されるV−Pulse から50Hカウントし
た時点でカウンタ3のカウント数をリセツトし、この
後、カウンタ3で 262.5H(すなわち 312.5H−50H)
カウントした時点において再びカウント数がリセツトさ
れる。
【0020】このリセツト回路13は、50〔Hz〕動作時
において、カウンタ3から入力信号検出ウインドウ11
へ出力されるタイミングパルスTPを50H遅らせること
により、入力信号検出ウインドウ11がすべて50Hシフ
トするので50〔Hz〕標準信号に対するウインドウの位相
と幅が、60〔Hz〕動作時と同等に保たれる。このため、
入力信号検出ウインドウ11を50〔Hz〕/60〔Hz〕で共
有できる。
【0021】以上の構成によれば、60〔Hz〕と50〔Hz〕
の標準信号は図2に示すように、50〔Hz〕標準信号周期
より水平同期信号50個(=50H)分長い。従つて図1に
示すように、50〔Hz〕動作時カウンタがV−Pulse から
50Hカウントした時点で一度2fH カウンタ3をリセツ
トさせるリセツト回路13を設け、カウンタ3から入力
信号検出ウインドウ11へのタイミングパルスTPを50
〔Hz〕動作時に50H遅らせることにより、入力信号検出
ウインドウ11がすべて50Hシフトし、50〔Hz〕標準信
号に対するウインドウの位相と幅が、60〔Hz〕動作時と
同じに保たれる。このため、入力信号検出ウインドウ1
1を50〔Hz〕/60〔Hz〕で共有できる。よつて、従来に
比して、垂直同期信号安定化回路の素子数を削減でき、
かつ当該回路構成を簡略化することができる。
【0022】また、当該垂直同期信号安定化回路は、回
路素子数の削減に伴い、従来ハイエンドテレビ用であつ
た50〔Hz〕/60〔Hz〕判別機能付き垂直同期信号安定化
回路をローエンドテレビ用に用いることができる。
【0023】なお上述の実施例においては、リセツト回
路13からのリセツト信号S11によつてカウント数を
リセツトされるカウンタ3を用いるものについて述べた
が、本発明はこれに限らず、カウンタにプリカウンタを
設け、当該プリカウンタタを50〔Hz〕/60〔Hz〕判別結
果によりオン/オフするようにしても同様の効果を得る
ことができる。
【0024】また上述の実施例においては、 50〔Hz〕
動作時カウンタがV−Pulse から50Hカウントした時点
で一度 2fH カウンタ3をリセツトさせるリセツト回路
13を設け、カウンタ3から入力信号検出ウインドウ1
1へのタイミングパルスTPを50〔Hz〕動作時に50H遅
らせる垂直同期信号安定化回路について述べたが、本発
明はこれに限らず、上述の垂直同期信号安定化回路を含
んだ構成でなる映像信号処理装置にも適用でき、同様の
効果を得ることができる。
【0025】さらに上述の実施例においては、60〔Hz〕
と50〔Hz〕の標準信号を用いるものについて述べたが、
本発明はこれに限らず、60〔Hz〕と50〔Hz〕以外の標準
信号を用いるものでも良い。
【0026】
【発明の効果】上述のように本発明によれば、入力信号
と信号検出ウインドウとの位置に応じて、垂直同期信号
追従範囲の処理モードと無信号時の処理モードとを切替
える入力信号検出手段を備え、第1の標準信号を受信し
た際に、第2の標準信号に準ずるようにカウント手段を
制御する垂直同期信号安定化回路を設けることにより、
入力信号検出手段の数の削減及び共有化によつて回路構
成を簡略化し得る映像信号処理装置を実現できる。
【0027】また本発明によれば、第1及び第2の標準
信号を受信する垂直同期信号安定化回路において、入力
信号と信号検出ウインドウとの位置に応じて、垂直同期
信号追従範囲の処理モードと無信号時の処理モードとを
切替える入力信号検出手段と、第1の標準信号を受信し
た際、第2の標準信号に準ずるようにカウント手段を制
御する制御手段とを設けることにより、入力信号検出手
段の数の削減及び共有化によつて回路構成を簡略化し得
る垂直同期信号安定化回路を実現できる。
【図面の簡単な説明】
【図1】本発明の垂直同期信号安定化回路の構成を示す
略線図である。
【図2】垂直同期信号と50〔Hz〕/60〔Hz〕標準ウイン
ドウの説明に供する略線図である。
【図3】リセツト回路の構成例を示す略線図である。
【図4】従来の垂直同期信号安定化回路の構成を示す略
線図である。
【符号の説明】
1、10……垂直同期信号安定化回路、2a、2b、1
1……入力信号検出ウインドウ、3…… 2fH カウン
タ、4……信号状態検出回路、5……ゲート、6、12
……50〔Hz〕/60〔Hz〕判別回路、7……モード切り替
え回路、13……リセツト回路。

Claims (4)

    【特許請求の範囲】
  1. 【請求項1】第1及び第2の標準信号を受信する映像信
    号処理装置において、 クロツクに応じてカウントするカウント手段と、 上記カウント手段からのタイミングパルスを入力し、当
    該タイミングパルスに応じて、垂直同期信号追従範囲の
    処理モードと無信号時の処理モードとを切替える入力信
    号検出手段と、 上記第1の標準信号を受信した際、上記第2の標準信号
    に準ずるように制御する制御信号を上記カウント手段に
    出力する制御手段でなる垂直同期信号安定化回路を具え
    ることを特徴とする映像信号処理装置。
  2. 【請求項2】上記第1及び第2の標準信号は、 50〔Hz〕及び60〔Hz〕であることを特徴とする請求項1
    に記載の映像信号処理装置。
  3. 【請求項3】第1及び第2の標準信号を受信する垂直同
    期信号安定化回路において、 クロツクに応じてカウントするカウント手段と、 上記カウント手段からのタイミングパルスを入力し、当
    該タイミングパルスに応じて、垂直同期信号追従範囲の
    処理モードと無信号時の処理モードとを切替える入力信
    号検出手段と、 上記第1の標準信号を受信した際、上記第2の標準信号
    に準ずるように制御する制御信号を上記カウント手段に
    出力する制御手段とを具えることを特徴とする垂直同期
    信号安定化回路。
  4. 【請求項4】上記第1及び第2の標準信号は、 50〔Hz〕及び60〔Hz〕であることを特徴とする請求項3
    に記載の垂直同期信号安定化回路。
JP33786895A 1995-11-30 1995-11-30 映像信号処理装置及び垂直同期信号安定化回路 Pending JPH09154036A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP33786895A JPH09154036A (ja) 1995-11-30 1995-11-30 映像信号処理装置及び垂直同期信号安定化回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP33786895A JPH09154036A (ja) 1995-11-30 1995-11-30 映像信号処理装置及び垂直同期信号安定化回路

Publications (1)

Publication Number Publication Date
JPH09154036A true JPH09154036A (ja) 1997-06-10

Family

ID=18312750

Family Applications (1)

Application Number Title Priority Date Filing Date
JP33786895A Pending JPH09154036A (ja) 1995-11-30 1995-11-30 映像信号処理装置及び垂直同期信号安定化回路

Country Status (1)

Country Link
JP (1) JPH09154036A (ja)

Similar Documents

Publication Publication Date Title
US4860098A (en) Video discrimination between different video formats
JPH0795444A (ja) 垂直同期回路
JPH09154036A (ja) 映像信号処理装置及び垂直同期信号安定化回路
JPH031760A (ja) 受信テレビジョン信号再生装置
JPH0969965A (ja) 垂直同期信号安定化回路、集積回路及びテレビジヨン信号処理装置
US4845563A (en) Vertical driving pulse generating circuit
JP3439020B2 (ja) 垂直同期回路及びタイミングコントローラ
JP3209741B2 (ja) 同期装置
EP0290183B1 (en) Pal video signal processing device
KR0145891B1 (ko) 시스템 디텍터를 내장한 색신호 처리 집적회로
JP2865441B2 (ja) 垂直同期信号検出回路およびそれを利用したオンスクリーン表示回路
JP2714221B2 (ja) テレビジョン方式判別装置
JP2578686B2 (ja) Muse信号受信機
JP3876794B2 (ja) 垂直同期信号処理回路
JPH1188720A (ja) 同期信号生成装置およびそれを用いたフィールド判定装置
JP3011450B2 (ja) 垂直同期周波数判別回路
JPH0514831A (ja) フイールド周波数判別回路
JPH08251445A (ja) 弱電界検出回路
JPH06164976A (ja) 垂直同期装置
JPH0630295A (ja) 映像信号の同期回路
JPH02202778A (ja) 垂直同期回路
JPH01103090A (ja) 水平同期発生回路
JPH0211065A (ja) フィールド判定回路
JPH07298090A (ja) 同期取り込み回路
JPH04150477A (ja) 同期判定回路