JPH09149657A - インバータ装置 - Google Patents

インバータ装置

Info

Publication number
JPH09149657A
JPH09149657A JP7324083A JP32408395A JPH09149657A JP H09149657 A JPH09149657 A JP H09149657A JP 7324083 A JP7324083 A JP 7324083A JP 32408395 A JP32408395 A JP 32408395A JP H09149657 A JPH09149657 A JP H09149657A
Authority
JP
Japan
Prior art keywords
voltage
phase
inverter
neutral point
time
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP7324083A
Other languages
English (en)
Inventor
Tetsuya Matsumoto
哲也 松本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toyo Electric Manufacturing Ltd
Original Assignee
Toyo Electric Manufacturing Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toyo Electric Manufacturing Ltd filed Critical Toyo Electric Manufacturing Ltd
Priority to JP7324083A priority Critical patent/JPH09149657A/ja
Publication of JPH09149657A publication Critical patent/JPH09149657A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H02GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02MAPPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M7/00Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
    • H02M7/42Conversion of dc power input into ac power output without possibility of reversal
    • H02M7/44Conversion of dc power input into ac power output without possibility of reversal by static converters
    • H02M7/48Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M7/483Converters with outputs that each can have more than two voltages levels
    • H02M7/4833Capacitor voltage balancing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Inverter Devices (AREA)

Abstract

(57)【要約】 【課題】3レベルインバータの中性点端子の電圧の直流
的な変動が発生した場合、中性点端子の電圧を直流電圧
電源のちょうど半分の電圧に引き戻す制御をするインバ
ータ装置を提供するものである。 【解決手段】微小サンプル時間の平均電圧が瞬時電圧指
令値と等価となるように、パルス幅変調を行なう3相3
値レベルインバータにおいて、中性点電圧の値に応じて
パルス出力を開始するタイミングを調整するよう構成し
たもの。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は3レベルインバータに係
わり、特にそのコンデンサの中性点電圧の変動を制御す
るようにしたインバータ装置に関するものである。
【0002】
【従来の技術】図3は一般によく知られている3レベル
インバータの一例を示す回路図である。図3において、
11は直流電圧電源、12は直流リアクトル、13a、
13bは同一定格のコンデンサで直列に接続され、その
一方の端子Pは直流リアクトル12に接続され、他方の
端子Nは直流電圧電源11の−側に接続され、又直流リ
アクトル12の他方は直流電圧電源11の+側に接続さ
れ、両コンデンサの接続点から中性点端子0が導出され
ている。14a〜14d,15a〜15d,16a〜1
6dは、各相毎に端子Pと端子Nとの間に接続されたス
イッチング素子の例としてのトランジスタ、14D3〜14D
6,15D3 〜15D6,16D3 〜16D6は前記各トランジスタと逆
並列に接続され、ダイオード14D1,14D2 、15D1,15D2 、
16D1,16D2 は前記トランジスタの各接続点と中性点端子
Oとの間に接続されたダイオード、U, V,Wは各相の
トランジスタの中間接続点から導出された各相の出力端
子である。
【0003】次にその3レベルインバータの動作につい
て、U相を例として説明する。同相の各トランジスタ1
4a〜14dのスイッチングのon、offパターンと
U相の出力端子の電圧との関係は図4に示す。但し、直
流電圧電源11の出力電圧を2E、中性点電圧を基準値
0(V)とし、端子Pの電圧をE(V)、端子Nの電圧
を−E(V)とする。図3のように、トランジスタのス
イッチング状態により各相の出力電圧は各端子O、P、
Nに対応した3種類の値となる。
【0004】次に、トランジスタのon、offを順次
切り換えて3相出力を得る制御を行うが、このon、o
ffの組合せのモードは3の3乗で、合計27種類あ
る。しかし、これらのon、offモードの中には上記
の3種類の電圧で定まる瞬時空間電圧ベクトル(以下単
に電圧ベクトルと略す)が相互に同一となるものがあ
り、この意味で独立した電圧ベクトルは合計19種類と
なる。図5は以上をまとめたもので、on、offモー
ドM1〜M27、電圧ベクトルV0〜V18、各出力端
子U、V、Wの電圧Vu、Vv、Vwの関係を示す。
【0005】図7(b)は従来の制御のフローチャート
であり、電圧ベクトル指令値V*(Vu*、Vv*、V
w*)を入力とし、各相の各トランジスタのon、of
fモードを出力する三角波キャリア比較部23を示す。
三角波キャリア比較部23の動作原理は図6によって
説明される。 今図6のように電圧ベクトル指令値V*
(Vu*、Vv*、Vw*)が横軸の時間に対して変化
する場合、各相の各トランジスタのon、offモード
は以下に示す法則によって決められる。ここではU相の
例で述べるが、V相およびW相についても同様である。
電圧ベクトル指令値V*のU相分電圧指令値Vu*が上
段の三角波キャリア24より大きい場合は、U相第1の
トランジスタ14aはon、U相第3のトランジスタ1
4cはoffとなる。Vu*が上段の三角波キャリア2
4より大きくない場合は、U相第1のトランジスタ14
aはoff、U相第3のトランジスタ14cはonとな
る。Vu*が下段の三角波キャリア25より大きい場合
は、U相第2のトランジスタ14bはon、U相第4の
トランジスタ14dはoffとなる。Vu*が下段の三
角波キャリア25より大きくない場合は、U相第2のト
ランジスタ14bはoff、U相第4のトランジスタ1
4dはonとなる。このようにして決められる各トラン
ジスタのon、off動作によって3レベルインバータ
は電圧ベクトル指令値V*と等価な出力を得ることがで
きる。
【0006】この種の方式による3レベルインバータの
制御では、中性点端子の電圧が負荷へ供給される電流に
応じて変動してしまう。すると、出力電圧に誤差を生じ
たり、スイッチング素子の過電圧による破壊の危険性も
高くなる。このような課題を解決するために、適切なオ
ンオフモードの選択と切換のみにより、微小サンプル時
間内の各相の中性点電圧出力時間を同一とし、3レベル
インバータの中性点端子の電圧を検出することなく、中
性点電圧の変動を抑制するようにしたところの特願平5
−341925号「インバータ装置」(以下に先の出願
と称する)が提案されている。これを、図7および図8
により説明する。
【0007】図7は制御動作を説明するため示したもの
で、26は最大最小電圧指令演算器、27〜30、35
〜38は加算器、31〜33、39〜41はコンパレー
タ、34は三角波キャリアである。図7において、最大
最小電圧指令演算器26は、微小サンプル時間Ts毎に
各相の必要な出力電圧指令値Vu*、Vv*、Vw*が
入力され、各相の出力電圧指令値の内の最大値Vmax
および最小値Vminを出力する。
【0008】加算器27は、(−E−Vmin=G1)
を演算し、出力G1を加算器28、29、30に与え
る。加算器28は電圧指令値(Vu*+G1=Vu1
*)を演算し、加算器29は電圧指令値(Vv*+G1
=Vv1*)を演算し、加算器30は電圧指令値(Vw
*+G1=Vw1*)を演算し、それぞれコンパレータ
31、32、33に出力する。三角波キャリア34は、
微小サンプル時間Tsの間に、(−EからEまで)また
は(Eから−Eまで)直線的に変化するキャリア信号C
aを、コンパレータ31〜33、コンパレータ39〜4
1へそれぞれ出力する。コンパレータ31は、(Vu1
*>Ca)ならば(Su1=1)を出力し、(Vu1*
≦Ca)ならば(Su1=0)を出力する。同様にし
て、コンパレータ32はVv1*、Caを比較してSv
1を、コンパレータ33はVw1*、Caを比較してS
w1を出力する。
【0009】加算器35は、(E−Vmax=G2)を
演算し、出力G2を加算器36、37、38に与える。
加算器36は電圧指令値(Vu*+G2=Vu2*)を
演算し、加算器37は電圧指令値(Vv*+G2=Vv
2*)を演算し、加算器38は電圧指令値(Vw*+G
2=Vw2*)を演算し、それぞれコンパレータ39、
40、41に出力する。コンパレータ39は、(Vu2
*>Ca)ならば(Su2=1)を出力し、(Vu2*
≦Ca)ならば(Su2=0)を出力する。同様にし
て、コンパレータ40はVv2*、Caを比較してSv
2を、コンパレータ41はVw2*、Caを比較してS
w2を出力する。
【0010】このようにして得られるスイッチング指令
Su1、Su2、Sv1およびスイッチング指令Sv
2、Sw1、Sw2により、各相のトランジスタは、つ
ぎのように制御される。すなわち、U相について述べる
と、(Su1=1)のときは図3においてトランジス1
4aはonであり、トランジスタ14cはoffとな
る。(Su1=0)のときはトランジスタ14aはof
fであり、トランジスタ14cはonとなる。また、
(Su2=1)のときはトランジスタ14bはonであ
り、トランジスタ14dはoffとなる。(Su2=
0)のときはトランジスタ14bはoffであり、トラ
ンジスタ14dはonとなる。V相およびW相も、U相
と同様である。
【0011】図8は、図7の動作原理をさらに説明する
ために示したものであり、(Vmax=Vu*),(V
min=Vv*)である場合において、前述した制御時
のキャリア信号および電圧指令値の時間軸に対する変化
と、実際のインバータの各相の出力電圧の時間軸に対す
る変化とを、それぞれ示している。また、各相の中性点
電圧の0(V)の出力時間と、各相の端子Pの電圧のE
(V)の出力時間と、各相の端子Nの電圧−E(V)の
出力時間も示している。図8に示すように、インバータ
の各相の出力電圧Vu,Vv,Vwは、電圧指令値Vu
1*、Vv1*、Vw1*がキャリア信号Caより大き
いときE(V)の電圧を出力し、電圧指令値Vu1*、
Vv1*、Vw1*がキャリア信号Caより小さく電圧
指令値Vu2*、Vv2*、Vw2*がキャリア信号C
aより大きいとき0(V)の電圧を出力し、電圧指令値
Vu2*、Vv2*、Vw2*がキャリア信号Caより
小さいとき−E(V)の電圧を出力する。
【0012】このような出力電圧Vu、Vv、Vwの微
小時間Ts内の各相の中性点電圧の0(V)の出力時間
T0u、T0v、T0wは(1)式で示される。また、
各相の端子Pの電圧E(V)の出力時間(T1u、T1
v、T1w)は(2)式で示され、各相の端子Nの電圧
−E(V)の出力時間T2u、T2v、T2wは(3)
式で示される。
【0013】 T0u=Ts・{1−(Vu*−Vv*)}/(2E) ・・・・(1) T0v=Ts・{1−(Vu*−Vv*)}/(2E) T0w=Ts・{1−(Vu*−Vv*)}/(2E)
【0014】 T1u=Ts・(Vu*−Vv*)/(2E) ・・・・(2) T1v=0 T1w=Ts・(Vw*−Vv*)/(2E)
【0015】 T2u=0 ・・・・(3) T2v=Ts・(Vu*−Vv*)/(2E) T2w=Ts・(Vu*−Vw*)/(2E)
【0016】したがって、(1)式により微小時間Ts
内の各相の中性点電圧の出力時間T0u、T0v、T0
wは、同一となることが示されている。ここで、微小サ
ンプル時間Ts内の各相の平均出力電圧Vum、Vv
m、Vwmは、つぎのように表される。
【0017】 Vum=(E・T1u−E・T2u)/Ts =Vu*−{(Vu*+Vv*)/2} =Vu*−{(Vmax +Vmin )/2}・・・・(4) Vvm=(E・T1v−E・T2v)/Ts =Vv*−{(Vu*+Vv*)/2} =Vv*−{(Vmax +Vmin )/2} Vwm=(E・T1w−E・T2w)/Ts =Vw*−{(Vu*+Vv*)/2} =Vw*−{(Vmax +Vmin )/2}
【0018】このように、各相の微小サンプル時間Ts
内の平均出力電圧Vum、Vvm、Vwmは、各相の出
力電圧指令値(Vu*,Vv*,Vw*)からそれぞれ
Vmax(=Vu*)とVmin(=Vv*)の平均値
を差し引いた値であるから、3相3線式の負荷の線間電
圧にはなんら影響は与えず、指令値と等価な出力を得る
ことができる。
【0019】また、微小サンプル時間Ts内の各相の中
性点電圧の出力時間T0u、T0v、T0wは同一であ
るため、微小サンプル時間Ts内の各相の電流Iu、I
v、Iwの変化分であるΔIu、ΔIv及びΔIwを無
視すると、微小サンプル時Ts内に中性点端子に蓄積さ
れる電荷ΔQは、(5)式となる。ここで、(Iu+I
v+Iw=0)であるため、(ΔQ=0)となる。よっ
て、微小サンプル時間Ts内の中性点電圧の変化ΔV
は、零となる。
【0020】 ΔQ=(Iu+Iv+Iw)×T0u ・・・・(5)
【0021】
【発明が解決しようとする課題】3レベルインバータの
中性点電圧管理は前述のように不可避な課題であるが、
先の出願の制御方式では、各相の出力電圧指令値Vu
*、Vv*、Vw*のいずれかがキャリア最大値Eより
大きい、またはキャリア最小値−Eより小さい過変調の
状態の場合は、中性点電圧の出力時間が0、または微小
サンプル時間と等しい相ができるため、微小サンプル時
間内の各相の中性点電圧出力時間を同一とする方式の中
性点電圧の制御はできない。また、先の出願の制御方式
では中性点電圧の変動を抑制することはできるが、中性
点電圧が直流電圧電源のちょうど半分の値からずれてい
る場合に、中性点電圧をこの値に戻すことはできない。
【0022】
【課題を解決するための手段】本発明は、これらの欠点
を解決するためになされたものであり、その手段は次の
ものである。直流電圧電源の両端電圧と該直流電圧電源
に直列接続された二つのコンデンサの接続点の中性点電
圧とを有する直流電源回路と、直列接続された第1から
第4の4つのスイッチング素子が前記直流電源回路の電
源両端子に接続され、且つ第2及び第3のスイッチング
素子の相互の接続点を出力端子に接続し,更にこれら第
2と第3のスイッチング素子には相互の接続点が前記直
流電源回路の中性点電圧に接続された2つの直列接続ダ
イオードが逆並列接続されることにより構成された単位
インバータをU相、V相、W相の3組設けたブリッジ形
インバータ回路とを備えると共に、前記単位インバータ
における第1と第3のスイッチング素子、第2と第4の
スイッチング素子は相互に共役的に動作するインバータ
装置において、
【0023】インバータ出力の半周期以内の微小サンプ
ル時間(Ts)毎の出力電圧指令値(Vu *、Vv *、
Vw *)を演算する第1の演算手段と、前記出力電圧指
令値(Vu *、Vv *、Vw *)より前記微小サンプル
時間内に各相単位インバータの第1のスイッチング素
子、または第4のスイッチング素子をONすることを決
める決定手段と、前記それぞれのスイッチング素子がO
FFする中性点電圧発生時間(Tu *、Tv *、Tw
*)を演算する第2の演算手段と、前記各相の単位イン
バータ出力端子での電流の方向を知る判別手段と、前記
直流電圧電源の電圧と中性点電圧との電位差(Vc 1)
と中性点電圧の電圧値(Vc2)と前記各相単位インバ
ータ出力端子での電流の方向とから当該各相の単位イン
バータの前記中性点電圧発生時間の調整値(Tu1、T
v1、Tw1)のそれぞれを、
【0024】Tx1=K*Ts*(Vc2−Vc1)/
(Vc2+Vc1) (Tx1はTu1またはTv1またはTw1) (Kは正の定数)により演算する第3の演算手段と、前
記各相の単位インバータの中性点電圧発生時間(Tu
2、Tv2、Tw2)のそれぞれを、各相単位インバー
タの出力電圧が中性点電圧の時の当該各相の単位インバ
ータから電流が流れ出す方向ならば、 Tx2=Tx*−Tx1 当該各相の単位インバータに電流が流れ込む方向なら
ば、 Tx2=Tx*+Tx1 (Tx2はTu2またはTv2またはTw2) (Tx*はTu*またはTv*またはTw*)により演
算する第4の演算手段と、各相の中性点電圧発生時間
(Tu3、Tv3、Tw3)を、Tx2≧0かつTx2
≦Tsと制限する制限手段と、前記微小サンプル時間
(Ts )の開始から前記各相の中性点電圧発生時間(T
u3、Tv3、Tw3)経過ののち、各相単位インバー
タの第1のスイッチング素子、または第4のスイッチン
グ素子をONとする点弧手段とを設けたことによる。
【0025】
【作用】まず代表としてU相について作用を説明する。
いま、微小サンプル時間Ts毎にU相の出力電圧指令値
Vu*を演算する手段により、U相の出力電圧指令値が
Vu*が得られたとする。 そして、出力電圧指令値V
u*からパルス幅変調方式により、U相単位インバータ
の中性点電圧以外の出力電圧Vuと微小サンプル時間T
s以内で中性点電圧を発生する時間Tu*が演算された
とする。 さらに、U相単位インバータ出力端子での電
流の方向が検知でき、該電流方向の検知と同時点でのU
相単位インバータの出力電圧Vupを得られたとする。
【0026】図3の3レベルインバータの構成例で説明
すると、U相単位インバータの出力電圧Vupが中性点
電圧である場合はトランジスタ14aと14dはof
f、トランジスタ14bと14cはonとなっている。
この時、U相単位インバータの出力端子で電流が流れ出
す方向であれば、電流の経路はコンデンサ13aからダ
イオード14D1、トランジスタ14bを通ってU相出力端
子へ至るもので、この電流によりコンデンサ13aは充
電されて両端の電位差は上昇する。一方コンデンサ13
bからダイオード14D1、トランジスタ14bを通ってU
相出力端子へ至る電流もあり、この電流によりコンデン
サ13bの電荷が放電されて両端の電位差は下降する。
従ってこの状態ではコンデンサ13aと13bの接続点
である中性点の電位は下降する。U相単位インバータの
出力端子で電流が流れ込む方向の場合は、電流はトラン
ジスタ14c、ダイオード14D2を通ってコンデンサ13
aへ流れてコンデンサ13aの電荷を放電するととも
に、コンデンサ13bへ流れてコンデンサ13bを充電
する。この結果中性点の電圧は上昇する。このため、U
相出力端子が中性点電圧であるならば、その時の出力端
子での電流の方向から、中性点電圧が上昇中か下降中か
判断できる。
【0027】そこで単位インバータ出力端子が中性点電
圧の時、直流電圧電源の電圧と中性点電圧の電位差Vc
1と中性点電圧Vc2と微小サンプル時間TsおよびU
相単位インバータ出力電流を検知した時点のU相出力端
子電圧Vupから、(6)式によりU相の中性点電圧発
生時間Tu*の調整値Tu1を演算する。 「Tu1=K*Ts*(Vc1−Vc2)/(Vc1+Vc2)」 (ただしKは正の定数) ・・・・(6) ここで、U相の単位インバータの出力電流がU相単位イ
ンバータから流れ出す方向なら、中性点電圧発生時間T
uを(7)式によって演算する。 「Tu=Tu*−Tu1」 ・・・・(7) 中性点電圧が直流電圧源電圧のちょうど半分より大きい
ならば、 Vc2>Vc1 であるから、(6)式の演算結果は Tu1<0 で、(7)式で演算されるTuは Tu>Tu* となる。単位インバータの出力電流が流れ出す方向なら
ば中性点電圧は下降中であるから、この状態が長く継続
することで中性点電圧の降下量を増加させる。また、中
性点電圧が直流電圧源電圧のちょうど半分より小さいな
らば、 Vc2<Vc1 であり、式(6)の演算結果は Tu1>0 となるので、(7)式で演算されるTuは Tu<Tu* となる。この場合は中性点電圧の降下時間が短くなり、
中性点電圧の降下を抑制する。
【0028】一方、U相の単位インバータの出力電流が
U相単位インバータへ流れ込む方向ならば、中性点電圧
発生時間Tuを(8)式によって演算する。 「Tu=Tu*+Tu1」 ・・・・(8) 中性点電圧が直流電圧源電圧のちょうど半分より大きい
ならば、Vc2>Vc1 であるから、(6)式の演算結果は Tu1<0 で、(8)式で演算されるTuは Tu<Tu* となる。単位インバータの出力電流が流れ込む方向なら
ば中性点電圧は上昇中であるから、上昇時間を短くする
ことで中性点電圧の上昇を抑制する。また、中性点電圧
が直流電圧源電圧のちょうど半分より小さいならば、 Vc2<Vc1 であり、(6)式の演算結果は Tu1>0 となるので、(8)式で演算されるTuは Tu>Tu* となり、中性点電圧の上昇時間を大きくして、中性点電
圧の上昇量を増加させる。 このようにすれば、中性点
電圧を直流電圧源電圧のちょうど半分に近づける方向に
制御できる。
【0029】さらに、U相中性点電圧発生時間Tuと微
小サンプル時間Tsとを用いて条件(9)式によりリミ
ッタを掛ける。 Tu>Tsならば「Tu=Ts] ・・・・(9) Tu<0ならば「Tu=0] (10)式より、微小サンプル時間TsとU相中性点電
圧発生時間TuからU相出力電圧発生時間Tu1を求め
る。 Tu1=Ts−Tu ・・・(10)
【0030】こうして得られた時間により、次回の微小
サンプル時間内にてU相単位インバータは当該微小サン
プル時間開始の時点から時間Tuの期間中性点電圧を出
力し、その後時間Tu1の期間出力電圧Vuを出力す
る。V相、W相についてもU相と同じ手段による演算と
同じ動作により、中性点電圧の制御が行える。
【0031】
【実施例】図1は本発明の一実施例を示す構成図であ
り、図1において、インバータ出力の半周期以内の微小
サンプル時間(Ts)毎の出力電圧指令値(Vu *、V
v *、Vw *)を演算する第1の演算手段1と、前記出
力電圧指令値(Vu *、Vv *、Vw *)より前記微小
サンプル時間内に各相単位インバータの第1のスイッチ
ング素子、または第4のスイッチング素子をONするこ
とを決める決定手段2と、前記それぞれのスイッチング
素子がOFFする中性点電圧発生時間(Tu *、Tv
*、Tw *)を演算する第2の演算手段3と、前記各相
の単位インバータ出力端子での電流の方向を知る判別手
段4と、前記直流電圧電源の電圧と中性点電圧との電位
差(Vc 1)と中性点電圧(Vc2)と前記各相単位イ
ンバータ出力端子での電流の方向とから当該各相の単位
インバータの前記中性点電圧発生時間の調整値(Tu
1、Tv1、Tw1)のそれぞれを、 Tx1=K*T
s*(Vc2−Vc1)/(Vc2+Vc1) (Tx1はTu1またはTv1またはTw1) (Kは正の定数)により演算する第3の演算手段5と、
前記各相の単位インバータの中性点電圧発生時間(Tu
2、Tv2、Tw2)のそれぞれを、各相単位インバー
タの出力電圧が中性点電圧の時の当該各相の単位インバ
ータから電流が流れ出す方向ならば、 Tx2=Tx*−Tx1 当該各相の単位インバータに電流が流れ込む方向なら
ば、 Tx2=Tx*+Tx1 (Tx2はTu2またはTv2またはTw2) (Tx*はTu*またはTv*またはTw*)により演
算する第4の演算手段6と、各相の中性点電圧発生時間
(Tu3、Tv3、Tw3)を、Tx2≧0かつTx2
≦Tsと制限する制限手段7と、前記微小サンプル時間
(Ts )の開始から前記各相の中性点電圧発生時間(T
u3、Tv3、Tw3)経過ののち、各相単位インバー
タの第1のスイッチング素子、または第4のスイッチン
グ素子をONとする点弧手段8a,8b,8cとを設け
たものである。図2はインバータ1周期Tの間に電圧E
のパルスと電圧−Eのパルスをそれぞれ1回出力するイ
ンバータの電圧波形とその出力を行う微小サンプル時間
の関係の一例であり、3相インバータの1相分を示して
いる。このインバータ出力を図1に例示する構成の3相
3レベルインバータで出力するとする。
【0032】微小サンプル時間Ts1、Ts2において
出力電圧指令値からパルス幅変調方式の演算によってそ
れぞれの微小サンプル時間での中性点電圧発生時間T1
*、T2*と電圧Eのパルスの時間幅(Ts1−T1
*)、(Ts2−T2*)が得られる。微小サンプル時
間Ts1の始点ではインバータ出力電圧は中性点電圧で
あり、この時点でのインバータ出力端子での電流の方向
を検知する手段により電流の方向を得る。また、直流電
圧電源電圧と中性点電圧との電位差Vc1と中性点電圧
電位Vc2から、(6)式によりT1*の調整値T1a
djを演算する。 T1adj=K*Ts1*(Vc1−Vc2)/(Vc
1+Vc2)
【0033】微小サンプル時間Ts1の始点における出
力電流がインバータから流れ出す方向ならば、(7)式
により、 T1=T1*−T1adj 微小サンプル時間Ts1の始点における出力電流がイン
バータへ流れ込む方向ならば、(8)式により、 T1=T1*+T1adj として、得られたT1を微小サンプル時間Ts1以内と
なるようにする。一方、微小サンプル時間Ts2の始点
における出力電圧は電圧Eであるから、この時点ではイ
ンバータの出力端子での電流の方向から中性点電圧の増
減を判断できないので、微小サンプル時間Ts2での中
性点電圧発生時間はT2*のままとする。
【0034】こうして求められる中性点電圧発生時間T
1とT2*から、微小サンプル時間Ts1とTs2で電
圧Eの1個のパルスを発生させる。このために微小サン
プル時間Ts1の始点から時間T1まで出力電位0とな
るよう第1のトランジスタと第4のトランジスタをof
fとし、時間T1経過後は第1のトランジスタをonす
る。Ts1の始点から(Ts1+Ts2−T2*)経過
後はインバータの出力電圧を中性点電圧に戻すため、第
1と第4のトランジスタをoffさせる。
【0035】以上の動作により微小サンプル時間Ts1
とTs2の間でパルス幅変調方式に基づく1個のパルス
を発生させながら中性点電圧を1回制御する。微小サン
プル時間Ts3とTs4においても同様の演算を行って
中性点電圧発生時間T3およびT4*を求め、微小サン
プル時間Ts3の始点から時間T3まで第1と第4のト
ランジスタをoffしたのち、Ts3の始点から(Ts
3+Ts4−T4*)経過まで第4のトランジスタをo
nして、再び第4のトランジスタをoffする。こうし
て、電圧−Eのパルスを1回出力して、同時に中性点電
圧を1回制御する。
【0036】さらに、この動作を3相全てについて行
い、中性点電圧を直流電圧電源のちょうど半分の電圧に
なるように制御する。
【0037】
【発明の効果】この発明は以上のように、パルス幅変調
方式を用いて出力電圧制御を行なうと同時に、パルス出
力1回について1回中性点電圧を制御して、中性点電圧
の直流的な変動を抑制するインバータを提供できる。
【図面の簡単な説明】
【図1】本発明の一実施例を示す構成図である。
【図2】本発明の一実施例を説明する波形図である。
【図3】3レベルインバータの構成例を示す回路図であ
る。
【図4】点弧するトランジスタと出力端子の電圧の関係
を示す関係図である。
【図5】3相各相の出力電圧と電圧ベクトルの種類の関
係を示す関係図である。
【図6】図5の三角波キャリア比較部(23)の動作原
理を示す動作図である。
【図7】従来の制御例を説明するための系統図及び制御
フローチャート図である。
【図8】従来の制御例の動作を説明する波形図である。
【符号の説明】
1 第1の演算手段 2 判定手段 3 第2の演算手段 4 判別手段 5 第3の演算手段 6 第4の演算手段 7 制限手段 8a 点弧手段 8b 点弧手段 8c 点弧手段 11 直流電圧電源 12 直流リアクトル 13a コンデンサ 13b コンデンサ 14a トランジスタ 14b トランジスタ 14c トランジスタ 14d トランジスタ 15a トランジスタ 15b トランジスタ 15c トランジスタ 15d トランジスタ 16a トランジスタ 16b トランジスタ 16c トランジスタ 16d トランジスタ 14D1 ダイオード 14D2 ダイオード 14D3 ダイオード 14D4 ダイオード 14D5 ダイオード 14D6 ダイオード 15D1 ダイオード 15D2 ダイオード 15D3 ダイオード 15D4 ダイオード 15D5 ダイオード 15D6 ダイオード 16D1 ダイオード 16D2 ダイオード 16D3 ダイオード 16D4 ダイオード 16D5 ダイオード16D6 ダイオード 23 三角波キャリア比較部 24 上段の三角波キャリア 25 下段の三角波キャリア 26 最大最小電圧指令演算器 27 加算器 28 加算器 29 加算器 30 加算器 31 コンパレータ 32 コンパレータ 33 コンパレータ 34 三角波キャリア 35 加算器 36 加算器 37 加算器 38 加算器 39 コンパレータ 40 コンパレータ 41 コンパレータ

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】 直流電圧電源の両端電圧と該直流電圧電
    源に直列接続された二つのコンデンサの接続点の中性点
    電圧とを有する直流電源回路と、直列接続された第1か
    ら第4の4つのスイッチング素子が前記直流電源回路の
    電源両端子に接続され、且つ第2及び第3のスイッチン
    グ素子の相互の接続点を出力端子に接続し,更にこれら
    第2と第3のスイッチング素子には相互の接続点が前記
    直流電源回路の中性点電圧に接続された2つの直列接続
    ダイオードが逆並列接続されることにより構成された単
    位インバータをU相、V相、W相の3組設けたブリッジ
    形インバータ回路とを備えると共に、前記単位インバー
    タにおける第1と第3のスイッチング素子、第2と第4
    のスイッチング素子は相互に共役的に動作するインバー
    タ装置において、インバータ出力の半周期以内の微小サ
    ンプル時間(Ts)毎の出力電圧指令値(Vu *、Vv
    *、Vw *)を演算する第1の演算手段と、前記出力電
    圧指令値(Vu *、Vv *、Vw *)より前記微小サン
    プル時間内に各相単位インバータの第1のスイッチング
    素子、または第4のスイッチング素子をONすることを
    決める決定手段と、前記それぞれのスイッチング素子が
    OFFする中性点電圧発生時間(Tu *、Tv *、Tw
    *)を演算する第2の演算手段と、前記各相の単位イン
    バータ出力端子での電流の方向を知る判別手段と、前記
    直流電圧電源の電圧と中性点電圧との電位差(Vc 1)
    と中性点電圧の電圧値(Vc2)と前記各相単位インバ
    ータ出力端子での電流の方向とから当該各相の単位イン
    バータの前記中性点電圧発生時間の調整値(Tu1、T
    v1、Tw1)のそれぞれを、 Tx1=K*Ts*
    (Vc2−Vc1)/(Vc2+Vc1) (Tx1はTu1またはTv1またはTw1) (Kは正の定数)により演算する第3の演算手段と、前
    記各相の単位インバータの中性点電圧発生時間(Tu
    2、Tv2、Tw2)のそれぞれを、 各相単位インバータの出力電圧が中性点電圧の時の当該
    各相の単位インバータから電流が流れ出す方向ならば、 Tx2=Tx*−Tx1 当該各相の単位インバータに電流が流れ込む方向なら
    ば、 Tx2=Tx*+Tx1 (Tx2はTu2またはTv2またはTw2) (Tx*はTu*またはTv*またはTw*)により演
    算する第4の演算手段と、各相の中性点電圧発生時間
    (Tu3、Tv3、Tw3)を、Tx2≧0かつTx2
    ≦Tsと制限する制限手段と、前記微小サンプル時間
    (Ts )の開始から前記各相の中性点電圧発生時間(T
    u3、Tv3、Tw3)経過ののち、各相単位インバー
    タの第1のスイッチング素子、または第4のスイッチン
    グ素子をONとする点弧手段とを設けたことを特徴とす
    るインバータ装置。
JP7324083A 1995-11-17 1995-11-17 インバータ装置 Pending JPH09149657A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP7324083A JPH09149657A (ja) 1995-11-17 1995-11-17 インバータ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP7324083A JPH09149657A (ja) 1995-11-17 1995-11-17 インバータ装置

Publications (1)

Publication Number Publication Date
JPH09149657A true JPH09149657A (ja) 1997-06-06

Family

ID=18161967

Family Applications (1)

Application Number Title Priority Date Filing Date
JP7324083A Pending JPH09149657A (ja) 1995-11-17 1995-11-17 インバータ装置

Country Status (1)

Country Link
JP (1) JPH09149657A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013078204A (ja) * 2011-09-30 2013-04-25 Toshiba Corp 電力変換装置
JP2015050851A (ja) * 2013-09-02 2015-03-16 東芝三菱電機産業システム株式会社 電力変換装置の制御装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013078204A (ja) * 2011-09-30 2013-04-25 Toshiba Corp 電力変換装置
JP2015050851A (ja) * 2013-09-02 2015-03-16 東芝三菱電機産業システム株式会社 電力変換装置の制御装置

Similar Documents

Publication Publication Date Title
JP3249380B2 (ja) 電力変換装置
EP0672317B1 (en) Closed loop pulse width modulator inverter with volt-seconds feedback control
US5212630A (en) Parallel inverter system
JP3844060B2 (ja) Pwmパルス制御方法
US20060192522A1 (en) Modulation methods and apparatus for reducing common mode voltages
WO2001013504A1 (fr) Procede de reglage du potentiel du point neutre d'un onduleur du type a fixation de niveau au point neutre
JP6178433B2 (ja) 電力変換装置
JP2013162536A (ja) 電力変換装置
US5436823A (en) Parallel operation controller for power converters
JPH1023756A (ja) 電圧形インバータ装置及びその制御方法
JP2003169480A (ja) 中性点クランプ式電力変換器の制御装置
US20210126485A1 (en) Uninterruptible power supply apparatus
JPH06319263A (ja) インバータ装置
JPH09149657A (ja) インバータ装置
US6388903B2 (en) Voltage compensating apparatus and method for 3-phase inverter employing four switches
JP3245989B2 (ja) パルス幅変調制御インバータの制御回路
JPH0937592A (ja) 3レベルインバータのpwm制御方法および制御装置
JPH07241082A (ja) 電力変換装置
JP2000287453A (ja) 多重電力変換装置
JPS61231889A (ja) 電圧形インバ−タの制御方法
JP4448294B2 (ja) 電力変換装置
JP3010005B2 (ja) インバータ装置
JP2002017088A (ja) 電力変換装置の制御装置
JP3801834B2 (ja) 直接周波数変換回路の制御方法
JPH0690564A (ja) 直列多重インバ−タの制御装置及び方法