JPH09149648A - スイッチング電源 - Google Patents
スイッチング電源Info
- Publication number
- JPH09149648A JPH09149648A JP32655295A JP32655295A JPH09149648A JP H09149648 A JPH09149648 A JP H09149648A JP 32655295 A JP32655295 A JP 32655295A JP 32655295 A JP32655295 A JP 32655295A JP H09149648 A JPH09149648 A JP H09149648A
- Authority
- JP
- Japan
- Prior art keywords
- switching
- power supply
- capacitor
- half cycle
- commercial power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Rectifiers (AREA)
- Power Conversion In General (AREA)
Abstract
(57)【要約】 （修正有）
【課題】 商用を入力とするスイッチング電源は、整流
回路及び平滑回路を経て直流入力としたいた為、ダイオ
−ドドロップによる効率低下及び入力平滑コンデンサに
よる力率低下をまねいていた。本発明は、商用入力で動
作するスイッチング電源を提案して、効率及び力率改善
を図る事を目的とするものである。 【解決手段】 正の半サイクルに同期してスイッチング
動作する第１のスイッチング素子と、負の半サイクルに
同期してスイッチング動作する第２のスイッチンク素子
の組合わせにより、交流入力で動作するスイッチング回
路を構成し、入力の整流用ダイオ−ドを不要とし、又入
力側の平滑コンデンサも不要にする事により力率改善を
図る。
回路及び平滑回路を経て直流入力としたいた為、ダイオ
−ドドロップによる効率低下及び入力平滑コンデンサに
よる力率低下をまねいていた。本発明は、商用入力で動
作するスイッチング電源を提案して、効率及び力率改善
を図る事を目的とするものである。 【解決手段】 正の半サイクルに同期してスイッチング
動作する第１のスイッチング素子と、負の半サイクルに
同期してスイッチング動作する第２のスイッチンク素子
の組合わせにより、交流入力で動作するスイッチング回
路を構成し、入力の整流用ダイオ−ドを不要とし、又入
力側の平滑コンデンサも不要にする事により力率改善を
図る。
Description
【０００１】
【発明の属する技術分野】本発明はスイッチング電源の
力率改善に関するものである。
力率改善に関するものである。
【０００２】
【従来の技術】従来より図１に示す様な力率改善用スイ
ッチング電源が提案されている。図１に於いて商用電源
１に接続された全波整流器２の出力にコンデンサ３を接
続し、前記コンデンサ３の両端にリアクトル４とオン、
オフ動作を行うスイッチング素子５の直列回路を接続
し、前記スイッチング素子５と並列にダイオ−ド６とコ
ンデンサ７を直列に接続し、前記のコンデンサ７の両端
に負荷０を接続して直流電圧を供給する。
ッチング電源が提案されている。図１に於いて商用電源
１に接続された全波整流器２の出力にコンデンサ３を接
続し、前記コンデンサ３の両端にリアクトル４とオン、
オフ動作を行うスイッチング素子５の直列回路を接続
し、前記スイッチング素子５と並列にダイオ−ド６とコ
ンデンサ７を直列に接続し、前記のコンデンサ７の両端
に負荷０を接続して直流電圧を供給する。
【０００３】誤差増巾器９は、前記コンデンサ７の両端
の直流電圧の一方を入力とし、予め定められた基準電圧
８を他方の入力として、これらの誤差電圧を増巾し、そ
の出 （３） 力はパルス発生器１０に接続されている。
の直流電圧の一方を入力とし、予め定められた基準電圧
８を他方の入力として、これらの誤差電圧を増巾し、そ
の出 （３） 力はパルス発生器１０に接続されている。
【０００４】前記パルス発生器１０は、誤差増巾器９を
入力とし、直流電圧が前記基準電圧８より大きくなった
時には、スイッチング素子５のオン時間を短くし、反対
に直流電圧が基準電圧８より小さくなった時には、スイ
ッチング素子５のオン時間を長くする様なパルスを発生
して、直流電圧を安定化する様に動作すると共に、前記
商用電源１から供給される入力電流は、前記商用電源１
の入力電圧とほぼ同じ波形になり力率も改善される。駆
動回路１１は、前記パルス発生器１０の出力を増巾し、
スイッチング素子５を駆動する。
入力とし、直流電圧が前記基準電圧８より大きくなった
時には、スイッチング素子５のオン時間を短くし、反対
に直流電圧が基準電圧８より小さくなった時には、スイ
ッチング素子５のオン時間を長くする様なパルスを発生
して、直流電圧を安定化する様に動作すると共に、前記
商用電源１から供給される入力電流は、前記商用電源１
の入力電圧とほぼ同じ波形になり力率も改善される。駆
動回路１１は、前記パルス発生器１０の出力を増巾し、
スイッチング素子５を駆動する。
【０００５】しかし、上記従来例の様な力率改善用スイ
ッチング電源に於いては、全波整流器を構成するダイオ
−ドが２個直列に接続され入力電流が流れることになる
ので、前記商用電源１の整流に伴いダイオ−ド２個分の
損失を生じる結果、効率の悪い欠点がある。
ッチング電源に於いては、全波整流器を構成するダイオ
−ドが２個直列に接続され入力電流が流れることになる
ので、前記商用電源１の整流に伴いダイオ−ド２個分の
損失を生じる結果、効率の悪い欠点がある。
【０００６】
【発明が解決しようとする課題】上記問題を解決する為
に、本発明は力率改善用スイッチング電源の入力側を交
流電源とし、入力整流回路クロスを低減した、高効率で
かつ力率改善を図った力率改善用コンバ−タを提供する
事を目的とする。
に、本発明は力率改善用スイッチング電源の入力側を交
流電源とし、入力整流回路クロスを低減した、高効率で
かつ力率改善を図った力率改善用コンバ−タを提供する
事を目的とする。
【０００７】
【発明の実施の形態】図２は、本発明の第１の実施例を
示す。図２の回路の構成と動作について図３の動作波形
を用いて説明する。尚図２に於いて、図１で説明したも
のと同じ部品は同じ符号を付けてある。
示す。図２の回路の構成と動作について図３の動作波形
を用いて説明する。尚図２に於いて、図１で説明したも
のと同じ部品は同じ符号を付けてある。
【０００８】図２に於いて商用電源１にコンデンサ３を
並列接続し、前記コンデンサ３の両端にリアクトル４
と、正サイクルの半波に順方向に接続された第１のスイ
ッチング素子１２（例えばＦＥＴ1）と、負サイクルの
半波に順方向に接続された第２ （４） のスイッチング素子１３（例えばＦＥＴ2）を直列に接
続し、前記第１のスイッチング素子１２と第２のスイッ
チング素子１３のドレイン側に、それぞれダイオ−ド１
４、１５のアノ−ド側を接続し、前記ダイオ−ド１４、
１５のカソ−ド側を共通にし、負荷０の一端に接続す
る。又コンデンサ７は、前記ダイオ−ド１４、１５の共
通のカソ−ド側に接続され、コンデンサ７の他端は負荷
０の他端と共に、前記第１のスイッチング素子１２、第
２のスイッチング素子の共通のソ−ス側に接続されてい
る。
並列接続し、前記コンデンサ３の両端にリアクトル４
と、正サイクルの半波に順方向に接続された第１のスイ
ッチング素子１２（例えばＦＥＴ1）と、負サイクルの
半波に順方向に接続された第２ （４） のスイッチング素子１３（例えばＦＥＴ2）を直列に接
続し、前記第１のスイッチング素子１２と第２のスイッ
チング素子１３のドレイン側に、それぞれダイオ−ド１
４、１５のアノ−ド側を接続し、前記ダイオ−ド１４、
１５のカソ−ド側を共通にし、負荷０の一端に接続す
る。又コンデンサ７は、前記ダイオ−ド１４、１５の共
通のカソ−ド側に接続され、コンデンサ７の他端は負荷
０の他端と共に、前記第１のスイッチング素子１２、第
２のスイッチング素子の共通のソ−ス側に接続されてい
る。
【０００９】誤差増巾器９は、前記コンデンサ７の両端
の直流出力電圧を一方の入力とし、予め定められた基準
電圧８を他方入力として、それらの誤差電圧を増巾し、
その出力はパルス発生器１０に接続されている。
の直流出力電圧を一方の入力とし、予め定められた基準
電圧８を他方入力として、それらの誤差電圧を増巾し、
その出力はパルス発生器１０に接続されている。
【００１０】パルス発生器１０は誤差増巾器９の出力信
号を入力とし、前記コンデンサ７の両端電圧（出力電
圧）が基準電圧８より大きくなった時には、第１及び第
２のスイッチング素子１２、１３のオン時間を短くし、
反対に出力電圧が基準電圧８より小さくなった時には、
第１及び第２のスイッチング素子１２、１３のオン時間
を長くするようにパルス制御して出力電圧を安定化する
様に動作を行う。
号を入力とし、前記コンデンサ７の両端電圧（出力電
圧）が基準電圧８より大きくなった時には、第１及び第
２のスイッチング素子１２、１３のオン時間を短くし、
反対に出力電圧が基準電圧８より小さくなった時には、
第１及び第２のスイッチング素子１２、１３のオン時間
を長くするようにパルス制御して出力電圧を安定化する
様に動作を行う。
【００１１】駆動回路１１はパルス発生器１０の出力を
増巾し、第１及び第２のスイッチング素子１２、１３を
それぞれ駆動する。コンデンサ３は各スイッチング素子
のＯＮ、ＯＦＦ動作による高調波成分を除去するために
設けたものである。
増巾し、第１及び第２のスイッチング素子１２、１３を
それぞれ駆動する。コンデンサ３は各スイッチング素子
のＯＮ、ＯＦＦ動作による高調波成分を除去するために
設けたものである。
【００１２】以上の回路構成に於いて、定常動作を図３
の動作波形を用いて説明する。商用電源電圧（Ａ）が正
の半サイクル時、第１、第２のスイッチング素子１２、
１３に図３（Ｂ）の様な駆動信号が与えられると、動作
電流経路を図２を用いて説明すると、商用電源１及びコ
ンデンサ３→リアクトル４→第１のスイッチング素子１
２→第２のスイッチング素子１３のソ−スからドレイン
と寄生ダイオ−ド１３′→商用電源１及びコンデンサ３
となり、この期間にリアクトル４にエネル （５） ギ−が蓄積される。
の動作波形を用いて説明する。商用電源電圧（Ａ）が正
の半サイクル時、第１、第２のスイッチング素子１２、
１３に図３（Ｂ）の様な駆動信号が与えられると、動作
電流経路を図２を用いて説明すると、商用電源１及びコ
ンデンサ３→リアクトル４→第１のスイッチング素子１
２→第２のスイッチング素子１３のソ−スからドレイン
と寄生ダイオ−ド１３′→商用電源１及びコンデンサ３
となり、この期間にリアクトル４にエネル （５） ギ−が蓄積される。
【００１３】次に第１及び第２のスイッチング素子１
２、１３の駆動信号がタ−ンオフすると、リアクトル４
に蓄積されていたエネルギ−が、リアクトル４→ダイオ
−ド１４→コンデンサ７→第２のスイッチング素子１３
の寄生ダイオ−ド１３′→コンデンサ３→リアクトル４
の経路にて放電され、コンデンサ７の両端に充電され、
誤差増巾器９、基準電圧８、パルス発生器１０の閉ル−
プ動作に依り、負荷０に安定した直流電圧を供給する。
２、１３の駆動信号がタ−ンオフすると、リアクトル４
に蓄積されていたエネルギ−が、リアクトル４→ダイオ
−ド１４→コンデンサ７→第２のスイッチング素子１３
の寄生ダイオ−ド１３′→コンデンサ３→リアクトル４
の経路にて放電され、コンデンサ７の両端に充電され、
誤差増巾器９、基準電圧８、パルス発生器１０の閉ル−
プ動作に依り、負荷０に安定した直流電圧を供給する。
【００１４】次に図３の商用電源電圧（Ａ）が負の半サ
イクル期間に於いても、同様な動作をくり返す。すなわ
ち第１、第２のスイッチング素子１２、１３に駆動信号
が与えられると、商用電源１及びコンデンサ３→第２の
スイッチング素子１３→第１のスイッチング素子１２の
ソ−ス・ドレイン間と寄生ダイオ−ド１２′→リアクト
ル４→商用電源１及びコンデンサ３の経路でリアクトル
４にエネルギ−が蓄積される。
イクル期間に於いても、同様な動作をくり返す。すなわ
ち第１、第２のスイッチング素子１２、１３に駆動信号
が与えられると、商用電源１及びコンデンサ３→第２の
スイッチング素子１３→第１のスイッチング素子１２の
ソ−ス・ドレイン間と寄生ダイオ−ド１２′→リアクト
ル４→商用電源１及びコンデンサ３の経路でリアクトル
４にエネルギ−が蓄積される。
【００１５】次に、第１及び第２のスイッチング素子１
２、１３に与えられていた駆動信号がタ−ンオフすると
リアクトル４に蓄積されていたエネルギ−が放電を行
う。放電経路はリアクトル４→コンデンサ３→ダイオ−
ド１５→コンデンサ７→第１のスイッチング素子１２の
寄生ダイオ−ド１２′→リアクトル４となりコンデンサ
７には閉ル−プ動作により安定した直流電圧が発生し負
荷０に供給される。
２、１３に与えられていた駆動信号がタ−ンオフすると
リアクトル４に蓄積されていたエネルギ−が放電を行
う。放電経路はリアクトル４→コンデンサ３→ダイオ−
ド１５→コンデンサ７→第１のスイッチング素子１２の
寄生ダイオ−ド１２′→リアクトル４となりコンデンサ
７には閉ル−プ動作により安定した直流電圧が発生し負
荷０に供給される。
【００１６】この結果リアクトル４には図３の（Ｃ）の
様な電流が流れ、商用電源に於ける入力電流は点線で示
した波形の様になり、力率も大巾に改善される。
様な電流が流れ、商用電源に於ける入力電流は点線で示
した波形の様になり、力率も大巾に改善される。
【００１７】以上の様に図２に示す構成例の様なスイッ
チング電源に於いては、等価的に商用電源の整流に伴う
損失を第１、又は第２のスイッチング素子１２、１３の
ソ−ス、ドレイン間電圧に依る損失と、前記第１又は第
２スイッチング素子１２、１ （６） ３の寄生ダイオ−ド１２′、１３′に依る損失の並列動
作に依るため、図１で示した従来回路の整流ダイオ−ド
２個分に依る損失に比較すれば、かなりの損失低減を図
る事が出来、効率を大巾に改善する事ができる。
チング電源に於いては、等価的に商用電源の整流に伴う
損失を第１、又は第２のスイッチング素子１２、１３の
ソ−ス、ドレイン間電圧に依る損失と、前記第１又は第
２スイッチング素子１２、１ （６） ３の寄生ダイオ−ド１２′、１３′に依る損失の並列動
作に依るため、図１で示した従来回路の整流ダイオ−ド
２個分に依る損失に比較すれば、かなりの損失低減を図
る事が出来、効率を大巾に改善する事ができる。
【００１８】図４は、フォワ−ド型コンバ−タに本発明
を適用した時の第２の実施例を示す。図４の回路の構成
と動作について図５の動作波形を用いて説明する。図４
において図２で説明したものと同じものは同じ符号を付
けている。
を適用した時の第２の実施例を示す。図４の回路の構成
と動作について図５の動作波形を用いて説明する。図４
において図２で説明したものと同じものは同じ符号を付
けている。
【００１９】図４において、トランス１６は１次側と２
次側を絶縁し、１次巻線１７、２次巻線１８、３次巻線
１９から構成され１次と２次又は３次巻線の巻数比は
Ｎ：１：１となっているものとする。前記２次及び３次
巻線には整流ダイオ−ド２０、２１、及びフリ−ホイ−
ルダイオ−ド２２が接続されている。
次側を絶縁し、１次巻線１７、２次巻線１８、３次巻線
１９から構成され１次と２次又は３次巻線の巻数比は
Ｎ：１：１となっているものとする。前記２次及び３次
巻線には整流ダイオ−ド２０、２１、及びフリ−ホイ−
ルダイオ−ド２２が接続されている。
【００２０】従って動作は次の様になる。すなわち商用
電源１が図５の（Ａ）の様に正の半サイクル時に、第１
及び第２のスイッチング素子１２、１３のゲ−トに駆動
信号が与えられると、トランス１６の１次側は商用電源
１及びコンデンサ３→トランス１６の１次巻線１７→第
１のスイッチング素子１２→第２のスイッチング素子１
３のソ−スからドレインと寄生ダイオ−ド１３′→商用
電源１及びコンデンサ３に電流が流れる。
電源１が図５の（Ａ）の様に正の半サイクル時に、第１
及び第２のスイッチング素子１２、１３のゲ−トに駆動
信号が与えられると、トランス１６の１次側は商用電源
１及びコンデンサ３→トランス１６の１次巻線１７→第
１のスイッチング素子１２→第２のスイッチング素子１
３のソ−スからドレインと寄生ダイオ−ド１３′→商用
電源１及びコンデンサ３に電流が流れる。
【００２１】この時トランス１６の１次巻線１７には・
印をプラスに入力商用電源１のＶinが印加され、トラン
ス１６の２次巻線１８の・印側にＶin／Ｎ電圧が発生す
る。Ｖin／Ｎの電圧が、コンデンサ２４の両端電圧、す
なわち出力電圧Ｖ0よりも大きくなると、トランス１６
の２次巻線１８→ダイオ−ド２０→リアクトル２３→コ
ンデンサ２４→トランス１６の２次巻線１８の経路で電
流が流れ、又リアクトル２３にはエネルギ−が蓄積され
る。
印をプラスに入力商用電源１のＶinが印加され、トラン
ス１６の２次巻線１８の・印側にＶin／Ｎ電圧が発生す
る。Ｖin／Ｎの電圧が、コンデンサ２４の両端電圧、す
なわち出力電圧Ｖ0よりも大きくなると、トランス１６
の２次巻線１８→ダイオ−ド２０→リアクトル２３→コ
ンデンサ２４→トランス１６の２次巻線１８の経路で電
流が流れ、又リアクトル２３にはエネルギ−が蓄積され
る。
【００２２】 （７） 前記、第１及び第２のスイッチング素子１２、１３のゲ
−トに与えられていた駆動信号がタ−ンオフすると、前
記リアクトル２３に蓄積されていたエネルギ−が、リア
クトル２３→コンデンサ２４→ダイオ−ド２２を通して
放電されるため、コンデンサ２４の両端には直流電圧が
発生し、負荷０には直流電圧が供給される。
−トに与えられていた駆動信号がタ−ンオフすると、前
記リアクトル２３に蓄積されていたエネルギ−が、リア
クトル２３→コンデンサ２４→ダイオ−ド２２を通して
放電されるため、コンデンサ２４の両端には直流電圧が
発生し、負荷０には直流電圧が供給される。
【００２３】出力電圧Ｖ0は、図２、図４で述べたと同
様に、誤差増巾器９、基準電圧８、パルス発生器１０で
一連の閉ル−プ動作を行うため、出力電圧は安定化され
ている。
様に、誤差増巾器９、基準電圧８、パルス発生器１０で
一連の閉ル−プ動作を行うため、出力電圧は安定化され
ている。
【００２４】又、リアクトル２３に流れる電流は、図５
の（Ｃ）の様になり、図５の（Ａ）の入力商用電源Ｖin
がトランス１６の巻数比Ｎと出力電圧Ｖ0の関係がＶi
n》ＮＶ0になって、始めて電流が流れるため商用の入力
電流Ｉinは図５（Ｃ）の点線の様になる。
の（Ｃ）の様になり、図５の（Ａ）の入力商用電源Ｖin
がトランス１６の巻数比Ｎと出力電圧Ｖ0の関係がＶi
n》ＮＶ0になって、始めて電流が流れるため商用の入力
電流Ｉinは図５（Ｃ）の点線の様になる。
【００２５】次に、図５（Ａ）の様に入力商用電源が負
の半サイクル時にも前述した通りと同じ動作を行うため
ここでは省略する。但し図４のトランス１６の２次側に
於いては、３次巻線１９と、ダイオ−ド２１で前述正の
半サイクルと同様な動作を行う。
の半サイクル時にも前述した通りと同じ動作を行うため
ここでは省略する。但し図４のトランス１６の２次側に
於いては、３次巻線１９と、ダイオ−ド２１で前述正の
半サイクルと同様な動作を行う。
【００２６】この様に動作するスイッチング電源は、ト
ランス１６の２次及び３次巻線の巻数比を上げる事で、
力率を高く出来る事が知られている。
ランス１６の２次及び３次巻線の巻数比を上げる事で、
力率を高く出来る事が知られている。
【００２７】図４の回路構成をすることで、前述のよう
に１次側整流に伴う損失を減らす事が出来る結果、高力
率で高効率のスイッチング電源提供する事ができる。
に１次側整流に伴う損失を減らす事が出来る結果、高力
率で高効率のスイッチング電源提供する事ができる。
【００２８】図６、図７は本発明の第３、及び第４の実
施例であって、前記図２及び図４の回路動作のリアクト
ル４又は２３の電流波形が不連続波形に対し、連続波形
で動 （８） 作する様な回路構成にした時の制御方法を表したもので
ある。
施例であって、前記図２及び図４の回路動作のリアクト
ル４又は２３の電流波形が不連続波形に対し、連続波形
で動 （８） 作する様な回路構成にした時の制御方法を表したもので
ある。
【００２９】すなわち、パルス発生器２６は誤差増巾器
９の出力を第１入力とし、入力電流検出回路２５の出力
を第２の入力として、直流出力電圧が基準電圧８よりも
大きくなった時には、第１及び第２のスイッチング素子
１２、１３のオン時間を短くし、又直流出力電圧が基準
電圧８よりも小さくなった時に、第１及び第２のスイッ
チング素子１２、１３のオン時間を長くする様なパルス
を発生して、直流出力電圧を安定化する様に動作すると
共に、入力電流の波形が入力電圧波形に相似する様にス
イッチング素子のオン、オフ時間を制御する。この結
果、力率及び効率の改善をする事が出来る。
９の出力を第１入力とし、入力電流検出回路２５の出力
を第２の入力として、直流出力電圧が基準電圧８よりも
大きくなった時には、第１及び第２のスイッチング素子
１２、１３のオン時間を短くし、又直流出力電圧が基準
電圧８よりも小さくなった時に、第１及び第２のスイッ
チング素子１２、１３のオン時間を長くする様なパルス
を発生して、直流出力電圧を安定化する様に動作すると
共に、入力電流の波形が入力電圧波形に相似する様にス
イッチング素子のオン、オフ時間を制御する。この結
果、力率及び効率の改善をする事が出来る。
【００３０】
【発明の効果】本発明によりスイッチング回路を交流電
源で動作させる事が出来、入力側の整流回路や直流平滑
コンデンサが不要となり、力率及び効率アップを図った
スイッチング電源を提供出来るものである。
源で動作させる事が出来、入力側の整流回路や直流平滑
コンデンサが不要となり、力率及び効率アップを図った
スイッチング電源を提供出来るものである。
【図１】従来のスイッチング電源基本回路図
【図２】本発明のスイッチング電源第１の実施例
【図３】本発明のスイッチング電源第１の実施例の各部
の動作波形
の動作波形
【図４】本発明のスイッチング電源第２の実施例
【図５】本発明のスイッチング電源第２の実施例の各部
の動作波形
の動作波形
【図６】本発明のスイッチング電源第３の実施例 （９）
【図７】本発明のスイッチング電源第４の実施例
１ 商用電源 ２ 全波整流器 ３、７、２４ コンデンサ ４、２３ リアクトル ５、１２、１３ スイッチング素子 １２′、１３′ スイッチング素子の寄生ダイオ−ド ６、１４、１５、２０、２１、２２ ダイオ−ド ８ 基準電圧 ９ 誤差増巾器 １０、２６ パルス発生器 １１ 駆動回路 １６ トランス ２５ 入力電流検器回路 ０ 負荷
Claims (7)
- 【請求項１】 商用電源と並列に第１のコンデンサを接
続し、前記第１のコンデンサと並列に、リアクトルと第
１及び第２のスイッチング素子の直列回路を接続し、前
記第１のスイッチング素子は前記商用電源の正の半サイ
クル時にスイッチング動作を行い、前記第２のスイッチ
ング素子は前記商用電源の負の半サイクル時にスイッチ
ング動作を行い、かつ前記第１のスイッチング素子と並
列に、負の半サイクルで順方向となる第１のダイオ−ド
を接続し、前記第２のスイッチング素子と並列に、正の
半サイクルで順方向となる第２のダイオ−ドを接続し、
前記第１及び第２のスイッチング素子の両端より、それ
ぞれ負荷に順方向となる第３及び第４のダイオ−ドを接
続し、該第３及び第４のダイオ−ドの出力端をコモン接
続して、第２のコンデンサ及び負荷の一端に接続し、前
記第１及び第２のスイッチング素子のコモン点より前記
第２のコンデンサの他端及び前記負荷の他端に接続した
事を特徴とするスイッチング電源。 - 【請求項２】 商用電源と並列に第１のコンデンサを接
続し、前記第１のコンデンサと並列に、トランスの１次
巻線と第１及び第２のスイッチング素子の直列回路を接
続し、前記第１のスイッチング素子は前記商用電源の正
の半サイクル時にスイッチング動作を行い、前記第２の
スイッチング素子は前記商用電源の負の半サイクル時に
スイッチング動作を行い、かつ、前記第１のスイッチン
グ素子と並列に、負の半サイクルで順方向となる第１の
ダイオ−ドを接続し、前記第２のスイッチング素子と並
列に正の半サイクルで順方向となる第２のダイオ−ドを
接続し、前記トランスの２次巻線及び必要により３次以
上の巻線より、整流回路及び平滑回路を通して負荷に接
続した事を特徴とするスイッチング電源。 - 【請求項３】 前記第１及び第２のスイッチング素子が
ＦＥＴである事を特徴とする請求項１及び２記載のスイ
ッチング電源。 - 【請求項４】 前記第１及び第２のスイッチング素子の
スイッチング周波数は、商用電源周波数より高い事を特
徴とする請求項１及び２及び３記載のスイッ （２） チング電源。 - 【請求項５】 スイッチング電源の入力電流波形平均値
が、入力電圧波形と相似形になる様に、前記第１及び第
２のスイッチング素子をオン、オフ制御する事を特徴と
する請求項１及び２及び３及び４記載のスイッチング電
源。 - 【請求項６】 前記第１のスイッチング素子の制御信号
が、前記商用電源の正の半サイクルと同期し、前記第２
のスイッチング素子の制御信号が、前記商用電源の半サ
イクルと同期して、オン、オフ制御される事を特徴とす
る、請求項１及び２及び３及び４及び５記載のスイッチ
ング電源。 - 【請求項７】 前記リアクトルに流れる電流波形が連続
的に流れるスイッチング電源に於いて、前記入力電流を
検出し前記スイッチング電源の入力電流の平均値が入力
電圧波形と相似形になる様に、前記第１及び第２のスイ
ッチング素子をオン、オフ制御する事を特徴とする請求
項第１、及び第２及び第３及び第４及び第５及び第６記
載のスイッチング電源。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32655295A JP3493256B2 (ja) | 1995-11-21 | 1995-11-21 | スイッチング電源 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32655295A JP3493256B2 (ja) | 1995-11-21 | 1995-11-21 | スイッチング電源 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09149648A true JPH09149648A (ja) | 1997-06-06 |
| JP3493256B2 JP3493256B2 (ja) | 2004-02-03 |
Family
ID=18189108
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32655295A Expired - Fee Related JP3493256B2 (ja) | 1995-11-21 | 1995-11-21 | スイッチング電源 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3493256B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8193785B2 (en) | 2005-12-30 | 2012-06-05 | Microgen Engine Corporation Holding B.V. | Power supply |
| US8279629B2 (en) | 2009-07-29 | 2012-10-02 | Tdk Corporation | Switching power supply |
-
1995
- 1995-11-21 JP JP32655295A patent/JP3493256B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8193785B2 (en) | 2005-12-30 | 2012-06-05 | Microgen Engine Corporation Holding B.V. | Power supply |
| US8279629B2 (en) | 2009-07-29 | 2012-10-02 | Tdk Corporation | Switching power supply |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3493256B2 (ja) | 2004-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5303138A (en) | Low loss synchronous rectifier for application to clamped-mode power converters | |
| US6483721B2 (en) | Resonant power converter | |
| US7272020B2 (en) | Isolated, current-fed, pulse width modulation, DC-DC converter | |
| JP3164838B2 (ja) | スイッチング回路及びそれを用いた変換装置、力率改善電源装置 | |
| US6535407B1 (en) | DC/DC converter having a piezoelectric transformer and rectification-smoothing circuit | |
| US6185111B1 (en) | Switching power supply apparatus | |
| JPH1189232A (ja) | スイッチング電源装置 | |
| US7400519B2 (en) | Switching power supply | |
| JPH07123717A (ja) | スイッチング電源装置 | |
| JP2001333576A (ja) | Ｄｃ／ｄｃコンバータの制御方法 | |
| JPH0898523A (ja) | Ｄｃ−ｄｃコンバータ | |
| JP3493256B2 (ja) | スイッチング電源 | |
| JP3478693B2 (ja) | スイッチング電源 | |
| JP2002112555A (ja) | インバータ装置 | |
| JPH07135769A (ja) | 直列共振コンバータ | |
| JPH10136646A (ja) | 同期整流器 | |
| JPH10178781A (ja) | 三相整流器の力率改善回路 | |
| JP2002034258A (ja) | コンバータ装置 | |
| JP2001298330A (ja) | 絶縁型ｐｗｍ電力増幅器 | |
| JP3456788B2 (ja) | スイッチング電源 | |
| KR20220152066A (ko) | 마이크로컨트롤러를 이용한 공진형 플라이백 전력 변환 장치 및 방법 | |
| JPH0740784B2 (ja) | 直列共振コンバ−タ | |
| JP3269413B2 (ja) | Ｄｃ−ｄｃコンバ−タ | |
| JPH10146052A (ja) | 同期整流器 | |
| JPH0662581A (ja) | スイッチング電源回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071114 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081114 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091114 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101114 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111114 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121114 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131114 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |