JPH09148567A - Manufacture of semiconductor device - Google Patents
Manufacture of semiconductor deviceInfo
- Publication number
- JPH09148567A JPH09148567A JP30315595A JP30315595A JPH09148567A JP H09148567 A JPH09148567 A JP H09148567A JP 30315595 A JP30315595 A JP 30315595A JP 30315595 A JP30315595 A JP 30315595A JP H09148567 A JPH09148567 A JP H09148567A
- Authority
- JP
- Japan
- Prior art keywords
- oxide film
- film
- silicon
- gate oxide
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Drying Of Semiconductors (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
Description
【0001】[0001]
【発明の属する技術分野】本発明は半導体装置の製造方
法において、特にLDDスペーサーの形成方法に関する
ものである。BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method for manufacturing a semiconductor device, and more particularly to a method for forming an LDD spacer.
【0002】[0002]
【従来の技術】半導体装置の製造における従来のLDD
スペーサーの加工技術の一つの方法として半導体ドライ
エッチング技術(徳山偏著)113頁に示されるものが
ある。2. Description of the Related Art Conventional LDD in the manufacture of semiconductor devices
As one of spacer processing techniques, there is a semiconductor dry etching technique (Tokuyama Unbiased) shown on page 113.
【0003】従来技術を図3を用いて説明する。基板シ
リコン12の表面を希フッ酸で洗浄後、ゲート酸化膜と
してシリコン酸化膜13を熱酸化法により膜厚8nmで
形成し、この極薄なシリコン酸化膜13の上層の配線層
として250nmの膜厚の多結晶シリコン膜14をモノ
シラン(SiH4 )の熱分解により形成し、フォトレジ
スト15によりパターニングした後(図3a)、多結晶
シリコンのエッチングをおこないゲート電極の形成を行
った(図3b)。ゲート電極を形成後、熱酸化法により
約200nmのシリコン酸化膜16をゲート電極の上層
に形成し(図3c)、異方性のエッチングによりシリコ
ン酸化膜16をエッチングしてLDDスペーサー17を
形成する(図3d)。この時基板シリコンには損傷部1
8が形成されてしまう。図4は従来技術シリコン酸化膜
16のエッチングを行いLDDスペーサー17を形成す
るのに通常用いられるドライエッチング装置の概略図
で、上部電極19と下部電極20を有する平行平板型反
応性イオンエッチング装置である。ガス導入口21より
CF4を30SCCMとCHF3を20SCCMを導入
し、反応室内の圧力を0.10Torrに設定して高周
波電源22より高周波を1000W印加した。シリコン
酸化膜16のエッチング終点の判定は、エッチング中の
シリコンの発光強度の変化を観察することによって行
い、例えば発光強度が最小値より30%上がったところ
でシリコン酸化膜16のエッチングの終点とする。A conventional technique will be described with reference to FIG. After cleaning the surface of the substrate silicon 12 with dilute hydrofluoric acid, a silicon oxide film 13 as a gate oxide film is formed with a film thickness of 8 nm by a thermal oxidation method, and a 250 nm film is formed as an upper wiring layer of the ultrathin silicon oxide film 13. A thick polycrystalline silicon film 14 was formed by thermal decomposition of monosilane (SiH 4 ) and patterned with a photoresist 15 (FIG. 3a), and then polycrystalline silicon was etched to form a gate electrode (FIG. 3b). . After forming the gate electrode, a silicon oxide film 16 of about 200 nm is formed on the upper layer of the gate electrode by a thermal oxidation method (FIG. 3c), and the silicon oxide film 16 is etched by anisotropic etching to form an LDD spacer 17. (Fig. 3d). At this time, damage 1 to the silicon substrate
8 is formed. FIG. 4 is a schematic view of a dry etching apparatus usually used for forming a LDD spacer 17 by etching a conventional silicon oxide film 16, which is a parallel plate type reactive ion etching apparatus having an upper electrode 19 and a lower electrode 20. is there. 30 SCCM of CF4 and 20 SCCM of CHF3 were introduced from the gas inlet 21, the pressure in the reaction chamber was set to 0.10 Torr, and a high frequency power of 1000 W was applied from the high frequency power supply 22. The etching end point of the silicon oxide film 16 is determined by observing the change in the emission intensity of silicon during etching. For example, the etching end point of the silicon oxide film 16 is set when the emission intensity rises by 30% from the minimum value.
【0004】[0004]
【発明が解決しようとする課題】上記のように従来の方
法ではシリコン酸化膜のエッチングにおいて異方性のエ
ッチングを使用するため、8nm程度の薄いゲート酸化
膜はエッチングされてしまい、基板に損傷を与えてしま
う。また、ひどいときには基板がエッチングされてしま
い、形状異常まで引き起こすことがあった。As described above, in the conventional method, anisotropic etching is used in etching the silicon oxide film, so that a thin gate oxide film of about 8 nm is etched and damages the substrate. Will give. Further, in a terrible case, the substrate may be etched, which may cause an abnormal shape.
【0005】[0005]
【課題を解決するための手段】本発明の半導体装置の製
造方法は、半導体装置におけるLDDスペーサーを形成
する工程において、基板シリコンを酸化してゲート酸化
膜を形成する工程と、該ゲート酸化膜上にゲート電極と
なる導電膜を形成する工程と、導電膜上に絶縁物を形成
する工程と、導電膜と絶縁膜をパターニング後不活性ガ
スのプラズマにさらす工程を少なくとも具備することを
特徴とする。本発明の半導体装置の製造方法は、該絶縁
物としてシリコン酸化膜を用いることを特徴とする。According to the method of manufacturing a semiconductor device of the present invention, in the step of forming an LDD spacer in a semiconductor device, a step of oxidizing a substrate silicon to form a gate oxide film, and a step of forming a gate oxide film on the gate oxide film are performed. At least a step of forming a conductive film to be a gate electrode, a step of forming an insulator on the conductive film, and a step of exposing the conductive film and the insulating film to plasma of an inert gas after patterning. . The method for manufacturing a semiconductor device of the present invention is characterized by using a silicon oxide film as the insulator.
【0006】本発明の半導体装置の製造方法は、該不活
性ガスとしてアルゴンを用いることを特徴とする。The method of manufacturing a semiconductor device of the present invention is characterized in that argon is used as the inert gas.
【0007】[0007]
【作用】本発明の方法によれば、不活性ガスのプラズマ
にさらすことにより、ゲート酸化膜およびシリコン基板
に損傷をおよぼすこと無くゲート電極上の絶縁膜を利用
してLDDスペーサーを形成することができるという作
用を有している。According to the method of the present invention, the LDD spacer can be formed by utilizing the insulating film on the gate electrode without damaging the gate oxide film and the silicon substrate by exposing to the plasma of the inert gas. It has the effect of being able to.
【0008】[0008]
【発明の実施の形態】以下、本発明について実施例に基
づき詳細に説明する。DESCRIPTION OF THE PREFERRED EMBODIMENTS Hereinafter, the present invention will be described in detail based on embodiments.
【0009】図2は本実施例においてLDDスペーサー
を形成するのに用いたプラズマ装置の概略図で、上部電
極8と下部アース電極9を有するダウンストリーム型プ
ラズマ装置である。FIG. 2 is a schematic view of a plasma device used to form an LDD spacer in this embodiment, which is a downstream type plasma device having an upper electrode 8 and a lower ground electrode 9.
【0010】実施例として図1に示す次のような工程で
LDDスペーサーを形成した。基板シリコン1の表面を
希フッ酸で洗浄後、ゲート酸化膜としてシリコン酸化膜
2を熱酸化法により膜厚8nmで形成し、この極薄なシ
リコン酸化膜2の上層の配線層として250nmの膜厚
の多結晶シリコン膜3をモノシラン(SiH4 )の熱分
解により形成し、さらにこの上層にプラズマCVDによ
りシリコン酸化膜4を200nm堆積させ、フォトレジ
ストによりパターニングした(図1a)。その後シリコ
ン酸化膜4のエッチングと多結晶シリコン膜3のエッチ
ングを順次おこないゲート電極の形成を行った(図1
b)。As an example, an LDD spacer was formed by the following process shown in FIG. After cleaning the surface of the substrate silicon 1 with dilute hydrofluoric acid, a silicon oxide film 2 is formed as a gate oxide film by a thermal oxidation method to a film thickness of 8 nm, and a 250 nm film is formed as a wiring layer above the ultrathin silicon oxide film 2. A thick polycrystalline silicon film 3 was formed by thermal decomposition of monosilane (SiH 4 ), and a 200 nm thick silicon oxide film 4 was further deposited on this upper layer by plasma CVD and patterned with a photoresist (FIG. 1 a). After that, the silicon oxide film 4 and the polycrystalline silicon film 3 were sequentially etched to form a gate electrode (FIG. 1).
b).
【0011】次に、図2のプラズマ装置内にウエハを入
れ、アルゴンガスをガス導入口10より50SCCM導
入し、圧力を0.10Torrに設定して高周波電源1
1より高周波を1000W印加して、アルゴンガスをプ
ラズマ化し、アルゴンイオンを生成した。時間にして2
分程度印加した。これによってゲート電極上部のシリコ
ン酸化膜4をアルゴンイオンにより物理的に除去し(図
1c)、下部のゲート電極側壁に再堆積させることによ
り、LDDスペーサー7を形成した(図1d)。この結
果ゲート酸化膜2の削れもなく、またシリコン基板1に
損傷を与えることもなくLDDスペーサー7を形成する
ことが出来た。Next, the wafer is placed in the plasma apparatus of FIG. 2, 50 SCCM of argon gas is introduced from the gas inlet 10, the pressure is set to 0.10 Torr, and the high frequency power source 1 is set.
A high frequency of 1000 W was applied from 1 to turn argon gas into plasma, and argon ions were generated. 2 in time
Applied for about a minute. As a result, the silicon oxide film 4 above the gate electrode was physically removed by argon ions (FIG. 1c) and redeposited on the side wall of the gate electrode below to form the LDD spacer 7 (FIG. 1d). As a result, the LDD spacer 7 could be formed without scraping the gate oxide film 2 and without damaging the silicon substrate 1.
【0012】以上、本発明の実施例を図面に基づいて例
を示したが、本発明は以上述べたエッチング条件や装置
などは当然これに限るものではない。Although the embodiments of the present invention have been described above with reference to the drawings, the present invention is not limited to the etching conditions and the apparatus described above.
【0013】[0013]
【発明の効果】本発明は、半導体装置におけるLDDス
ペーサーを形成する工程において、ゲート酸化膜および
シリコン基板に損傷をおよぼすこと無くLDDスペーサ
ーを形成することができるという効果を有している。INDUSTRIAL APPLICABILITY The present invention has an effect that the LDD spacer can be formed without damaging the gate oxide film and the silicon substrate in the step of forming the LDD spacer in the semiconductor device.
【図1】本発明の実施例における工程の断面図である。FIG. 1 is a cross-sectional view of a process in an example of the present invention.
【図2】本発明の実施例において使用したプラズマ装置
の概略図である。FIG. 2 is a schematic view of a plasma device used in an example of the present invention.
【図3】従来技術の実施例における工程の断面図であ
る。FIG. 3 is a sectional view of a step in an example of the related art.
【図4】従来技術の実施例おいて使用したドライエッチ
ング装置の概略図である。FIG. 4 is a schematic view of a dry etching apparatus used in an example of the prior art.
1・・・・・・シリコン基板 2・・・・・・シリコン酸化膜(ゲート酸化膜) 3・・・・・・多結晶シリコン膜 4・・・・・・シリコン酸化膜 5・・・・・・フォトレジスト膜 6・・・・・・アルゴンイオン 7・・・・・・LDDスペーサー 8・・・・・・上部電極 9・・・・・・下部電極 10・・・・・・ガス導入口 11・・・・・・高周波電源 12・・・・・・シリコン基板 13・・・・・・シリコン酸化膜(ゲート酸化膜) 14・・・・・・多結晶シリコン膜 15・・・・・・フォトレジスト膜 16・・・・・・シリコン酸化膜 17・・・・・・LDDスペーサー 18・・・・・・損傷部 19・・・・・・上部電極 20・・・・・・下部電極 21・・・・・・ガス導入口 22・・・・・・高周波電源 1. Silicon substrate 2 Silicon oxide film (gate oxide film) 3 Polycrystalline silicon film 4 Silicon oxide film 5・ ・ Photoresist film 6 ・ ・ ・ ・ ・ ・ Argon ion 7 ・ ・ ・ ・ ・ ・ ・ ・ LDD spacer 8 ・ ・ ・ ・ Upper electrode 9 ・ ・ ・ ・ Lower electrode 10 ・ ・ ・ ・ ・ ・ ・ ・ Gas introduction Mouth 11 ... High-frequency power source 12 Silicon substrate 13 Silicon oxide film (gate oxide film) Polycrystalline silicon film 15 .. Photoresist film 16 .. Silicon oxide film 17 .. LDD spacer 18 .. Damaged part 19 .. Upper electrode 20 .. Lower part Electrode 21: Gas inlet 22: High frequency power source
Claims (3)
工程と、前記ゲート酸化膜上にゲート電極となる導電膜
を形成する工程と、前記導電膜上に絶縁物を形成する工
程と、前記導電膜と前記絶縁膜を所望の形状にパターニ
ングした後不活性ガスのプラズマにさらす工程を少なく
とも具備することを特徴とする半導体装置の製造方法。1. A step of forming a gate oxide film on a semiconductor substrate, a step of forming a conductive film to be a gate electrode on the gate oxide film, a step of forming an insulator on the conductive film, A method of manufacturing a semiconductor device, comprising: at least a step of patterning a conductive film and the insulating film into a desired shape and then exposing the conductive film and plasma to an inert gas plasma.
ることを特徴とする請求項1記載の半導体装置の製造方
法。2. The method of manufacturing a semiconductor device according to claim 1, wherein a silicon oxide film is used as the insulator.
ことを特徴とする請求項1記載の半導体装置の製造方
法。3. The method of manufacturing a semiconductor device according to claim 1, wherein argon is used as the inert gas.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30315595A JPH09148567A (en) | 1995-11-21 | 1995-11-21 | Manufacture of semiconductor device |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP30315595A JPH09148567A (en) | 1995-11-21 | 1995-11-21 | Manufacture of semiconductor device |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH09148567A true JPH09148567A (en) | 1997-06-06 |
Family
ID=17917549
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP30315595A Pending JPH09148567A (en) | 1995-11-21 | 1995-11-21 | Manufacture of semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH09148567A (en) |
-
1995
- 1995-11-21 JP JP30315595A patent/JPH09148567A/en active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7148151B2 (en) | Dry etching method, fabrication method for semiconductor device, and dry etching apparatus | |
JPH07153746A (en) | Dry etching chamber cleaning method | |
JP2000133638A (en) | Method and equipment for plasma etching | |
KR100702723B1 (en) | Dry-etching method | |
US5514621A (en) | Method of etching polysilicon using a thin oxide mask formed on the polysilicon while doping | |
US20040129674A1 (en) | Method and system to enhance the removal of high-k dielectric materials | |
JPH11214356A (en) | Dry etching method of silicon board | |
JP3362093B2 (en) | How to remove etching damage | |
KR100377174B1 (en) | Method for making capacitor | |
JPH09148567A (en) | Manufacture of semiconductor device | |
JP2003298049A (en) | Manufacturing method for semiconductor device | |
KR0168208B1 (en) | Polymer removing method | |
JP3696442B2 (en) | Dry etching method and apparatus | |
JPH08148468A (en) | Etching method | |
JP3409357B2 (en) | Etching method | |
JPS584930A (en) | Removing method of photoresist | |
JPH02162730A (en) | Manufacture of semiconductor device | |
JP2004079609A (en) | Manufacturing method of semiconductor device | |
JPH0878515A (en) | Fabrication of semiconductor device | |
JP2003519912A (en) | Etching and ashing photoresist removal process | |
TW202213450A (en) | Method of patterning platinum | |
JPH0451520A (en) | Manufacture of semiconductor device | |
KR100332647B1 (en) | Method of forming a contact hole in a semiconductor device | |
KR100576439B1 (en) | Method for cleanning etching chamber of semiconductor device | |
JPH04100230A (en) | Manufacture of semiconductor device |