JPH08148468A - Etching method - Google Patents

Etching method

Info

Publication number
JPH08148468A
JPH08148468A JP28501394A JP28501394A JPH08148468A JP H08148468 A JPH08148468 A JP H08148468A JP 28501394 A JP28501394 A JP 28501394A JP 28501394 A JP28501394 A JP 28501394A JP H08148468 A JPH08148468 A JP H08148468A
Authority
JP
Japan
Prior art keywords
etching
selection ratio
oxide film
conditions
poly
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP28501394A
Other languages
Japanese (ja)
Inventor
Mitsuhiro Okuni
充弘 大國
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP28501394A priority Critical patent/JPH08148468A/en
Publication of JPH08148468A publication Critical patent/JPH08148468A/en
Pending legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

PURPOSE: To protect a substrate against deformation caused by a micro loading effect by a method wherein an N<+> Poly-Si layer is specified in selection ratio to insulating films used under isotropic etching conditions and non-isotropic etching conditions respectively. CONSTITUTION: A film structure is composed of an Si substrate 24, a thermal SiO2 , an N<+> Poly-Si 22, and a resist layer 21, and the N<+> Poly-Si 22 is etched with a Lissajous-electron plasma device which generates high-vacuum plasma by a rotating electric field. First, a natural oxide film is removed, and a main etching operation is carried out under conditions that a selection ratio to an oxide film is kept below 20, a non-isotropic etching is performed under conditions that a selection ratio to an oxide film is kept above 30 or a solid pattern (space section) residual main etching is carried out. Thereafter, all the solid pattern (space section) is etched, and then an overetching is carried out to completely remove the residues under such conditions that a selection ratio to an oxide film is kept above 100.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明は エッチング方法に関す
るものであり、特にエッチングの対象物としての膜はシ
リコンまたはシリコン化合物の膜に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an etching method, and more particularly to a film as an etching object, which is a film of silicon or a silicon compound.

【0002】[0002]

【従来の技術】エッチングの中でもドライエッチングと
は、プラズマ中に存在するイオン、ラジカル等による気
相と固相表面における化学的叉は物理的反応を利用し、
薄膜を食刻する微細加工技術である。ドライエッチング
技術としては、最も広く用いられている反応性イオンエ
ッチング(RIE)、回転磁場を利用する電子サイクロ
トロン共鳴(ECR)、最近では誘導結合型プラズマ
(ICP)や、回転電界を利用するリサジューエレクト
ロンプラズマ(LEP)等があり、適当なガスの高周波
放電プラズマに試料を曝すことにより反応を起こし、試
料表面の一部を除去するものである。
2. Description of the Related Art Dry etching is one of the etching methods that utilizes chemical or physical reactions on the surface of gas phase and solid phase due to ions and radicals existing in plasma.
It is a microfabrication technology that etches a thin film. The most widely used dry etching techniques are reactive ion etching (RIE), electron cyclotron resonance (ECR) that uses a rotating magnetic field, recently inductively coupled plasma (ICP), and Lissajous electron that uses a rotating electric field. There is plasma (LEP) or the like, which causes a reaction by exposing the sample to high-frequency discharge plasma of an appropriate gas to remove a part of the sample surface.

【0003】ドライエッチングにおける微細化のために
はイオンの方向性を揃えることが必要であるが、このた
めにはプラズマ中でのイオン散乱を減らすことが不可欠
である。イオンの方向性を揃えるためには、真空度を高
くしてイオンの平均自由工程を大きくすることが効果的
であると言われている。
In order to miniaturize dry etching, it is necessary to align the directionality of ions, but for this purpose, it is indispensable to reduce ion scattering in plasma. It is said that it is effective to increase the degree of vacuum and increase the mean free path of the ions in order to align the directionality of the ions.

【0004】一方半導体デバイスを製造するにおいてド
ライエッチング工程は、とりわけ重要であり、特にトラ
ンジスターの性能に大きな影響を与えるゲート電極の形
成には、垂直形状、高速度、高選択比、高寸法制御等が
要求されている。ゲート電極材には、ポリシリコン系の
膜が主に使用される場合が多くそのエッチング方法は多
岐に渡っている。そしてエッチング用プラズマ源は、R
IE、ECR、ICP、LEPが主流であり、またエッ
チング用ガスは主に塩素、臭素系が用いられている。そ
して、昨今半導体デバイスでのシリコン系エッチングに
おける要求はますます高くなるばかりである。0.25
μm以下の微細パターンでは、高選択比(対レジスト、
対酸化膜)、高寸法制御、垂直エッチングの同時実現が
要求されているが、これを達成することは困難である。
On the other hand, the dry etching process is particularly important in the manufacture of semiconductor devices, and especially in the formation of the gate electrode which greatly affects the performance of the transistor, the vertical shape, high speed, high selection ratio, high dimension control, etc. Is required. In many cases, a polysilicon-based film is mainly used as the gate electrode material, and the etching method is various. The plasma source for etching is R
IE, ECR, ICP, and LEP are mainstream, and chlorine and bromine gas are mainly used as etching gas. Recently, the demand for silicon-based etching in semiconductor devices has been increasing. 0.25
For fine patterns of μm or less, a high selection ratio (versus resist,
Simultaneous realization of (anti-oxidation film), high dimension control, and vertical etching is required, but it is difficult to achieve this.

【0005】上記の高性能エッチングを達成するため
に、エッチング中にその条件を一度変更する方法が、特
公平2ー57701号公報において提案されており、以
下ではこの従来のドライエッチングについて説明する。
In order to achieve the above high-performance etching, a method of changing the condition once during etching is proposed in Japanese Patent Publication No. 2-57701, and the conventional dry etching will be described below.

【0006】まず、基板上の絶縁膜上の電極膜(例えば
n+polySi)の表面に垂直な方向に選択性がある第1のエ
ッチングを行って選択的にエッチングするとともに絶縁
膜が完全に露出する手前でこのエッチングを停止する。
次に、第1のエッチングの後、第1のエッチングで絶縁
膜上の一部に残存した電極膜を、第1のエッチングより
も絶縁膜のエッチングが生じにくい第2のエッチングに
てエッチングすることにより、電極のパターンで覆われ
ていない絶縁膜をエッチングすることなく、電極膜(電
極パターン)を絶縁膜上に選択的に形成する。
First, an electrode film on an insulating film on a substrate (for example,
The first etching having a selectivity in the direction perpendicular to the surface of (n + polySi) is performed to selectively etch it, and this etching is stopped before the insulating film is completely exposed.
Next, after the first etching, the electrode film remaining on a part of the insulating film by the first etching is etched by the second etching in which etching of the insulating film is less likely to occur than in the first etching. Thus, the electrode film (electrode pattern) is selectively formed on the insulating film without etching the insulating film not covered with the electrode pattern.

【0007】このようなメインエッチ(主なるエッチン
グ、上記の従来例では第1のエッチング)とオーバーエ
ッチ(残存除去エッチング、上記の従来例では第2のエ
ッチング)とに分ける方法は、昨今特に段差を有する半
導体デバイスの製造に広く一般的に利用されてきてい
る。
Recently, a method of dividing the main etching (main etching, the first etching in the above-mentioned conventional example) and over-etching (residual removal etching, the second etching in the above-mentioned conventional example) into a step Has been widely and commonly used for manufacturing semiconductor devices having

【0008】以下では上記の従来方法でエッチングした
例を図面を参照しながら具体的に説明する。
Hereinafter, an example of etching by the above conventional method will be specifically described with reference to the drawings.

【0009】図2は、様々なエッチング装置の内の回転
電場を用いて高真空プラズマを発生するリサジュ−エレ
クトロンプラズマ(LEP)装置の概要図である。11
はチャンバ−、12、13、14は側方電極、15は電
極(試料台)、16はア−ス電極である。この装置系を
用いて表2に示す条件でエッチングを行った。
FIG. 2 is a schematic diagram of a Lissajous-Electron Plasma (LEP) device that uses a rotating electric field in various etching devices to generate a high vacuum plasma. 11
Is a chamber, 12, 13, 14 are side electrodes, 15 is an electrode (sample stage), and 16 is an earth electrode. Using this device system, etching was performed under the conditions shown in Table 2.

【0010】[0010]

【表1】 [Table 1]

【0011】図3(a)はエッチング前の膜構成であ
り、21はレジスト、22はn+PolySi、23は
熱SiO2、24はSi基板である。3個の側方電極1
2、13、14には周波数54.24MHzのLEPパ
ワ−を印加し、電極(試料台)15には周波数13.5
6MHzのRFパワ−を印加した。ここで第1のドライ
エッチングが完了した時点では、マイクロロ−デイング
効果があるために図3(b)に示す様に粗パターン周辺
(オープン部)では完全にエッチングされているが、密
パターン周辺(ライン&スペ−ス)の内側ではまだ未エ
ッチング部が残っている。このまま第2のドライエッチ
ングに移行すると、この条件は熱SiO2との選択比を
上げるために酸素ガスを添加しており、等方性エッチ成
分が支配的になるため最終的に図3(c)に示す様にラ
イン&スペ−スの内側で食い込み形状が発生する。
FIG. 3A shows a film structure before etching, 21 is a resist, 22 is n + PolySi, 23 is thermal SiO 2 , and 24 is a Si substrate. 3 side electrodes 1
A LEP power having a frequency of 54.24 MHz is applied to 2, 13, and 14, and a frequency of 13.5 is applied to the electrode (sample table) 15.
An RF power of 6 MHz was applied. At the time when the first dry etching is completed, there is a micro-loading effect, so that the area around the rough pattern (open portion) is completely etched as shown in FIG. Unetched parts still remain inside the line & space). When the process proceeds to the second dry etching as it is, oxygen gas is added under this condition in order to increase the selection ratio with respect to the thermal SiO 2, and the isotropic etching component becomes dominant, so that finally, as shown in FIG. As shown in), a bite shape is generated inside the line & space.

【0012】このように、従来の方法では、高精度エッ
チングには追従出来ず例えばマイクロローデイング効果
が顕著である0.25μm以下の微細パターンはもちろ
んのこと、0.35μmレベルのパターンにおいても再
現性良く、高選択比、高寸法制御、垂直エッチングを同
時実現することは困難である。
As described above, according to the conventional method, it is possible to reproduce not only a fine pattern of 0.25 μm or less, which cannot follow high-precision etching but has a remarkable microloading effect, but also a pattern of 0.35 μm level. It is difficult to simultaneously realize high selectivity, high selection ratio, high dimensional control, and vertical etching.

【0013】[0013]

【発明が解決しようとする課題】本発明は上記問題点を
鑑み、マイクロローデイング効果に起因する形状不良が
発生せず、また再現性も良く、さらに高選択比、高寸法
制御、垂直エッチングを実現するエッチング方法を提供
するものである。
In view of the above problems, the present invention does not cause shape defects due to the microloading effect and has good reproducibility. Furthermore, high selection ratio, high dimension control, and vertical etching are performed. An etching method to be realized is provided.

【0014】[0014]

【課題を解決するための手段】上記問題点を解決するた
めに、絶縁膜上にシリコン叉はシリコン化合物の形成さ
れた基板において、エッチングマスクで覆われていない
前記シリコン叉はシリコン化合物をエッチングする場
合、第1ステップとして前記シリコン叉はシリコン化合
物上の自然酸化膜を除去した後、第2ステップとして対
酸化膜選択比20以下の条件で選択的に前記シリコン叉
はシリコン化合物をエッチングするとともに前記絶縁膜
が、粗パターン周辺(オープン部)では完全に露出し、
またローデイング効果により密パターン周辺(ライン&
スペース部)では完全に露出しないためその手前で終了
するバルク部エッチング、第3ステップとして対酸化膜
選択比30以上で等方エッチ成分のない条件で前記絶縁
膜の密パターン周辺(ライン&スペース部)が完全に露
出するバルク部エッチングと粗パターン周辺(オープン
部)での残さ除去、第4ステップとして等方エッチ成分
はあるが対酸化膜選択比100以上ある条件で粗密パタ
ーン周辺のオーバーエッチなる残さ除去、のステップに
分けてエッチング方法を用いる。
In order to solve the above problems, in a substrate having silicon or a silicon compound formed on an insulating film, the silicon or silicon compound not covered with an etching mask is etched. In this case, the first step is to remove the natural oxide film on the silicon or silicon compound, and the second step is to selectively etch the silicon or silicon compound under the condition that the selectivity ratio to the oxide film is 20 or less. The insulating film is completely exposed around the rough pattern (open area),
Also, due to the loading effect, the dense pattern area (line &
In the space part), the bulk part is not completely exposed before the etching, and the third step is to perform the third step under the condition that there is no isotropic etching component with a selectivity ratio to the oxide film of 30 or more (line & space part). ) Is completely exposed and the residue is removed around the rough pattern (open part). The fourth step is overetching around the rough pattern under the condition that there is an isotropic etching component but the selectivity ratio to the oxide film is 100 or more. The etching method is used by dividing into the steps of removing the residue.

【0015】また、本発明は全てのエッチングステップ
で同一圧力とする事が望ましい。さらに、その全ガス流
量が同一である事が望ましい。
Further, in the present invention, it is desirable that the same pressure is applied in all etching steps. Further, it is desirable that the total gas flow rate be the same.

【0016】[0016]

【作用】本発明は上記した構成によって、下地である酸
化膜との選択比が50以上ありサイドエッチの入らない
エッチング条件で密パターン周辺(ライン&スペ−ス
部)の残りをエッチングし、最後にオ−バ−エッチ条件
を施すことにより前記シリコン又はシリコン化合物を、
安定で垂直形状、高選択比、高寸法制御エッチングが可
能となる。
According to the present invention, with the above-described structure, the remaining portion around the dense pattern (line & space portion) is etched under the etching condition where the selection ratio with respect to the underlying oxide film is 50 or more and side etching does not occur. The silicon or silicon compound by subjecting the silicon or silicon compound to an overetch condition,
Stable and vertical etching, high selectivity and high dimension control etching are possible.

【0017】[0017]

【実施例】以下本発明の一実施例であるエッチング方法
について、図面を参照しながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS An etching method according to an embodiment of the present invention will be described below with reference to the drawings.

【0018】図2は本発明のエッチング方法を適用し
た、回転電場を用いた高真空プラズマを発生するリサジ
ュ−エレクトロンプラズマ(LEP)装置の概要図であ
るが、その構成は従来のものと同様である。
FIG. 2 is a schematic diagram of a Lissajous-electron plasma (LEP) apparatus for applying the etching method of the present invention to generate a high vacuum plasma using a rotating electric field. is there.

【0019】この装置を用いて、n+Poly−Siエ
ッチングを行った。その際のエッチング条件を表1に示
す。
Using this apparatus, n + Poly-Si etching was performed. Table 1 shows the etching conditions at that time.

【0020】[0020]

【表2】 [Table 2]

【0021】図1(a)はエッチング前の膜構成であ
り、21はレジスト、22はn+Poly−Si、23
は熱SiO2、24はSi基板である。エッチング条件
を表2に示す。3個の側方電極12、13、14には周
波数54.24MHzのLEPパワ−を印加し、電極
(試料台)15には周波数13.56MHzのRFパワ
−を印加した。
FIG. 1A shows a film structure before etching, 21 is a resist, 22 is n + Poly-Si, and 23.
Is thermal SiO 2 and 24 is a Si substrate. The etching conditions are shown in Table 2. LEP power having a frequency of 54.24 MHz was applied to the three side electrodes 12, 13 and 14, and RF power having a frequency of 13.56 MHz was applied to the electrode (sample stage) 15.

【0022】まず自然酸化膜を除去した後、対酸化膜選
択比20以下の条件でメインエッチを施すと図1(b)
に示す様に粗パターン(オープン部)では完全にエッチ
ングされているが、密パターン(ライン&スペ−スの内
側部)ではまだ未エッチング部が残っている。
First, after removing the natural oxide film, main etching is performed under the condition that the selectivity ratio to the oxide film is 20 or less.
As shown in (4), the rough pattern (open portion) is completely etched, but the dense pattern (inner portion of the line & space) still has an unetched portion.

【0023】次に、対酸化膜選択比50以上の条件で等
方エッチ成分のないエッチングすなわち密パターン(ス
ペース部)残りメインエッチを15秒施すと図2(c)
の様になり、その後密パターン(スペース部)を全てエ
ッチングした後、さらに酸化膜との選択比を170にま
で上げたオーバーエッチを施して残さを完全し除去す
る。
Next, under the condition that the selective ratio to the oxide film is 50 or more, the etching without the isotropic etching component, that is, the main etching with the remaining dense pattern (space portion) is performed for 15 seconds.
After that, after all the dense pattern (space portion) is etched, overetching is performed to further increase the selectivity with respect to the oxide film to 170 to completely remove the residue.

【0024】この様なエッチングステップにより、本発
明では密パターンの部分における未エッチング部をエッ
チングするメインエッチングを行う工程を有しているた
め、オーバーエッチングの際には未エッチング部分が存
在しない。従って、オーバーエッチングを行った際に
も、食い込み形状の部分は発生せず、くびれ形状のない
良好な垂直形状が高選択比のもとで得られる。すなわ
ち、マイクロローディング効果による未エッチング部の
発生に対しても、高精度にエッチングを行うことが可能
となる。
With such an etching step, the present invention has a step of performing the main etching for etching the unetched portion in the dense pattern portion, so that there is no unetched portion in the overetching. Therefore, even when overetching is performed, a bite-shaped portion does not occur, and a good vertical shape without a constricted shape can be obtained with a high selection ratio. That is, it is possible to perform etching with high accuracy even when an unetched portion is generated due to the microloading effect.

【0025】なお、本実施例においては被エッチング膜
をシリコン膜としたが、ポリサイドの様なシリコン化合
物膜でも同様の効果が得られるのはいうまでもない。
Although the film to be etched is a silicon film in this embodiment, it goes without saying that the same effect can be obtained with a silicon compound film such as polycide.

【0026】また、スループットを上げるために各エッ
チングステップで、圧力及び総流量を同一にした方が有
利である。
Further, in order to increase the throughput, it is advantageous to make the pressure and the total flow rate the same in each etching step.

【0027】[0027]

【発明の効果】以上のように本発明によるエッチング方
法では、マイクロローデイング効果を打ち消し、良好な
垂直形状を高選択比、高寸法制御のもとで実現できる。
そして本発明により、高性能なゲート電極加工が可能と
なり電気特性のバラツキの少ないデバイスが実現でき
る。
As described above, in the etching method according to the present invention, the micro loading effect is canceled and a good vertical shape can be realized under a high selection ratio and a high dimensional control.
Further, according to the present invention, a high-performance gate electrode can be processed and a device with less variation in electrical characteristics can be realized.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の実施例におけるドライエッチングの断
面概略図
FIG. 1 is a schematic cross-sectional view of dry etching in an example of the present invention.

【図2】本発明におけるドライエッチング装置の構造概
略図
FIG. 2 is a schematic structural view of a dry etching apparatus according to the present invention.

【図3】従来例におけるドライエッチングの断面概略図FIG. 3 is a schematic sectional view of dry etching in a conventional example.

【符号の説明】[Explanation of symbols]

11 チャンバー 12、13、14 側方電極 15 電極(試料台)100MHzの高周波電力が印加
される電極 16 アース電極 21 レジスト 22 n+Poly−Si 23 熱SiO2 24 Si基板
11 Chambers 12, 13, 14 Side Electrodes 15 Electrodes (Sample Stand) Electrodes to which High Frequency Power of 100 MHz is Applied 16 Earth Electrodes 21 Resists 22 n + Poly-Si 23 Thermal SiO 2 24 Si Substrate

【手続補正書】[Procedure amendment]

【提出日】平成6年12月8日[Submission date] December 8, 1994

【手続補正1】[Procedure Amendment 1]

【補正対象書類名】図面[Document name to be corrected] Drawing

【補正対象項目名】図3[Name of item to be corrected] Figure 3

【補正方法】変更[Correction method] Change

【補正内容】[Correction content]

【図3】 [Figure 3]

Claims (3)

【特許請求の範囲】[Claims] 【請求項1】表面に絶縁膜が形成されたシリコンまたは
シリコン化合物を形成する工程と、前記シリコンまたは
シリコン化合物上にレジストを形成する工程と、前記レ
ジストをマスクとして前記レジストで覆われていない前
記シリコンまたはシリコン化合物をメインエッチングす
る第1のエッチング工程と、前記第1のエッチングの後
等方エッチ成分がなくかつ前記絶縁膜との選択比が30
以上ある条件でエッチングを行う第2のエッチング工程
と、前記第2のエッチング工程の後等方エッチ成分を有
し前記絶縁膜との選択比が100以上ある条件でエッチ
ングを行う第3のエッチング工程とを有するエッチング
方法。
1. A step of forming silicon or a silicon compound having an insulating film formed on the surface thereof, a step of forming a resist on the silicon or silicon compound, and the step of not covering the resist with the resist as a mask. A first etching step of main etching silicon or a silicon compound, and a selection ratio between the first etching step and the insulating film that is free of isotropic etching components and is 30
The second etching step in which etching is performed under the above conditions, and the third etching step in which etching is performed under the conditions that the isotropic etching component is included after the second etching step and the selection ratio to the insulating film is 100 or more An etching method having:
【請求項2】第1、第2及び第3のエッチング条件の圧
力が同一であることを特徴とする請求項1記載のエッチ
ング方法。
2. The etching method according to claim 1, wherein the pressures under the first, second and third etching conditions are the same.
【請求項3】第1、第2及び第3のエッチング条件の全
ガス流量が同一であることを特徴とする請求項1または
2記載のエッチング方法。
3. The etching method according to claim 1 or 2, wherein the total gas flow rates under the first, second and third etching conditions are the same.
JP28501394A 1994-11-18 1994-11-18 Etching method Pending JPH08148468A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP28501394A JPH08148468A (en) 1994-11-18 1994-11-18 Etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP28501394A JPH08148468A (en) 1994-11-18 1994-11-18 Etching method

Publications (1)

Publication Number Publication Date
JPH08148468A true JPH08148468A (en) 1996-06-07

Family

ID=17686025

Family Applications (1)

Application Number Title Priority Date Filing Date
JP28501394A Pending JPH08148468A (en) 1994-11-18 1994-11-18 Etching method

Country Status (1)

Country Link
JP (1) JPH08148468A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010083208A (en) * 2000-02-21 2001-08-31 가네꼬 히사시 Method for fabricating semiconductor device
JP2005536051A (en) * 2002-08-14 2005-11-24 ペルキンエルメル オプトエレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング Method for selectively removing material from a substrate surface and wafer masking material and wafer with masking material
KR100752186B1 (en) * 2006-07-12 2007-08-24 동부일렉트로닉스 주식회사 Method for dry etching

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20010083208A (en) * 2000-02-21 2001-08-31 가네꼬 히사시 Method for fabricating semiconductor device
JP2005536051A (en) * 2002-08-14 2005-11-24 ペルキンエルメル オプトエレクトロニクス ゲゼルシャフト ミット ベシュレンクテル ハフツング Method for selectively removing material from a substrate surface and wafer masking material and wafer with masking material
US8652343B2 (en) 2002-08-14 2014-02-18 Excelitas Technologies Singapore Pte. Ltd. Method for selectively removing material from the surface of a substrate, masking material for a wafer, and wafer with masking material
KR100752186B1 (en) * 2006-07-12 2007-08-24 동부일렉트로닉스 주식회사 Method for dry etching

Similar Documents

Publication Publication Date Title
EP0482519B1 (en) Method of etching oxide materials
JP2574094B2 (en) Etching method
US5514621A (en) Method of etching polysilicon using a thin oxide mask formed on the polysilicon while doping
KR100592841B1 (en) Precise patterning of high-k films
US6027959A (en) Methods for in-situ removal of an anti-reflective coating during a nitride resistor protect etching process
US6066567A (en) Methods for in-situ removal of an anti-reflective coating during an oxide resistor protect etching process
JP3353532B2 (en) Trench etching method
KR910008983B1 (en) Rest particle remove method using anisotrophic ethching
JPH08148468A (en) Etching method
KR100894300B1 (en) Dry etching method
JP4142492B2 (en) Plasma processing method
JP2004259927A (en) Dry etching method
JPH0992640A (en) Plasma etching method
JPS60120525A (en) Method for reactive ion etching
JP3645658B2 (en) Manufacturing method of semiconductor device
JP4778715B2 (en) Semiconductor manufacturing method
JPH0722391A (en) Dry etching method
JPH07297174A (en) Manufacture of semiconductor device
JPH11330045A (en) Method for etching laminated film of oxide film and silicon layer
JPH06181190A (en) Fabrication of semiconductor device
JPH07263406A (en) Method of manufacturing semiconductor device
JPH06244157A (en) Manufacture of semiconductor device
JPH0353521A (en) Manufacture of semiconductor device
JP4436463B2 (en) Etching chamber apparatus having three independent control electrodes
JP2556373B2 (en) Dry etching method