JPH0722391A - Dry etching method - Google Patents

Dry etching method

Info

Publication number
JPH0722391A
JPH0722391A JP14890693A JP14890693A JPH0722391A JP H0722391 A JPH0722391 A JP H0722391A JP 14890693 A JP14890693 A JP 14890693A JP 14890693 A JP14890693 A JP 14890693A JP H0722391 A JPH0722391 A JP H0722391A
Authority
JP
Japan
Prior art keywords
etching
gas
fluorine
plasma
dry etching
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP14890693A
Other languages
Japanese (ja)
Other versions
JP3271373B2 (en
Inventor
Masabumi Kubota
正文 久保田
Mitsuhiro Okuni
充弘 大國
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP14890693A priority Critical patent/JP3271373B2/en
Publication of JPH0722391A publication Critical patent/JPH0722391A/en
Application granted granted Critical
Publication of JP3271373B2 publication Critical patent/JP3271373B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • ing And Chemical Polishing (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

PURPOSE:To enable a multilayered film etching process, wherein fluorine gas plasma etching and halogen gas (excluding fluorine gas) plasma etching are successively executed in this sequence, to be enhanced in reproducibility and stability. CONSTITUTION:A dry etching method is composed of a first process wherein fluorine-containing gas introduced into a chamber is turned into plasma to etch the surface of a tungsten silicide 13 and a second process wherein halogen- containing gas except fluorine introduced into the chamber and set to a pressure range of 0.5 to 5mTorr is turned into plasma to etch the surface of a polycrystalline silicon 12. By this setup, an electron deposition phenomenon caused by fluorine element can be restrained from occurring, so that an etching operation can be improved in reproducibility of etching rate, selection ratio, shape, and others.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【産業上の利用分野】本発明はプラズマエッチングによ
る薄膜の微細加工技術に関するものである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a technique for finely processing a thin film by plasma etching.

【0002】[0002]

【従来の技術】高密度半導体集積回路の進歩は産業革命
にも比較される変革をもたらしつつある。高密度化は素
子寸法の微細化、デバイスの改良、チップサイズの大面
積化等により実現されてきた。素子寸法の微細化は光の
波長程度まで進んで来ており、リソグラフィにはエキシ
マレーザや軟エックス線の使用が検討されている。微細
パターンの実現には、リソグラフィと並んでドライエッ
チングが重要な役割を果たしている。
2. Description of the Related Art Advances in high-density semiconductor integrated circuits are bringing about changes comparable to the industrial revolution. Higher densities have been realized by miniaturization of device dimensions, improvement of devices, and enlargement of chip size. The miniaturization of device dimensions has advanced to about the wavelength of light, and the use of excimer lasers and soft X-rays is being considered for lithography. Along with lithography, dry etching plays an important role in realizing fine patterns.

【0003】ドライエッチングとは、プラズマ、ラジカ
ル、イオン等による気相ー固相表面に於ける化学的また
は物理的反応を利用し、薄膜または基板の不要な部分を
除去する加工方法である。ドライエッチング技術として
最も広く用いられている反応性イオンエッチング(RI
E)は、適当なガスの高周波放電プラズマ中に試料を曝
すとエッチング反応により試料表面の不要部分が除去さ
れるというものである。必要な部分は、通常、マスクと
して用いたフォトレジストパターンにより保護されてい
る。
The dry etching is a processing method for removing an unnecessary portion of a thin film or a substrate by utilizing a chemical or physical reaction on a gas-solid phase surface by plasma, radicals, ions and the like. The most widely used dry ion etching technology is reactive ion etching (RI
E) is that when a sample is exposed to a high-frequency discharge plasma of an appropriate gas, an unnecessary portion of the sample surface is removed by an etching reaction. The required portion is usually protected by the photoresist pattern used as a mask.

【0004】図5は平行平板電極を有する典型的な反応
性イオンエッチング装置を示す模式図である。金属性チ
ャンバー1中には、ガスコントローラ2を通して反応性
ガスが導入され、排気系3によって適切な圧力に制御さ
れている。チャンバー1中の圧力は通常100から10
00mTorrに設定される。チャンバー1の上部には
アノード(陽極)4が設けられ、下部にはカソード(陰
極)となる試料台5が設けられている。試料台5には、
インピーダンス整合回路6を介してRF電源7が接続さ
れており、試料台5とアノード4との間で高周波放電を
起こすことができる。
FIG. 5 is a schematic view showing a typical reactive ion etching apparatus having parallel plate electrodes. A reactive gas is introduced into the metallic chamber 1 through a gas controller 2, and an exhaust system 3 controls the reactive gas to an appropriate pressure. The pressure in chamber 1 is usually 100 to 10
Set to 00 mTorr. An anode (anode) 4 is provided above the chamber 1, and a sample table 5 serving as a cathode (cathode) is provided below the chamber 1. On the sample table 5,
An RF power source 7 is connected via an impedance matching circuit 6, and high frequency discharge can be generated between the sample stage 5 and the anode 4.

【0005】半導体集積回路においてはさまざまな種類
の膜が使用され、それらは必要な寸法、形状に微細加工
される必要がある。高精度の寸法精度が要求される工程
の一つがゲート電極加工である。ゲート電極寸法は素子
の動作速度や回路の駆動力を決定する重要なパラメータ
であるので、設計寸法から10%以下の寸法変化しか許
容されない。素子の動作速度を高めるため、通常最小の
寸法はゲート電極に適用されるため、最も微細で高精度
の寸法精度が必要とされる工程であるといえる。
Various types of films are used in semiconductor integrated circuits, and they must be microfabricated to have the required size and shape. One of the processes that requires high dimensional accuracy is gate electrode processing. Since the size of the gate electrode is an important parameter that determines the operating speed of the device and the driving force of the circuit, only a size change of 10% or less from the design size is allowed. Since the minimum size is usually applied to the gate electrode in order to increase the operation speed of the device, it can be said that this is the process that requires the finest and most accurate dimensional accuracy.

【0006】ゲート電極には電気抵抗を下げる目的で近
年上層がタングステンシリサイド膜に代表される高融点
金属シリサイド、下層がリンドープした多結晶シリコン
膜であるいわゆるポリサイド膜が使用されはじめてい
る。このような2層膜のエッチングにおいては、先に述
べたようなドライエッチング装置を用いて通常2つ以上
の異なるガスを用いてそれぞれの膜をエッチングする。
例えばタングステンシリサイド膜のエッチングにはCF
4やSF6等のフッ素を含むガスのプラズマが使用され、
多結晶シリコン膜のエッチングにはCl2やHCl,H
Br等のフッ素以外のハロゲンガスまたはハロゲン化合
物ガスのプラズマが用いられる。タングステンシリサイ
ド膜のエッチングではSiF4,WF6等の、多結晶シリ
コン膜のエッチングではSiClx等の蒸気圧の高い反
応生成物ができ、それらが真空排気されることでエッチ
ングが進行する。圧力は100mTorrから1000
mTorr、投入電力は200から500W程度が使用
され、エッチング速度は200から300nm/min
程度が得られている。
For the purpose of lowering electric resistance, a high melting point metal silicide represented by a tungsten silicide film and a so-called polycide film which is a phosphorus-doped polycrystalline silicon film as a lower layer have begun to be used for the gate electrode in recent years. In etching such a two-layer film, each film is usually etched using two or more different gases using the dry etching apparatus as described above.
For example, CF is used for etching the tungsten silicide film.
Plasma of gas containing fluorine such as 4 and SF 6 is used,
For etching the polycrystalline silicon film, Cl 2 , HCl, H
Plasma of halogen gas or halogen compound gas other than fluorine such as Br is used. When the tungsten silicide film is etched, reaction products with a high vapor pressure such as SiF 4 and WF 6 are formed, and when the polycrystalline silicon film is etched, reaction products with a high vapor pressure such as SiCl x are generated, and the etching proceeds by evacuation. Pressure is from 100mTorr to 1000
mTorr, input power of about 200 to 500 W is used, and etching rate is 200 to 300 nm / min.
The degree is obtained.

【0007】この例以外にフッ素系ガスでのエッチング
に続けてフッ素以外のハロゲン系ガスでのエッチングを
行う場合が半導体素子製造プロセスではたびたび発生す
る。たとえばゲート電極上にシリコン酸化膜が載った構
造を形成することがあるが、この場合にはシリコン酸化
膜エッチングにはCF4やCHF3の様なフッ素系ガスが
使用され、ゲート電極エッチングには塩素系ガスが使用
される等である。
In addition to this example, etching with a halogen-based gas other than fluorine is often performed after etching with a fluorine-based gas in the semiconductor element manufacturing process. For example, a structure in which a silicon oxide film is placed on the gate electrode may be formed. In this case, a fluorine-based gas such as CF 4 or CHF 3 is used for etching the silicon oxide film, and for etching the gate electrode. For example, chlorine gas is used.

【0008】[0008]

【発明が解決しようとする課題】この様な2ステップの
エッチングにより多層膜構造をエッチングできるが、実
際の試作ラインに適用するとエッチング速度や形状、選
択比等のエッチング特性が安定しないという問題が生じ
てきた。
A multilayer film structure can be etched by such two-step etching, but when applied to an actual trial production line, there arises a problem that etching characteristics such as etching rate, shape, and selection ratio are not stable. Came.

【0009】図6はタングステンポリサイドのエッチン
グにおける多結晶シリコン膜のエッチング速度、対酸化
膜選択比の処理枚数依存性を示したものである。数枚の
ウエハをエッチングするとエッチング速度が20から4
0%低下し、また対酸化膜選択比が50%程度まで低下
することがわかる。この際のエッチング条件は次の通り
であった。第1ステップはCF4ガスを用い、圧力20
0mTorr,RF電力(13.56MHz)400W
にて行った。第2ステップはHBrとCl2ガスを用
い、圧力150mTorr,RF電力(13.56MH
z)250Wで行った。いずれもステージ温度は20℃
とした。この原因について検討した結果、チャンバー内
に残留するフッ素成分がプラズマに影響を及ぼしている
ためとの結論に至った。すなわち、フッ素はハロゲン元
素のなかでも最も電気陰性度が大きく、プラズマ中では
電子付着現象により容易に負イオンになる。電子付着に
より電子が消費されるためイオン発生率が低下し、これ
によりClやBrのラジカル、イオン密度が低下するた
めである。同様の現象がヘムカーら(エレクトロケミカ
ルソサイエティ、スプリングミーティング、ホノルル、
アブストラクトp.360−361、1993)により
報告されている。
FIG. 6 shows the dependence of the etching rate of the polycrystalline silicon film in the etching of tungsten polycide and the selection ratio to the oxide film on the number of processed wafers. Etching rate of 20 to 4 when etching several wafers
It can be seen that it decreases by 0%, and the selection ratio to the oxide film decreases to about 50%. The etching conditions at this time were as follows. The first step is to use CF4 gas at a pressure of 20.
0mTorr, RF power (13.56MHz) 400W
I went there. The second step uses HBr and Cl 2 gas, pressure 150 mTorr, RF power (13.56 MH).
z) Performed at 250W. In both cases, the stage temperature is 20 ° C.
And As a result of examining the cause, it was concluded that the fluorine component remaining in the chamber had an influence on the plasma. That is, fluorine has the highest electronegativity among halogen elements, and easily becomes negative ions in plasma due to an electron attachment phenomenon. This is because the electron consumption consumes electrons and the ion generation rate is reduced, which reduces the radicals of Cl and Br and the ion density. Similar phenomena occur in Hemker et al. (Electrochemical Society, Spring Meeting, Honolulu,
Abstract p. 360-361, 1993).

【0010】チャンバー内に残留するフッ素に起因する
現象であるので、2つのエッチングステップを別々のチ
ャンバーにて行うことによりこの様な不安定性は軽減で
きると考えられる。しかし、2つのチャンバーを用意す
ることは大幅なコスト上昇を招き、またそれらをいわゆ
るマルチチャンバーを有する1台の装置とする場合には
装置の稼働率の低下も懸念される。2台の装置として別
々に行う場合には装置コストの上昇に加え、ウエハの移
動に伴う無駄時間や無駄な労力を生じコストが極めて高
くなる。
Since this is a phenomenon caused by the fluorine remaining in the chamber, it is considered that such instability can be reduced by performing the two etching steps in different chambers. However, preparing two chambers causes a significant increase in cost, and if they are used as one device having a so-called multi-chamber, there is a concern that the operating rate of the device may decrease. When the two devices are separately operated, the cost of the device is increased, and in addition, a dead time and a waste of labor are required due to the movement of the wafer, resulting in an extremely high cost.

【0011】本発明は上記問題点に鑑み、フッ素系ガス
でのエッチングに続けてフッ素以外のハロゲン系ガスで
のエッチングを行う場合にエッチング速度等のパラメタ
ーが安定して再現できる高精度なドライエッチング方法
を提供するものである。
In view of the above problems, the present invention is a highly accurate dry etching that can stably reproduce parameters such as etching rate when etching is performed with a halogen-based gas other than fluorine after etching with a fluorine-based gas. It provides a method.

【0012】[0012]

【課題を解決するための手段】上記問題点を解決するた
めに本発明のドライエッチング方法は、チャンバーにフ
ッ素を含むガスを導入しプラズマ発生して試料表面をエ
ッチングする第1の工程と、前記チャンバーにフッ素以
外のハロゲン元素を含むガスを導入し圧力を0.05P
aから5Paの範囲としてプラズマ発生して試料表面を
エッチングする第2の工程とを含んでなる構成を備えた
ものである。
In order to solve the above-mentioned problems, the dry etching method of the present invention comprises a first step of introducing a gas containing fluorine into a chamber to generate plasma and etch the sample surface, A gas containing halogen element other than fluorine is introduced into the chamber and the pressure is set to 0.05P.
A second step of etching the sample surface by generating plasma in the range of a to 5 Pa is provided.

【0013】[0013]

【作用】本発明は上記した第1の工程でチャンバー内に
フッ素が残留しても第2の工程の圧力では残留フッ素に
殆ど影響されずにエッチングパラメータを安定して再現
することができる。電子付着現象は数Pa以下の圧力下
では圧力の減少に伴って少なくなることが一般的に知ら
れている。これは付着を起こすフッ素等のハロゲン元素
自身の密度が圧力と共に減少することと、電子温度が圧
力減少に伴い増加するので、電子付着に寄与する低エネ
ルギ−電子の全電子数に対する割合が減少するためであ
る。SF6プラズマでは圧力100mTorr付近のプ
ラズマでは電子1に対し正イオン100位のいわゆるエ
レクトロネガティブなプラズマであるが、1mTorr
あたり以下では電子1に対し正イオンほぼ1であり、電
子付着現象によるプラズマへの影響は生じない。
According to the present invention, even if fluorine remains in the chamber in the above-mentioned first step, the etching parameters can be stably reproduced with almost no influence of the residual fluorine at the pressure in the second step. It is generally known that under the pressure of several Pa or less, the electron attachment phenomenon decreases as the pressure decreases. This is because the density of the halogen element itself such as fluorine causing adhesion decreases with pressure and the electron temperature increases with pressure decrease, so the ratio of low energy-electrons contributing to electron adhesion to the total number of electrons decreases. This is because. In the case of SF6 plasma, the pressure around 100 mTorr is a so-called electronegative plasma in which the number of positive ions is 100 per electron, but it is 1 mTorr.
Below this, the number of positive ions is approximately 1 for 1 electron, and the electron attachment phenomenon does not affect the plasma.

【0014】圧力を0.5mTorrから30mTor
rの範囲とすることにより同時にイオンの指向性が向上
し、エッチング自身の異方性も向上する。このため、H
Br等の側壁保護膜形成のためのガスを添加する必要も
なくなり、パーティクル発生の減少による歩留り向上が
期待できる。
Pressure from 0.5 mTorr to 30 mTorr
By setting it in the range of r, the directivity of ions is improved at the same time, and the anisotropy of etching itself is also improved. Therefore, H
It is not necessary to add a gas such as Br for forming the side wall protective film, and it is expected that the yield is improved by reducing the generation of particles.

【0015】[0015]

【実施例】以下本発明のドライエッチング方法につい
て、図面を参照しながら説明する。
DETAILED DESCRIPTION OF THE PREFERRED EMBODIMENTS The dry etching method of the present invention will be described below with reference to the drawings.

【0016】図1は本発明の第1の実施例におけるドラ
イエッチング方法を説明するための製造工程断面図を示
すものである。
FIG. 1 is a sectional view showing a manufacturing process for explaining a dry etching method according to the first embodiment of the present invention.

【0017】まず、図1aの様に、シリコン基板10、
ゲート酸化膜11、燐ドープした多結晶シリコン膜12
とタングステンシリサイド膜13からなる試料表面に、
ドライエッチングの際マスクとして機能するフォトレジ
ストパターン14を形成する。
First, as shown in FIG. 1a, a silicon substrate 10,
Gate oxide film 11, phosphorus-doped polycrystalline silicon film 12
On the sample surface consisting of
A photoresist pattern 14 that functions as a mask during dry etching is formed.

【0018】図1bではこのようにして準備したシリコ
ン基板10をリサジューエレクトロンプラズマ(LE
P)エッチャーでエッチングした。リサジューエレクト
ロンプラズマエッチング(オオクニ他、VLSIテクノ
ロジーシンポジウム、ダイジェスト オブ テクニカル
ペーパーズ、p.151、1993)と言うのは、チャ
ンバー中に回転電場を形成し発生したプラズマでエッチ
ングする技術で、平行平板RIEに比べて高真空でエッ
チングできることが特徴である。第1ステップのタング
ステンシリサイドのエッチング条件は、CF4 ガス50
sccm,圧力7.5mTorr,LEP3電極への高
周波電力100Wx3(50MHz)、RFバイアス電
力50W(13.56MHz)とした。
In FIG. 1b, the silicon substrate 10 thus prepared is used for Lissajous electron plasma (LE).
P) Etched with an etcher. Lissajous electron plasma etching (Okuni et al., VLSI Technology Symposium, Digest of Technical Papers, p. 151, 1993) is a technique for etching a plasma generated by forming a rotating electric field in a chamber. The feature is that it can be etched in a high vacuum. The etching conditions for the first step tungsten silicide are CF 4 gas 50
The sccm, the pressure was 7.5 mTorr, the high frequency power to the LEP3 electrode was 100 W × 3 (50 MHz), and the RF bias power was 50 W (13.56 MHz).

【0019】続いて図1cでは第2ステップの多結晶シ
リコンのエッチング条件は、Cl2ガス40sccm,
圧力7.5mTorr,LEP3電極への高周波電力8
0Wx3(50MHz)、RFバイアス電力50W(1
3.56MHz)とした。
Subsequently, in FIG. 1c, the etching conditions for the polycrystalline silicon in the second step are Cl 2 gas 40 sccm,
Pressure 7.5mTorr, high frequency power to LEP3 electrode 8
0Wx3 (50MHz), RF bias power 50W (1
3.56 MHz).

【0020】多結晶シリコンのエッチ速度は約310n
m/min、対酸化膜選択比約80で図2に示すように
ウエハ処理枚数への依存は見られなかった。
The etching rate of polycrystalline silicon is about 310 n.
At m / min and an oxide film selection ratio of about 80, as shown in FIG. 2, no dependence on the number of processed wafers was observed.

【0021】次に本発明の第2の実施例におけるドライ
エッチング方法を説明する。図3は本発明の第1の実施
例におけるドライエッチング方法を説明するための製造
工程断面図である。
Next, a dry etching method according to the second embodiment of the present invention will be described. 3A to 3D are sectional views of manufacturing steps for explaining the dry etching method in the first embodiment of the present invention.

【0022】まず、図3aの様に、シリコン基板10、
ゲート酸化膜11、燐ドープした多結晶シリコン膜12
と常圧CVDにより形成したシリコン酸化膜15からな
る試料表面に、ドライエッチングの際マスクとして機能
するフォトレジストパターン14を形成する。
First, as shown in FIG. 3a, a silicon substrate 10,
Gate oxide film 11, phosphorus-doped polycrystalline silicon film 12
Then, a photoresist pattern 14 that functions as a mask during dry etching is formed on the surface of the sample composed of a silicon oxide film 15 formed by atmospheric pressure CVD.

【0023】図3bではこのようにして準備したシリコ
ン基板10を電子サイクロトロン共鳴現象を用いたEC
Rエッチャーでエッチングした。ECRエッチャーはや
はり平行平板RIEに比べて高真空でエッチングでき
る。第1ステップのシリコン酸化膜15のエッチング条
件は、C48 ガス30sccm,圧力1mTorr,マ
イクロ波電力1.2KW(2.45GHz)、RFバイ
アス電力200W(2.5MHz)とした。
In FIG. 3b, the silicon substrate 10 thus prepared is subjected to EC using the electron cyclotron resonance phenomenon.
Etched with R etcher. The ECR etcher can also be etched in a higher vacuum than the parallel plate RIE. The etching conditions of the silicon oxide film 15 in the first step were C 4 F 8 gas 30 sccm, pressure 1 mTorr, microwave power 1.2 KW (2.45 GHz), and RF bias power 200 W (2.5 MHz).

【0024】続いて図3cでは第2ステップの多結晶シ
リコンのエッチング条件は、Cl2ガス30sccm,
HBrガス2sccm,圧力2mTorr,マイクロ波
電力1.2KW(2.45GHz)、RFバイアス電力
50W(2.5MHz)とした。多結晶シリコンのエッ
チ速度は約200nm/min、対酸化膜選択比約50
で図4に示すようにウエハ処理枚数への依存は見られな
かった。
Subsequently, in FIG. 3c, the etching conditions for the polycrystalline silicon in the second step are Cl 2 gas 30 sccm,
The HBr gas was 2 sccm, the pressure was 2 mTorr, the microwave power was 1.2 KW (2.45 GHz), and the RF bias power was 50 W (2.5 MHz). The etching rate of polycrystalline silicon is about 200 nm / min, and the selection ratio to oxide film is about 50.
Therefore, as shown in FIG. 4, the dependency on the number of processed wafers was not found.

【0025】なお、実施例において、第2ステップで使
用されるガスはCl2またはCl2に他のガスを添加した
例を示したが、Cl2ではなくHCl,HBr,Br2
HI等のガスかあるいはそれらに他のガスを添加したガ
スであっても本発明の効果が得られることは言うまでも
ない。またフッ素を含むガスがCF4とC4F8の場合
を示したが、CとFまたはC,H,Fの化合物を含むガス
であっても本発明の効果が得られることは言うまでもな
い。
In the example, the gas used in the second step is Cl 2 or Cl 2 to which another gas is added. However, instead of Cl 2 , HCl, HBr, Br 2 ,
It goes without saying that the effects of the present invention can be obtained even with a gas such as HI or a gas obtained by adding another gas to them. Although the case where the gas containing fluorine is CF4 and C4F8 is shown, it goes without saying that the effect of the present invention can be obtained even if the gas contains C and F or a compound of C, H, F.

【0026】[0026]

【発明の効果】以上のように本発明のドライエッチング
方法は、チャンバーにフッ素を含むガスを導入しプラズ
マ発生して試料表面をエッチングする第1の工程と、チ
ャンバーにフッ素以外のハロゲン元素を含むガスを導入
し圧力を0.5mTorrから5mTorrの範囲とし
てプラズマ発生して試料表面をエッチングする第2の工
程とを備えた構成とすることにより、エッチング速度や
選択比、形状等の再現性を良好にできるものである。
As described above, according to the dry etching method of the present invention, the first step of introducing a gas containing fluorine into the chamber to generate plasma to etch the sample surface and the chamber containing a halogen element other than fluorine are included. Good reproducibility of etching rate, selection ratio, shape, etc. by adopting a configuration including a second step of etching the sample surface by introducing plasma with a gas pressure of 0.5 mTorr to 5 mTorr. It can be done.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施例におけるドライエッチン
グ方法を説明するための製造工程断面図
FIG. 1 is a sectional view of a manufacturing process for explaining a dry etching method according to a first embodiment of the present invention.

【図2】本発明の第1の実施例のドライエッチング方法
におけるエッチ速度の経時変化を説明するための図
FIG. 2 is a diagram for explaining changes over time in the etching rate in the dry etching method according to the first embodiment of the present invention.

【図3】本発明の第2の実施例であるドライエッチング
方法を説明するための製造工程断面図
FIG. 3 is a manufacturing step sectional view for explaining a dry etching method which is a second embodiment of the present invention.

【図4】本発明の第2の実施例のドライエッチング方法
におけるエッチ速度の経時変化を説明するための図
FIG. 4 is a diagram for explaining the change over time in the etching rate in the dry etching method according to the second embodiment of the present invention.

【図5】従来の平行平板ドライエッチング装置の構成図FIG. 5 is a block diagram of a conventional parallel plate dry etching apparatus.

【図6】従来の平行平板ドライエッチング方法における
エッチ速度の経時変化を説明するための図
FIG. 6 is a diagram for explaining the change over time in the etching rate in the conventional parallel plate dry etching method.

【符号の説明】[Explanation of symbols]

10 シリコン基板 11 ゲート酸化膜 12 燐ドープした多結晶シリコン膜 13 タングステンシリサイド膜 14 フォトレジストパターン 15 シリコン酸化膜 10 Silicon substrate 11 Gate oxide film 12 Phosphorus-doped polycrystalline silicon film 13 Tungsten silicide film 14 Photoresist pattern 15 Silicon oxide film

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】チャンバーにフッ素を含むガスを導入しプ
ラズマ発生して試料表面をエッチングする第1の工程
と、前記チャンバーにフッ素以外のハロゲン元素を含む
ガスを導入し圧力を0.5mTorrから30mTor
rの範囲としてプラズマ発生して試料表面をエッチング
する第2の工程とを備えたドライエッチング方法。
1. A first step of introducing a gas containing fluorine into a chamber to generate plasma to etch a sample surface, and a gas containing a halogen element other than fluorine is introduced into the chamber and the pressure is changed from 0.5 mTorr to 30 mTorr.
a second step of etching the sample surface by generating plasma in the range of r.
【請求項2】フッ素以外のハロゲン元素を含むガスが、
Cl2、HCl、HBr,Br2,HIのいずれかのガス
を含むガスであることを特徴とする請求項1記載のドラ
イエッチング方法。
2. A gas containing a halogen element other than fluorine,
The dry etching method according to claim 1, wherein the gas is a gas containing any one of Cl 2 , HCl, HBr, Br 2 , and HI.
【請求項3】フッ素を含むガスが、C,FまたはC,
H,Fの化合物を含むガスであることを特徴とする請求
項1記載のドライエッチング方法。
3. The gas containing fluorine is C, F or C,
The dry etching method according to claim 1, wherein the gas is a gas containing a compound of H and F.
【請求項4】チャンバー内に回転電場を用いてプラズマ
発生することを特徴とする請求項1記載のドライエッチ
ング方法。
4. The dry etching method according to claim 1, wherein plasma is generated in the chamber by using a rotating electric field.
【請求項5】エッチングされる試料が、タングステン膜
またはタングステンシリサイド膜と、シリコン膜とを含
んでいることを特徴とする請求項1記載のドライエッチ
ング方法。
5. The dry etching method according to claim 1, wherein the sample to be etched contains a tungsten film or a tungsten silicide film, and a silicon film.
JP14890693A 1993-06-21 1993-06-21 Dry etching method Expired - Fee Related JP3271373B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14890693A JP3271373B2 (en) 1993-06-21 1993-06-21 Dry etching method

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14890693A JP3271373B2 (en) 1993-06-21 1993-06-21 Dry etching method

Publications (2)

Publication Number Publication Date
JPH0722391A true JPH0722391A (en) 1995-01-24
JP3271373B2 JP3271373B2 (en) 2002-04-02

Family

ID=15463315

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14890693A Expired - Fee Related JP3271373B2 (en) 1993-06-21 1993-06-21 Dry etching method

Country Status (1)

Country Link
JP (1) JP3271373B2 (en)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399515B1 (en) * 1999-06-21 2002-06-04 Taiwan Semiconductor Manufacturing Company Plasma etch method for forming patterned chlorine containing plasma etchable silicon containing layer with enhanced sidewall profile uniformity
US6583065B1 (en) * 1999-08-03 2003-06-24 Applied Materials Inc. Sidewall polymer forming gas additives for etching processes
US7302934B2 (en) 2004-03-30 2007-12-04 Yamaha Hatsudoki Kabushiki Kaisha Saddle-straddling type motor vehicle
US7985271B2 (en) 2007-08-20 2011-07-26 Yamaha Hatsudoki Kabushiki Kaisha Engine unit and straddle-type vehicle

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6399515B1 (en) * 1999-06-21 2002-06-04 Taiwan Semiconductor Manufacturing Company Plasma etch method for forming patterned chlorine containing plasma etchable silicon containing layer with enhanced sidewall profile uniformity
US6583065B1 (en) * 1999-08-03 2003-06-24 Applied Materials Inc. Sidewall polymer forming gas additives for etching processes
US7302934B2 (en) 2004-03-30 2007-12-04 Yamaha Hatsudoki Kabushiki Kaisha Saddle-straddling type motor vehicle
US7985271B2 (en) 2007-08-20 2011-07-26 Yamaha Hatsudoki Kabushiki Kaisha Engine unit and straddle-type vehicle

Also Published As

Publication number Publication date
JP3271373B2 (en) 2002-04-02

Similar Documents

Publication Publication Date Title
US6686295B2 (en) Anisotropic etch method
KR101476435B1 (en) Method for multi-layer resist plasma etch
US5378311A (en) Method of producing semiconductor device
US4547260A (en) Process for fabricating a wiring layer of aluminum or aluminum alloy on semiconductor devices
US6008139A (en) Method of etching polycide structures
US5453156A (en) Anisotropic polysilicon plasma etch using fluorine gases
KR20020061001A (en) Plasma processing of tungsten using a gas mixture comprising a fluorinated gas and oxygen
JPH0982687A (en) Manufacture of semiconductor device
JPH10256232A (en) Manufacture of semiconductor device
JPH0336300B2 (en)
US6146542A (en) Dry etching method of multilayer film
KR20020041447A (en) Techniques for improving etching in a plasma processing chamber
JP4013308B2 (en) Wiring formation method
JP2891952B2 (en) Method for manufacturing semiconductor device
US6942816B2 (en) Methods of reducing photoresist distortion while etching in a plasma processing system
US5968278A (en) High aspect ratio contact
US6374832B2 (en) Waferless seasoning process
JP3271373B2 (en) Dry etching method
US6686294B2 (en) Method and apparatus for etching silicon nitride film and manufacturing method of semiconductor device
JP6725176B2 (en) Plasma etching method
JP3399494B2 (en) Low gas pressure plasma etching method for WSiN
JP3440599B2 (en) Via hole formation method
JP2000077386A (en) Pattern formation method
JPH05217965A (en) Manufacture of semiconductor device
JPH08148468A (en) Etching method

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees