JP2004259927A - Dry etching method - Google Patents
Dry etching method Download PDFInfo
- Publication number
- JP2004259927A JP2004259927A JP2003048867A JP2003048867A JP2004259927A JP 2004259927 A JP2004259927 A JP 2004259927A JP 2003048867 A JP2003048867 A JP 2003048867A JP 2003048867 A JP2003048867 A JP 2003048867A JP 2004259927 A JP2004259927 A JP 2004259927A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- groove
- bottom round
- forming
- etching method
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明はドライエッチング方法に係り、特にエッチングによるボトムラウンドを有する溝及び穴の形成に関する。
【0002】
【従来の技術】
近年、半導体素子の微細化により素子分離法はSTI(Shallow Trench Isolation)が用いられるようになっている。これはドライエッチングによりシリコン基板に溝を形成した後、その溝に絶縁膜を埋め込むことで素子間を分離する方法である。この溝の形状は、空洞無く絶縁膜を埋め込むために側面が順テ−パ−で、酸化膜を形成した時の応力による結晶欠陥を防ぐため、溝下端部に丸みが必要である。
【0003】
従来のエッチングでは、マイクロ波プラズマエッチング装置を用い、HBr(臭化水素)ガスとO2(酸素)ガスを混合した反応ガスにおいて、反応ガスの総流量に対して1%から5%の範囲でO2ガスを混合した条件を用い、溝を形成する。そしてボトムラウンドを形成する追加のエッチングとして、前条件のO2ガス混合率を10%としたものを用いている(例えば、特許文献1参照)。
【0004】
【特許文献1】
特開平6−61190号公報
【0005】
【発明が解決しようとする課題】
STIでは異方性エッチング主体で溝を形成することに加え、シリコン溝角度を80°〜85°程度に傾ける必要があり、その上で、溝下端角部を丸めることは困難である。従来方法では一定の溝を形成した後、シリコン溝角度をより傾ける条件によりボトムラウンドを形成していたが、デバイス性能向上のため、さらなるラウンド形状が要求されてきた。
【0006】
本発明の目的は、STIにおいて、溝下端角部にさらなるボトムラウンドを形成することである。
【0007】
【課題を解決するための手段】
この課題は、ボトムラウンド形成時に、三フッ化窒素(NF3)等、フッ素(F)を主体とするガスをソースガスと、炭素(C)・水素(H)・Fからなる(CHF3・CH2F2等)添加ガスを混合した反応ガスにおいて、ウエハバイアス出力を0Wにすることにより達成できる。
【0008】
【発明の実施の形態】
以下、本発明によるプラズマエッチング方法について説明する。図1に本発明に用いたエッチング装置を示す。本一実施例はプラズマ生成手段にマイクロ波と磁界を利用したマイクロ波プラズマエッチング装置の例である。マイクロ波はマグネトロン1で発振され,導波管2を経て石英板3を通過して真空容器へ入射される。真空容器の周りにはソレノイドコイル4が設けてあり、これより発生する磁界と、入射してくるマイクロ波により電子サイクロトロン共鳴(ECR: Electron Cyclotron Resonance)を起こす。これによりプロセスガスは、効率良く高密度にプラズマ化5される。処理ウエハ6は、静電吸着電源7で試料台8に直流電圧を印加することで、静電吸着力により電極に固定される。また、電極には高周波電源9が接続してあり、高周波電力を印加して、プラズマ中のイオンにウエハに対して垂直方向の加速電位を与える。エッチング後のガスは装置下部に設けられた排気口から、ターボポンプ・ドライポンプ(図省略)により排気される。
【0009】
図2は図1のエッチング装置を用いた半導体装置の製造方法を示す図である。
本実施例に用いられたウエハは図2(a)に示すように、シリコン基板10の上にパッド酸化膜11、窒化シリコン12、フォトレジストパターン13が順に形成されている。
【0010】
このフォトレジストパターンをエッチングマスクとして、窒化シリコンを、エッチングしたものを図2(b)に示す。次にシリコン基板10に一定の角度を持った溝を形成するため、エッチング条件としてHBrガスとO2ガスの混合ガスを用いた。この時エッチングガスとシリコン基板10からなる反応生成物14をシリコン側壁に付着させつつ垂直方向にエッチングされることから、一定の角度を持ったシリコン溝が形成出来る。こうして図2(c)の形状を得ることができる。この時側壁には図2(c)のような形で保護膜14がついている。側壁には保護膜が付着し底面には保護膜が少ない状態となっている。これは側面に反応性生物を付着させつつ垂直方向にエッチングが進んだ結果である。
【0011】
この時点では、図2(c)の側壁保護膜(反応成生物)14を除去しても図2(d)に示す様に溝下端部にはボトムラウンドが形成されず角張った形状である。
【0012】
図2(c)状態からボトムラウンド形成するための追加ステップとして、圧力:0.4Pa、ウエハバイアス出力:0W、SF6/CHF3のガス流量比:約1/6を用い、20秒程度エッチングを行った。
【0013】
ウエハバイアス出力が0W、およびSF6では等方性のエッチングが行われる。CHF3は等方性エッチング量を制御するガスとして働く。
【0014】
ボトムラウンド形成ステップでは、保護膜の少ない底面から選択的に等方性エッチングされ、溝下溝部は円弧を描くようにエッチングされる。溝下端部における等方性エッチング状態の拡大図を図3に示す。図3において、矢印は等方性エッチングの方向をその大きさはエッチング量を概ね示している。これにより図2(e)のようにボトムラウンド15を形成することが可能となる。
【0015】
溝及び/又は穴の形成では、ガス種など加工条件によりシリコン溝角度、側壁保護膜の種類・厚さが異なる。その際ラウンド形成ステップの条件もSF6/CHF3の割合・圧力・エッチング時間を調整することにより所望のボトムラウンドを得ることができる。
【0016】
上記ボトムラウンド形成ステップを用いた応用例を図4に示す。まず、図4(a)に示すように溝形成のエッチングとしてエッチングにより所望の溝角度、及び所望の深さに対して80〜90%程度の溝を形成する。次に残りの深さをテーパー形成ステップとしてHBr/CHF3、流量比20/3、圧力2.0Pa、ウエハバイアス80Wの条件を用い、溝下部をよりテーパー角度の傾いた溝とする。この状態からボトムラウンド形成エッチングを行う。これにより下部側壁を過度にエッチングすることなくボトムラウンド形成が可能となる。よって図4(b)に示すようにシリコン溝角度を保ったままボトムラウンド15を形成できる。
【0017】
その後、溝側壁保護膜14を除去することによって、図4(c)に示すテーパとボトムラウンドを有する溝を形成することができる。
【0018】
以上、本一実施例によれば、シリコン溝形成後、溝側壁に保護膜が形成されている時、上記の条件でエッチングすることによりボトムラウンドを形成することができる。
【0019】
本一実施例は、STIについて述べているが、深溝形状や深孔形状においても同様の方法によりボトムラウンドを形成できる。
【0020】
尚、本発明は、マイクロ波と磁場を用いたプラズマエッチング装置を使用したが、プラズマの生成方法の如何に関わらず適用可能であり、従って、例えばヘリコン波エッチング装置、誘導結合型エッチング装置等によって実施しても同等の効果を得ることが出来る。
【0021】
本発明は、ボトムラウンド形成時のソースガスとして六フッ化硫黄(SF6)の他に、三フッ化窒素(NF3)等、フッ素(F)を主体とするガスを用いることができ、添加ガスとしてCHF3の他に、炭素(C)・水素(H)・FからなるCH2F2等の水素を含むガスを用いることができる。
【0022】
【発明の効果】
本発明によれば、SF6ガスを主体としCHF3等の水素を含むガスを添加した反応ガスを用い、ウエハバイアス出力を0Wにすることで、ボトムラウンドを形成することが出来る。
【図面の簡単な説明】
【図1】本発明の一実施例に用いたマイクロ波プラズマエッチング装置の概略断面図。
【図2】本発明の一実施例を説明するための半導体基板の要所断面図。
【図3】本発明の一実施例を説明するための要所拡大図。
【図4】本発明の応用例。
【符号の説明】
1…マグネトロン、 2…導波管、 3…石英板、 4…ソレノイドコイル、
5…プラズマ、 6…ウエハ、 7…静電吸着電源、 8…試料台、
9…高周波電源、 10…シリコン基板、 11…パッド酸化膜、
12…窒化シリコン膜、 13…フォトレジストパターン、
14…反応生成物(保護膜)、 15…ボトムラウンド、
16…テーパー形成ステップ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a dry etching method, and more particularly, to formation of a groove and a hole having a bottom round by etching.
[0002]
[Prior art]
In recent years, STI (Shallow Trench Isolation) has been used as an element isolation method due to miniaturization of semiconductor elements. This is a method of forming a groove in a silicon substrate by dry etching and then embedding an insulating film in the groove to isolate elements. The shape of this groove needs to be tapered on the side surface in order to bury the insulating film without voids, and the lower end of the groove needs to be rounded in order to prevent crystal defects due to stress when the oxide film is formed.
[0003]
In the conventional etching, a microwave plasma etching apparatus is used, and in a reaction gas in which HBr (hydrogen bromide) gas and O 2 (oxygen) gas are mixed, in a range of 1% to 5% with respect to the total flow rate of the reaction gas. A groove is formed by using a condition in which O 2 gas is mixed. Then, as the additional etching for forming the bottom round, an etching in which the O 2 gas mixture ratio of the previous condition is set to 10% is used (for example, see Patent Document 1).
[0004]
[Patent Document 1]
JP-A-6-61190 [0005]
[Problems to be solved by the invention]
In STI, in addition to forming a groove mainly by anisotropic etching, it is necessary to incline the silicon groove angle to about 80 ° to 85 °, and it is difficult to round the bottom corner of the groove. In the conventional method, after forming a certain groove, the bottom round is formed under the condition that the silicon groove angle is more inclined. However, a further round shape has been required to improve device performance.
[0006]
It is an object of the present invention to form an additional bottom round at the corner of the groove bottom in STI.
[0007]
[Means for Solving the Problems]
The problem is that when forming the bottom round, a gas mainly composed of fluorine (F) such as nitrogen trifluoride (NF 3 ) is composed of a source gas and carbon (C) · hydrogen (H) · F (CHF 3. CH 2 F 2, etc.) can be achieved by setting the wafer bias output to 0 W in a reaction gas mixed with an additional gas.
[0008]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the plasma etching method according to the present invention will be described. FIG. 1 shows an etching apparatus used in the present invention. The present embodiment is an example of a microwave plasma etching apparatus using a microwave and a magnetic field for plasma generation means. The microwave is oscillated by the magnetron 1, passes through the waveguide 2, passes through the quartz plate 3, and enters the vacuum vessel. A solenoid coil 4 is provided around the vacuum vessel. Electromagnetic cyclotron resonance (ECR) is caused by a magnetic field generated by the solenoid coil 4 and an incident microwave. As a result, the process gas is efficiently converted to
[0009]
FIG. 2 is a diagram illustrating a method of manufacturing a semiconductor device using the etching apparatus of FIG.
As shown in FIG. 2A, the wafer used in this embodiment has a
[0010]
FIG. 2B shows the silicon nitride etched using the photoresist pattern as an etching mask. Next, in order to form a groove having a certain angle in the
[0011]
At this point, even if the side wall protective film (reaction product) 14 in FIG. 2C is removed, a bottom round is not formed at the lower end of the groove, and the groove has a square shape as shown in FIG. 2D.
[0012]
As an additional step for forming a bottom round from the state of FIG. 2C, etching is performed for about 20 seconds using a pressure of 0.4 Pa, a wafer bias output of 0 W, and a gas flow ratio of SF 6 / CHF 3 of about 1/6. Was done.
[0013]
When the wafer bias output is 0 W and SF 6 , isotropic etching is performed. CHF 3 functions as a gas for controlling the amount of isotropic etching.
[0014]
In the bottom round forming step, the isotropic etching is selectively performed from the bottom surface with less protective film, and the groove below the groove is etched so as to draw an arc. FIG. 3 shows an enlarged view of the isotropically etched state at the lower end of the groove. In FIG. 3, arrows indicate the direction of isotropic etching, and the size thereof generally indicates the amount of etching. This makes it possible to form the
[0015]
In forming grooves and / or holes, the silicon groove angle and the type and thickness of the sidewall protective film differ depending on the processing conditions such as the type of gas. At this time, a desired bottom round can be obtained by adjusting the conditions of the round forming step, the ratio of SF 6 / CHF 3 , the pressure, and the etching time.
[0016]
FIG. 4 shows an application example using the bottom round forming step. First, as shown in FIG. 4A, as etching for forming a groove, a groove having a desired groove angle and a desired depth of about 80 to 90% is formed by etching. Next, the remaining depth is used as a taper forming step under the conditions of HBr / CHF 3 , a flow ratio of 20/3, a pressure of 2.0 Pa, and a wafer bias of 80 W, and the lower part of the groove is formed as a groove with a more tapered angle. From this state, bottom round formation etching is performed. This enables bottom round formation without excessively etching the lower side wall. Therefore, as shown in FIG. 4B, the
[0017]
Thereafter, by removing the groove side
[0018]
As described above, according to the present embodiment, after the silicon groove is formed, when the protective film is formed on the groove side wall, the bottom round can be formed by etching under the above conditions.
[0019]
In the present embodiment, the STI is described. However, the bottom round can be formed by a similar method in a deep groove shape or a deep hole shape.
[0020]
Although the present invention uses a plasma etching apparatus using a microwave and a magnetic field, the present invention can be applied regardless of a method of generating plasma. Therefore, for example, a helicon wave etching apparatus, an inductively coupled etching apparatus, etc. Even if it is carried out, the same effect can be obtained.
[0021]
In the present invention, in addition to sulfur hexafluoride (SF 6 ), a gas mainly containing fluorine (F) such as nitrogen trifluoride (NF 3 ) can be used as a source gas at the time of forming the bottom round. In addition to CHF 3 , a gas containing hydrogen such as CH 2 F 2 made of carbon (C) · hydrogen (H) · F can be used as the gas.
[0022]
【The invention's effect】
According to the present invention, a bottom round can be formed by using a reactive gas mainly containing SF 6 gas and adding a gas containing hydrogen such as CHF 3 and setting the wafer bias output to 0 W.
[Brief description of the drawings]
FIG. 1 is a schematic sectional view of a microwave plasma etching apparatus used in one embodiment of the present invention.
FIG. 2 is an essential part cross-sectional view of a semiconductor substrate for explaining one embodiment of the present invention;
FIG. 3 is an enlarged view of an essential part for explaining an embodiment of the present invention.
FIG. 4 is an application example of the present invention.
[Explanation of symbols]
1: magnetron, 2: waveguide, 3: quartz plate, 4: solenoid coil,
5 ... plasma 6 ... wafer 7 ...
9: high frequency power supply, 10: silicon substrate, 11: pad oxide film,
12: silicon nitride film, 13: photoresist pattern,
14: reaction product (protective film), 15: bottom round,
16 ... Taper forming step
Claims (4)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003048867A JP2004259927A (en) | 2003-02-26 | 2003-02-26 | Dry etching method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003048867A JP2004259927A (en) | 2003-02-26 | 2003-02-26 | Dry etching method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004259927A true JP2004259927A (en) | 2004-09-16 |
Family
ID=33114706
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003048867A Pending JP2004259927A (en) | 2003-02-26 | 2003-02-26 | Dry etching method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004259927A (en) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006190845A (en) * | 2005-01-06 | 2006-07-20 | Sumitomo Precision Prod Co Ltd | Silicon etching method and etching silicon object |
JP2007080982A (en) * | 2005-09-13 | 2007-03-29 | Hitachi High-Technologies Corp | Etching method, etching device and method of manufacturing semiconductor device |
KR101088810B1 (en) | 2006-06-29 | 2011-12-06 | 주식회사 하이닉스반도체 | Method for forming bulb type recess gate |
KR101161663B1 (en) | 2006-06-29 | 2012-07-03 | 에스케이하이닉스 주식회사 | Method for forming bulb type recess gate |
WO2012108445A1 (en) * | 2011-02-08 | 2012-08-16 | 東京エレクトロン株式会社 | Plasma etching method |
JP2013042125A (en) * | 2011-07-21 | 2013-02-28 | Semiconductor Energy Lab Co Ltd | Semiconductor device and semiconductor device manufacturing method |
WO2023242977A1 (en) * | 2022-06-15 | 2023-12-21 | 株式会社日立ハイテク | Plasma processing method |
-
2003
- 2003-02-26 JP JP2003048867A patent/JP2004259927A/en active Pending
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006190845A (en) * | 2005-01-06 | 2006-07-20 | Sumitomo Precision Prod Co Ltd | Silicon etching method and etching silicon object |
JP2007080982A (en) * | 2005-09-13 | 2007-03-29 | Hitachi High-Technologies Corp | Etching method, etching device and method of manufacturing semiconductor device |
JP4653603B2 (en) * | 2005-09-13 | 2011-03-16 | 株式会社日立ハイテクノロジーズ | Plasma etching method |
KR101088810B1 (en) | 2006-06-29 | 2011-12-06 | 주식회사 하이닉스반도체 | Method for forming bulb type recess gate |
KR101161663B1 (en) | 2006-06-29 | 2012-07-03 | 에스케이하이닉스 주식회사 | Method for forming bulb type recess gate |
JP2012164875A (en) * | 2011-02-08 | 2012-08-30 | Tokyo Electron Ltd | Plasma etching method |
WO2012108445A1 (en) * | 2011-02-08 | 2012-08-16 | 東京エレクトロン株式会社 | Plasma etching method |
KR20140051128A (en) * | 2011-02-08 | 2014-04-30 | 도쿄엘렉트론가부시키가이샤 | Plasma etching method |
KR101894613B1 (en) | 2011-02-08 | 2018-10-04 | 도쿄엘렉트론가부시키가이샤 | Plasma etching method |
JP2013042125A (en) * | 2011-07-21 | 2013-02-28 | Semiconductor Energy Lab Co Ltd | Semiconductor device and semiconductor device manufacturing method |
US9805954B2 (en) | 2011-07-21 | 2017-10-31 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and manufacturing method thereof |
WO2023242977A1 (en) * | 2022-06-15 | 2023-12-21 | 株式会社日立ハイテク | Plasma processing method |
JP7498370B2 (en) | 2022-06-15 | 2024-06-11 | 株式会社日立ハイテク | Plasma treatment method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3409313B2 (en) | Anisotropic nitride etching method with high selectivity for oxide and photoresist layers | |
US20060043066A1 (en) | Processes for pre-tapering silicon or silicon-germanium prior to etching shallow trenches | |
JP2006066408A (en) | Dry etching method | |
WO2012109159A1 (en) | Method of etching features in silicon nitride films | |
JPH10172959A (en) | Dry etching method fro polycide film | |
EP1691402A1 (en) | Plasma etching method | |
US6008131A (en) | Bottom rounding in shallow trench etching using a highly isotropic etching step | |
JP5297615B2 (en) | Dry etching method | |
JP2004259927A (en) | Dry etching method | |
JP3950446B2 (en) | Anisotropic etching method | |
TWI570803B (en) | A deep silicon etch method | |
JP4865361B2 (en) | Dry etching method | |
US6709984B2 (en) | Method for manufacturing semiconductor device | |
JP2016207753A (en) | Plasma etching method | |
JP4142492B2 (en) | Plasma processing method | |
JP4778715B2 (en) | Semiconductor manufacturing method | |
JP4368244B2 (en) | Dry etching method | |
JP2006156467A (en) | Plasma-etching method | |
JP7202489B2 (en) | Plasma treatment method | |
JP4994161B2 (en) | Metal gate dry etching method | |
JP2008010692A (en) | Dry etching method | |
JP2005310944A (en) | Dry etching method | |
JPH06181190A (en) | Fabrication of semiconductor device | |
JPH08148468A (en) | Etching method | |
KR100390541B1 (en) | Semiconductor Device And Method for Manufacturing It Enable To Etching With High Selectivity To Photoresist |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20051209 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071221 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080108 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20080527 |