JP2005310944A - Dry etching method - Google Patents
Dry etching method Download PDFInfo
- Publication number
- JP2005310944A JP2005310944A JP2004123984A JP2004123984A JP2005310944A JP 2005310944 A JP2005310944 A JP 2005310944A JP 2004123984 A JP2004123984 A JP 2004123984A JP 2004123984 A JP2004123984 A JP 2004123984A JP 2005310944 A JP2005310944 A JP 2005310944A
- Authority
- JP
- Japan
- Prior art keywords
- gas
- groove
- etching
- etching method
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Element Separation (AREA)
- Drying Of Semiconductors (AREA)
Abstract
Description
本発明は、ドライエッチング方法に係り、特にエッチングによるボトムラウンドを有する溝および穴の形成方法に関する。 The present invention relates to a dry etching method, and more particularly to a method of forming a groove and a hole having a bottom round by etching.
近年、半導体の素子分離法として半導体素子を微細化するために、STI(Shallow Trench Isolation)が用いられる。これはドライエッチングによりシリコン基板に溝を形成した後、その溝に絶縁膜を埋め込むことで素子間を分離する方法である。この溝の形状は、後工程において、空洞を作らずに絶縁膜を埋め込むために側壁を順テーパー形状に加工して構成される。この溝に酸化膜を形成した時の応力による結晶欠陥の発生を防ぐため、溝下端部に丸みを形成することが必要である。 2. Description of the Related Art In recent years, STI (Shallow Trench Isolation) is used to make a semiconductor element fine as a semiconductor element isolation method. This is a method of separating elements by forming a groove in a silicon substrate by dry etching and then embedding an insulating film in the groove. The shape of this groove is configured by processing the side wall into a forward tapered shape in order to embed an insulating film without forming a cavity in a subsequent process. In order to prevent generation of crystal defects due to stress when an oxide film is formed in the groove, it is necessary to form a roundness at the lower end of the groove.
従来のエッチング方法では、マイクロ波プラズマエッチング装置を用い、HBr(臭化水素)ガスとO2(酸素)ガスを混合した反応ガスにおいて、反応ガスの総流量に対して1%から5%の範囲でO2ガスを混合した条件を用い、溝を形成する。そして、ボトムラウンドを形成する追加のエッチングとして、前条件のO2ガス混合率を10%としたものを用いている(例えば、特許文献1参照)。 In a conventional etching method, a microwave plasma etching apparatus is used, and in a reaction gas obtained by mixing HBr (hydrogen bromide) gas and O 2 (oxygen) gas, a range of 1% to 5% with respect to the total flow rate of the reaction gas. The groove is formed using the condition in which the O 2 gas is mixed. Then, as the additional etching for forming the bottom round, the O 2 gas mixing ratio of the precondition is set to 10% (for example, see Patent Document 1).
特許文献1に示される方法では、O2(酸素)ガス添加により反応生成物を堆積させる方法によってボトムラウンドを形成するため、反応性生物付着量の偏りから、トレンチ寸法に依存してボトムラウンド形状の変動が大きく、また、反応生成物による異物の発生が懸念された。 In the method shown in Patent Document 1, since a bottom round is formed by a method of depositing a reaction product by addition of O 2 (oxygen) gas, a bottom round shape is formed depending on a trench size due to a bias of a reactive bioadhesion amount. There was a concern about the occurrence of foreign substances due to the reaction product.
一方、本願出願人は、六フッ化硫黄(SF6)、三フッ化窒素(NF3)、フッ素(F)を主体とするガスをソースガスとし、炭素(C)・水素(H)・Fからなる(CHF3)・(CH2F2)などを添加ガスとし、ボトムラウンドを形成する方法を提案している(例えば、特許文献2参照)。この方法では、添加ガスを必要としている。
本発明の目的は、ドライエッチング方法において、エッチング反応性生物に依存しないボトムラウンド形成方法により、エッチング形状の加工寸法依存が少なく、マスク材料に依存しないボトムラウンド形成プロセスを供給することである。 An object of the present invention is to provide a bottom round forming process that is less dependent on the processing size of an etching shape and does not depend on a mask material by a bottom round forming method that does not depend on an etching reactive organism in a dry etching method.
この課題は、Cl2ガスもしくは、HBrガス等のハロゲン系ガスを単ガスで使用したプラズマ中で、ウェハバイアス出力を0Wにすることにより達成できる。 This problem can be achieved by setting the wafer bias output to 0 W in plasma using a halogen gas such as Cl 2 gas or HBr gas as a single gas.
すなわち、上記課題を解決するために、本発明は、半導体基板に溝または穴の形成を行うエッチング方法について、Cl2、HBr等のハロゲン系ガスをソースガスとして用いて、前記半導体基板に溝または穴形を形成し、形成された溝または穴の下端部に丸み(ボトムラウンド)を形成するようにした。 That is, in order to solve the above problems, the present invention relates to an etching method for forming a groove or a hole in a semiconductor substrate, using a halogen-based gas such as Cl 2 or HBr as a source gas, and forming a groove or hole in the semiconductor substrate. A hole shape was formed, and roundness (bottom round) was formed at the lower end of the formed groove or hole.
また、本発明は、ボトムラウンドを形成するプロセスで、半導体基板に印加するウェハバイアス出力を0W、又はそれに近いバイアスで行うようにした。さらに、本発明は、ボトムラウンドを生成するプロセスで、エッチング処理圧力を1Pa以下の低圧とした。 Further, according to the present invention, in the process of forming the bottom round, the wafer bias output applied to the semiconductor substrate is performed at 0 W or a bias close thereto. Furthermore, the present invention is a process for generating a bottom round, and the etching processing pressure is set to a low pressure of 1 Pa or less.
本発明は、エッチングガスとして、添加ガスを含まない、Cl2、HBr等のハロゲン系ガスを単独ガスとして用いた。また、本発明は、マスク材からの生成物およびエッチング反応性生物を減少できるので、加工形状が溝または穴の加工寸法依存を少なくすることができる。 In the present invention, a halogen-based gas such as Cl 2 or HBr that does not contain an additive gas is used as an etching gas. In addition, since the present invention can reduce products from the mask material and etching reactive organisms, the machining shape can reduce the dependence of the groove or hole on the machining dimension.
以下、本発明によるプラズマエッチング方法について説明する。図1は、本発明に用いたエッチング装置を示す。本一実施例はプラズマ生成手段にマイクロ波と磁界を利用したマイクロ波プラズマエッチング装置の例である。マイクロ波はマグネトロン1で発振され、導波管2を経て石英板3を通過して真空容器へ入射される。真空容器の周りにはソレノイドコイル4が設けてあり、これより発生する磁界と、入射してくるマイクロ波により電子サイクロトロン共鳴(ECR: Electron Cyclotron Resonance)を起こす。これによりプロセスガスは、効率良く高密度にプラズマ5化される。処理ウェハ6は、静電吸着電源7で試料台8に直流電圧を印加することで、静電吸着力により電極に固定される。また、電極には高周波電源9が接続してあり、高周波電力を印加して、プラズマ中のイオンにウェハに対して垂直方向の加速電位を与える。エッチング後のガスは装置下部に設けられた排気口から、ターボポンプ・ドライポンプ(図省略)により排気される。
The plasma etching method according to the present invention will be described below. FIG. 1 shows an etching apparatus used in the present invention. The present embodiment is an example of a microwave plasma etching apparatus using a microwave and a magnetic field as plasma generation means. The microwave is oscillated by the magnetron 1, passes through the waveguide 2, passes through the quartz plate 3, and enters the vacuum vessel. A solenoid coil 4 is provided around the vacuum vessel, and an electron cyclotron resonance (ECR) is caused by a magnetic field generated therefrom and incident microwaves. As a result, the process gas is efficiently converted into
図2は、図1の装置を用いた半導体装置の製造方法を示す図である。本実施例に用いられたウェハは、図2(a)に示すように、シリコン基板10の上にパッド酸化膜11、エッチング用マスクとして窒化シリコン12が順に形成されている。
FIG. 2 is a diagram illustrating a method of manufacturing a semiconductor device using the apparatus of FIG. In the wafer used in this example, as shown in FIG. 2A, a
一定の角度を持った溝を形成するため、エッチング条件として塩素(Cl2)ガスと硼化水素(HBr)ガスを主エッチングガスとし酸素(O2)ガスを添加ガスとして用いた。この時エッチングガスとシリコン基板からなる反応生成物をシリコン側壁に付着させつつ垂直方向にエッチングされることから、一定の角度を持ったシリコン溝が形成できる。こうして、図2(b)の形状を得ることができる。この時側壁には図2(b)のような形で反応生成物が堆積し、側壁保護膜13が形成され、底面には反応生成物の堆積が少ない状態となっている。これは、側面に反応性生物を付着させつつ垂直方向にエッチングが進んだ結果である。
In order to form a groove having a certain angle, chlorine (Cl 2 ) gas and borohydride (HBr) gas were used as etching conditions and oxygen (O 2) gas was used as an additive gas as etching conditions. At this time, a reaction product composed of an etching gas and a silicon substrate is etched in the vertical direction while adhering to the silicon sidewall, so that a silicon groove having a certain angle can be formed. In this way, the shape of FIG. 2B can be obtained. At this time, the reaction product is deposited on the side wall as shown in FIG. 2B, the side wall
この時点では、図2(b)の側壁保護膜13を除去しても図2(c)に示す様に溝下端部は角張った形状である。
At this time, even if the sidewall
図2(b)に示す状態(すなわち、シリコン溝形成後、溝側壁に保護膜が形成されている状態)からボトムラウンド形成するための追加ステップとして、圧力0.4Pa、ウェハバイアス出力0W、Cl2ガス単体をプロセスガスとして用い、20秒程度エッチングを行った。 As an additional step for forming the bottom round from the state shown in FIG. 2B (that is, the state where the protective film is formed on the side wall of the groove after the formation of the silicon groove), the pressure is 0.4 Pa, the wafer bias output is 0 W, Cl Etching was performed for about 20 seconds using 2 gases alone as a process gas.
ボトムラウンド形成ステップでは、ウェハバイアスを印加していないため、溝形成ステップにて形成されたトレンチ側壁の側壁保護膜13はエッチングされず、溝底面部分のみ選択的にエッチングが進行する。溝下端部の拡大図(図3)に示すように、堆積保護膜を生成しやすいガスをプロセスガスとして使用しないため、プラズマにより活性化された塩素(Cl)14がエッチング表面へ到達する確立の高い底面部分のエッチング速度が速くなる。トレンチ側壁で反射された塩素(Cl)14は、角張った溝下端部分から離れた溝底面に到達するため、溝下端部分から離れた底面への到達確立が高くなり、溝下底面部分はラウンド形状にエッチングされる。これによりボトムラウンド15を形成することが可能となる。また、反応生成物の生成が少ないため、トレンチ幅の大きさに依存しない安定したラウンド形状が得られた。
In the bottom round forming step, since no wafer bias is applied, the sidewall
なお、上記プロセスガスに反応生成物を生成しやすいガス(O2等)を添加すると、溝底面部分での反応生成物の堆積分布が塩素(Cl)14の到達確率と同様であり、ラウンド形状は形成されない。 Note that when a gas that easily generates a reaction product (O 2 or the like) is added to the process gas, the deposition distribution of the reaction product at the groove bottom portion is the same as the arrival probability of chlorine (Cl) 14, and the round shape Is not formed.
以上、本実施例によれば、シリコン溝形成後、溝側壁に保護膜が形成されている時、上記の条件でエッチングすることによりボトムラウンドを形成することができる。 As described above, according to this embodiment, when the protective film is formed on the side wall of the groove after the formation of the silicon groove, the bottom round can be formed by etching under the above conditions.
上記実施例では、ボトムラウンド形成プロセス用ガスとして、溝(穴)形成エッチングプロセスに用いたガスと同じ添加ガスを含まないCI2ガス単体を用いたが、溝(穴)形成エッチングプロセスに用いたガスと同じ添加ガスを含まないHBrガス単体を用いることができる。 In the above embodiment, the CI 2 gas alone that does not contain the same additive gas as the gas used for the groove (hole) formation etching process was used as the gas for the bottom round formation process, but the gas used for the groove (hole) formation etching process was used. A single HBr gas that does not contain the same additive gas as the gas can be used.
さらに、本発明においては、ボトムラウンドを形成するプロセスで、半導体基板に印加するウェハバイアス出力を0Wとしたが、溝側壁に形成された保護膜で反射された活性化された処理ガスがボトムに到達するようなバイアスであれば、0Wに近いウェハバイアスで行っても同様な効果を得ることができる。 Furthermore, in the present invention, in the process of forming the bottom round, the wafer bias output applied to the semiconductor substrate is set to 0 W, but the activated processing gas reflected by the protective film formed on the trench sidewall is at the bottom. The same effect can be obtained even if the bias is such that it reaches the wafer bias close to 0 W.
上記実施例では、ボトムラウンドを生成するプロセスで、エッチング処理圧力を0.4Paとしたが、溝側壁に形成された保護膜で反射された活性化された処理ガスがボトムに到達するような処理圧力あれば、1Pa以下の低圧とすることによっても同様の効果を得ることができる。 In the above embodiment, the etching process pressure is 0.4 Pa in the process of generating the bottom round, but the process in which the activated process gas reflected by the protective film formed on the groove sidewall reaches the bottom. If pressure is applied, the same effect can be obtained by setting the pressure to 1 Pa or less.
さらに、本発明は、マスク材からの生成物およびエッチング反応性生物を減少することができ、加工形状が溝または穴の加工寸法依存を少なくすることができる。 Furthermore, the present invention can reduce products from the mask material and etching reactive organisms, and the processing shape can be less dependent on the processing dimensions of the grooves or holes.
本一実施例は、STIについて説明したが、深溝形状や深孔形状においても同様の方法によりボトムラウンドを形成できる。 In this embodiment, the STI has been described, but the bottom round can be formed by the same method even in the deep groove shape and the deep hole shape.
尚、本発明は、マイクロ波と磁場を用いたプラズマエッチング装置を使用したが、プラズマの生成方法の如何に関わらず適用可能であり、したがって、例えばヘリコン波エッチング装置、誘導結合型エッチング装置等によって実施しても同等の効果を得ることができる。 Although the present invention uses a plasma etching apparatus using a microwave and a magnetic field, it can be applied regardless of the plasma generation method. Therefore, for example, by a helicon wave etching apparatus, an inductively coupled etching apparatus, or the like. Even if implemented, the same effect can be obtained.
1…マグネトロン
2…導波管
3…石英版
4…ソレノイドコイル
5…プラズマ
6…ウェハ
7…静電吸着電源
8…試料台
9…高周波電源
10…シリコン基板
11…パッド酸化膜
12…窒化シリコン膜
13…側壁保護膜
14…塩素
15…ボトムラウンド
DESCRIPTION OF SYMBOLS 1 ... Magnetron 2 ... Waveguide 3 ... Quartz plate 4 ...
Claims (5)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004123984A JP2005310944A (en) | 2004-04-20 | 2004-04-20 | Dry etching method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004123984A JP2005310944A (en) | 2004-04-20 | 2004-04-20 | Dry etching method |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005310944A true JP2005310944A (en) | 2005-11-04 |
Family
ID=35439382
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004123984A Pending JP2005310944A (en) | 2004-04-20 | 2004-04-20 | Dry etching method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005310944A (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012108445A1 (en) * | 2011-02-08 | 2012-08-16 | 東京エレクトロン株式会社 | Plasma etching method |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08316200A (en) * | 1995-05-18 | 1996-11-29 | Toshiba Corp | Dry etching method and dry etching apparatus |
JP2001526462A (en) * | 1997-12-05 | 2001-12-18 | アプライド マテリアルズ インコーポレイテッド | Novel etching method for forming high aspect ratio trenches in silicon |
JP2004507086A (en) * | 2000-08-12 | 2004-03-04 | アプライド マテリアルズ インコーポレイテッド | Substrate processing method and processing system |
-
2004
- 2004-04-20 JP JP2004123984A patent/JP2005310944A/en active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08316200A (en) * | 1995-05-18 | 1996-11-29 | Toshiba Corp | Dry etching method and dry etching apparatus |
JP2001526462A (en) * | 1997-12-05 | 2001-12-18 | アプライド マテリアルズ インコーポレイテッド | Novel etching method for forming high aspect ratio trenches in silicon |
JP2004507086A (en) * | 2000-08-12 | 2004-03-04 | アプライド マテリアルズ インコーポレイテッド | Substrate processing method and processing system |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2012108445A1 (en) * | 2011-02-08 | 2012-08-16 | 東京エレクトロン株式会社 | Plasma etching method |
JP2012164875A (en) * | 2011-02-08 | 2012-08-30 | Tokyo Electron Ltd | Plasma etching method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4579611B2 (en) | Dry etching method | |
KR102161180B1 (en) | Method of patterning a silicon nitride dielectric film | |
US5597438A (en) | Etch chamber having three independently controlled electrodes | |
JP4488999B2 (en) | Etching method and etching apparatus | |
CN101064244B (en) | Etch methods to form anisotropic features for high aspect ratio applications | |
JP3165047B2 (en) | Dry etching method for polycide film | |
CN107644812B (en) | Substrate etching method | |
JP2010021442A (en) | Plasma processing method and apparatus | |
WO2005055303A1 (en) | Plasma etching method | |
JP2006165164A (en) | Dry etching method and dry etching apparatus | |
JP5297615B2 (en) | Dry etching method | |
JP2005268292A (en) | Process for fabricating semiconductor device | |
JP2005217240A (en) | Dry etching apparatus and method therefor | |
JP6579786B2 (en) | Plasma etching method | |
JP5642427B2 (en) | Plasma processing method | |
JP2004259927A (en) | Dry etching method | |
JP2005123550A (en) | Anisotropic etching method | |
JP2005310944A (en) | Dry etching method | |
JP4865361B2 (en) | Dry etching method | |
JP2014216331A (en) | Plasma etching method | |
KR20200018547A (en) | Plasma etching method | |
JPS60120525A (en) | Method for reactive ion etching | |
JPH05251399A (en) | Etching method for silicon nitriding film based on leaflet type etcher | |
JP2008010692A (en) | Dry etching method | |
JP2006156467A (en) | Plasma-etching method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20070226 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081112 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100112 |
|
A521 | Written amendment |
Effective date: 20100312 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110208 |